KR0178626B1

KR0178626B1 - 반도체 패키지의 제조방법 및 그 구조

Info

Publication number: KR0178626B1
Application number: KR1019950047009A
Authority: KR
Inventors: 한임택
Original assignee: 황인길; 아남산업주식회사
Priority date: 1995-12-06
Filing date: 1995-12-06
Publication date: 1999-03-20
Also published as: KR970053645A

Abstract

본 발명은 반도체 패키지의 제조방법 및 그 구조에 관한 것으로, 반도체 패키지의 크기를 최소화 함은 물론, 외부로 인출되는 인출단자를 리드와 솔더볼로서 각각 인출하도록 함으로서 인출단자의 수를 증가시켜 고집적화 및 경박단소화 하여 패키지의 성능을 향상 시키도록 된 것으로, 반도체칩상에 범프를 형성하는 단계와, 회로패턴이 형성된 PCB기판의 상면 중앙부 위에는 반도체칩의 범프가 안착되는 가이드흠이 형성된 가이드부재를 부착하고, 가이드부재의 측부위에는 테이프에 의해 반도체칩의 범프가 안착되는 흠이 형성된 리드를 접착하는 단계와, 상기 PCB기판의 중앙 부위에 부착된 가이드부재의 가이드흠과, 테이프에 의해 부착된 리드의 흠에 각각 반도체 칩의 범프를 안착시켜 노(Furnace)에서 리플로우(Reflow)하여 결합되는 단계와, 컴파운드를 유입하여 몰딩하는 단계와, 몰딩후 트림 및 포잉 하는 단계와, PCB기판의 저면에 솔더볼을 안착시키는 단계로 이루어진 것을 특징으로 하는 반도체 패키지의 제조방법이다.

Description

반도체 패키지의 제조방법 및 그 구조

제1도는 본 발명에 따른 반도체 패키지의 구조를 도시한 단면도.

제2도는 본 발명에 따른 반도체 패키지의 평면도.

제3a도 내지 제3d도는 본 발명에 따른 반도체 패키지의 제조방법을 도시한 도면.

제4도는 본 발명에 따른 반도체 패키지의 실시예 1을 도시한 평면도.

제5도는 본 발명에 따른 반도체 패키지의 실시예 2를 도시한 평면도.

제6도는 본 발명에 따른 반도체 패키지의 실시예 1을 도시한 평면도.

제7도는 본 발명의 실시예 1에 적용된 가이드부재의 평면도.

제8도는 본 발명의 실시예 2에 적용된 가이드부재의 평면도.

제9도는 본 발명의 실시예 3에 적용된 가이드부재의 평면도.

제10도는 본 발명에 따른 반도체 패키지에 히트싱크가 부착된 상태의 단면도.

* 도면의 주요부분에 대한 부호의 설명

10 : 반도체칩 11 : 범프

20 : PCB기판 30 : 가이드부재

31 : 가이드흠 32 : 돌출편

40 : 리드 41 : 흠

42 : 테이프 50 : 솔더볼

60 : 히트싱크

본 발명은 반도체 패키지의 제조방법 및 그 구조에 관한 것으로, 더욱 상세하게는 반도체 패키지의 크기를 반도체칩 크기의 패키지로 형성함으로서 패키지의 크기를 축소하여 경박단소화 함은 물론, 이러한 패키지의 신호를 외부로 인출하는 단자를 리드와 PCB 하부의 솔더볼로서 인출함으로서 적은 패키지 크기로 고다핀의 외부단자 인출이 가능하게 하여 패키지의 고집적화 및 고성능화 할수 있도록 된 반도체 패키지의 제조방법 및 그 구조에 관한 것이다.

근래에 들어 반도체칩의 고집적화 및 고성능화 되어가는 실정에 맞추어 솔더볼을 인출단자로 하는 반도체 패키지를 선호하고 있는 바, 전자제품의 소형화 및 고기능화 됨에 따라 반도체 패키지의 제조에서도 이를 수용하기 위하여 경박단소화 되고, 고다핀화 되어가고 있다. 즉, 패키지의 크기를 최소한 적게 형성하면서 인출단자의 수는 증가하라 수 있는 패키지가 필요하게 되었다.

한편, 반도체 패키지에서는 반도체칩의 내부회로 신호를 외부로 인출하는 단자로 리드 내지 솔더볼을 사용하였다. 그러나, 인출단자를 리드로 사용할 경우에는 패키지의 외측으로 리드를 형성함으로서 리드의 수를 증가하는데에는 한계가 있는 것이었다.

또한, BGA(Ball Grid Array) 반도에 패키지와 같은 솔더볼을 사용하는 경우에도 솔더볼을 패키지의 하부면에 형성하여 마더보드에 실장하였던 바, 이 역시 솔더볼의 수를 증가하는데에는 한계가 있었던 것이다.

이에 종래의 반도체 패키지 및 그의 제조방법으로는 고집적화 및 고성능화되어 외부로 인출하는 단자의 수가 많아지는 반도체칩을 실장할수 없었고, 고다핀을 실현하면서 경박단소화 하고자 하는 새로운 반도체 패키지 구조를 개발하고자 하는 연구가 진행되고 있다.

따라서, 본 발명은 이러한 문제점을 해결하기 위해 발명된 것으로, 반도체 패키지의 크기를 최소화 함은 물론, 외부로 인출되는 인출단자의 수를 증가하여 고집적화 및 경박단소화 한 반도체 패키지를 제조하는 방법 및 그 구조에 관한 것이다.

이러한 본 발명의 목적을 달성하기 위해서는 반도채칩 상에 범프를 형성하는 단계와, 회로패턴이 형성된 PCB기판의 상면 중앙부위에는 반도체칩의 범프가 안착되는 가이드흠이 형성된 가이드부재를 부착하고, 가이드부재의 측부위에는 테이프에 의해 반도체입의 범프가 안착되는 흠이 형성된 리드를 접착하는 단계와, 상기 PCB기판의 중앙 부위에 부착된 가이드부재의 가이드흠과, 테이프에 의해 부착된 리드의 흠에 각각 반도체칩의 범프를 안착시켜 노(Furnace)에서 리플로우(Reflow)하여 결합하는 단계와, PCB기판의 일측 모서리의 게이트안내부로 컴파운드를 유입하여 몰딩하는 단계와, 몰딩후 PCB기판의 게이트안내부를 절단하여 트림 및 포밍 하는 단계와, PCB기판의 저면에 솔더볼을 안착시키는 단계로 이루어진 것을 특징으로 하는 반도체 패키지의 제조방법에 의해 가능하다.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

제3도는 본 발명에 따른 반도체 패키지의 제조방법을 나타낸 도면으로서, 반도체칩(10) 상에 구비된 패드에는 범프(11)를 형성한다. 또한, 회로 패턴이 형성되어 있는 PCB기판(20)의 상면 중앙부위에는 반도체칩(10)의 범프(11)를 안착할수 있는 가이드부재(30)를 부착하고, 이 가이드부재(30)에는 반도채칩(10)의 범프(11)와 대응되게 가이드흠(31)을 형성한다. 또한, 상기 PCB기판(20)의 상면 측부위에는 테이프(42)를 매개체로 하여 리드(40)를 부착하고, 이 리드(40)에는 반도체칩(10)의 측부위에 형성된 범프(11)가 안착될 수 있는 흠(41)을 형성한다.

상기 PCB기판(20)의 상면 중앙부위에 부착되는 가이드부재(30)는 그 재질을 테이프로 형성하거나, 또는 PCB기판(20)과 동일한 재료로 형성할 수 있다.

이와같은 반도체칩(10)과 PCB기판(20)을 서로 접착시키게 되면, 즉, 상기 반도체칩(10)에 형성된 범프(11)가 PCB기판(20) 상에 부착된 가이드부재(30)의 가이드흠(31)과 리드(40)에 형성된 흠(41)에 각각 안착시켜 노에서 리플로우 시키면, 반도체칩(10)의 범프(11)중 중앙부위에 형성된 범프(11)는 PCB기판(20)의 상면 중앙부위에 부착된 가이드부재(30)의 가이드흠(31)에 안치되어 PCB기판(20)의 회로패턴과 연결되어 PCB기판(20)의 하부에 형성될 솔더볼(50)을 통하여 외부로 인출이 가능하고, 반도체칩(10)의 범프(11)중 측부위에 형성된 범프(11)는 PCB기판(20)의 상면 측부위에 부착된 리드(40)의 흠(41)에 안치되어 리드(40)를 통하여 외부로 인출되므로, 반도체 패키지의 외부 인출단자를 리드(40)와 솔더볼(50)로 각각 인출함으로서 인출단자를 극대화 할 수 있다.

이와같이 반도체칩(10)과 PCB기판(20)을 부착시킨 다음에 PCB기판(20)의 일측 모서리에 형성된 게이트안내부(21)를 통하여 컴파운드(70)을 유입하여 몰딩하고, 이 게이트안내부(21)는 트림공정에서 절단하는데, 절단을 용이하게 하기 위하여 게이트안내부(21)에는 절단요흠(22)을 형성시킨다. 이때, 몰딩은 반도체칩(10)의 측부에만 몰딩하거나, 또는 반도체칩(10)의 측부와 상면을 얇은 두께로 몰딩하여 패키지의 크기를 최소화 할 수 있다.

상기와 같은 방법에 의해 반도체 패키지를 형성하게 되면 기존의 패키지와는 달리 경박단소화 되는 반도체칩 크기의 패키징이 이루어 질수 있고, 반도체 패키지 외부로 인출하는 단자를 리드(40)와 솔더볼(50)로 각각 인출할 수 있으므로 적은 패키지 크기로 고다핀의 외부단자 인출이 가능하게 되는 것이다.

이와같이 반도체 패키지의 크기를 반도체칩의 크기와 비스한 크기로 형성하는 패키지를 CSP(Chip Scale Package ; 칩 스케일 패키지)라 하고, 이러한 SCP의 제조공정을 더욱 상세하게 설명하면 다음과 같다.

반도체칩(10) 상에 범프(11)를 형성하는 단계와, 회로패턴이 형성된 PCB기판(20)의 상면 중앙부위에는 반도체칩(10)의 범프(11)가 안착되는 가이드흠(31)이 형성된 가이드부재(30)를 부착하고, 가이드부재(30)의 측부위에는 데이트(42)에 의해 반도체칩(10)의 범프(11)가 안착되는 흠(41)이 형성된 리드(40)를 접착하는 단계와, 상기 PCB기판(20)의 상면 중앙부위에 부착된 가이드부재(30)의 가이드흠(31)과, 테이프(42)에 의해 부착된 리드(40)의 흠(41)에 각각 반도체칩(10)의 범프(11)를 안착시켜 노(Furnace)에서 리플로우(Reflow)하여 결합하는 단계와, PCB기판(20)의 일측 모서리의 게이트안내부(21)로 컴파운드(70)를 유입하여 몰딩하는 단계와, 몰딩후 PCB기판(20)의 게이트안내부(21)를 절단하여 트림 및 포밍 하는 단계와, PCB기판(20)의 저면에 솔더볼(50)을 안착시키는 단계로 이루어져 CSP를 형성하는 것이다.

이와같은 방법에 의해 형성된 CSP의 구조는 하부에 다수의 범프(11)가 형성된 반도체칩(10)과, 회로패턴이 형성되어 있는 PCB기판(20)과, 상기 PCB기판(20)의 상면 중앙부위에 부착되며, 반도체칩(10)의 중앙부위의 범프(11)가 안착되는 가이드흠(31)이 형성된 가이드부재(30)와, 상기 PCB기판(20)의 상면 측부위에 테이프(42)에 의해 부착되면, 반도체칩(10)의 외각에 형성된 범프(11)가 안착되는 흠(41)이 형성되고, 외부로 신호를 인출하는 다수의 리드(40)와, 상기 PCB기판(20)의 저면에 부착되어 외부로 신호를 인출하는 다수의 솔더볼(50)과, 상기 반도체칩(10)을 외부로 부터 보호하기 위하여 몰딩된 컴파운드(70)로 구성된 것이다.

이와같은 구조로 된 CSP의 인출단자의 형성은 제4도 내지 제6도의 각 실시예에서와 같이 형성할 수 있는 것으로, 제4도는 실시예 1을 나타낸 평면도로서, PCB기판(20) 상면 측부위에 다수의 리드(40)가 테이프(42)에 의해 부착되어 있고, 이 리드(40)에는 반도체칩(10)의 범프(11)를 수용할 수 있는 흠(41)이 형성되어 반도체칩(10)의 외각에 형성된 범프(11)가 부착되므로, 반도체칩(10)의 외각에 형성된 범프(11)의 신호가 리드(40)를 통하여 외부로 인출된다.

또한, PCB기판(20)의 상면 중앙부위에는 가이드흠(31)이 형성된 가이드 부재(30)가 부착되어 있고, 상기 가이드흠(31)의 저면에 위치되는 PCB기판(20)에 형성된 회로패턴은 PCB기판(20)의 저면에 형성된 솔더볼과 상호 연결되어 있다.

따라서, 반도체칩(10)의 중앙부에 위치하는 범프(11)가 가이드부재(30)의 가이드흠(31)에 안착되면, 반도체칩(10)의 중앙부에 위치된 범프(11)의 신호는 상기 가이드흠(31)의 하면에 위치된 PCB기판(20)의 회로패턴을 통하여 솔더볼(50)로 인출되어 진다.

제5도는 실시예 2를 나타낸 것으로, PCB기판(20)의 상면 측부에 다수의 리드(40)가 테이프(42)를 이용하여 선택적으로 부착되어 있고, 선택적으로 부착된 리드(40)에 반도체칩(10)에 형성된 범프(11)의 일부가 연결되어 리드(40)를 통해 외부로 신호를 선택적으로 인출한다. 또한, 상기 반도체 칩(10)에 형성된 범프(11)중 리드(40)와 연결되지 않은 범프(11)는 가이드부재(30)의 돌출편(32)에 형성된 가이드흠(31)에 연결되어 하부에 형성된 솔더볼(50)로 인출된다. 즉, 선택적으로 부착된 리드(40) 사이에는 가이드부재(30)의 측부로 돌출 형성된 돌출핀(32)이 부착되고, 이 돌출편(32)에는 범프(11)가 안착되는 가이드흠(31)이 형성되어 있다. 상기 가이드흠(31)은 PCB기판(20)의 회로패턴과 연결되어 있으므로, 상기 리드(40)를 통하지 않는 반도체칩(10)의 외각에 위치하나 범프의 신호를 PCB기판(20) 저면의 솔더볼(50)에 의하여 외부로 인출이 가능하다.

제6도는 실시예 3를 나타낸 것으로, 제5도의 제2실시에와 동일하나, 가이드부재(30)의 중앙부에도 가이드흠(31)이 형성되어 반도체칩(10)의 중앙부위에 형성된 범프(11)가 안착되어 범프(11)의 신호를 솔더볼(50)에 의해 외부로 인출한다. 즉, 반도체칩(10)의 외각에 형성된 범프(11)중 일부가 선택적으로 리드(40)를 통해 외부로 인출되고, 리드(40)와 연결되지 않은 나머지 범프(11)는 가이드부재(30)의 돌출편(32)과 연결되고, 반도체칩(10)의 중앙부에 형성된 범프(11)는 가이드부재(30)의 중앙부에 형성된 가이드흠(31)에 각각 연결되어 신호를 PCB기판(20)의 저면에 형성된 솔더볼(50)을 통해 외부로 인출할 수 있다.

제7도 내지 제9도는 제1, 2, 3 실시예에 사용되는 가이드부재(30)를 도시한 평면도로서, 제7도는 가이드부재(30)의 전면에 걸쳐 가이드흠(31)이 형성되어 있음을 알수 있고, 제8도는 가이드부재(30)의 전면에는 가이드흠(31)이 형성되지 않고, 측부위로 다수의 돌출편(32)이 형성되어, 이 돌출편(32)에 가이드흠(31)이 형성되어 있음을 알수 있다. 또한, 제9도는 가이드부재(30)의 전면과 측부위의 돌출편(32)에 전부 가이드흠(31)이 형성되어 있음을 알수 있는 바, 상기 가이드부재(30)의 측부에 돌출 형성된 돌출편(32)의 사이에 다수의 리드(40)가 선택적으로 위치됨을 알수 있다.

상기 제10도는 본 발명에 따른 CSP에 열방출의 효율을 향상 시키기 위하여 반도체칩(10)의 상부에 히트싱크(60)를 부착한 것으로, 이와같이 히트싱크(60)의 부착으로 인하여 반도체 패키지의 열을 외부로 효율적으로 방출함으로서 패키지의 신뢰성을 향상 시킬 수 있는 것이다.

이상의 설명에서 알수 있듯이 본 발명의 반도체 패키지의 제조방법 및 그 구조에 의하면, 반도체 패키지의 크기를 최소화 함은 물론, 외부로 인출되는 인출단자의 수를 증가하여 고집적화 및 경박단소화 함으로서 패키지의 성능을 향상 시킬 수 있다.

Claims

반도체칩 상에 범프를 형성하는 단계와, 회로패턴이 형성된 PCB기판의 상면 중앙부위에는 반도체칩의 범프가 안착되는 가이드흠이 형성된 가이드부재를 부착하고, 가이드부재에 측부위에는 테이프에 의해 반도체칩의 범프가 안착되는 흠이 형성된 리드를 접착하는 단계와, 상기 PCB기판의 중앙 부위에 부착된 가이드부재의 가이드흠과, 테이프에 의해 부착된 리드의 흠에 각각 반도체칩의 범프를 안착시켜 노(Furnace)에서 리플로우(Reflow)하여 결합하는 단계와, 컴파운드를 유입하여 몰딩하는 단계와, 몰딩후 트림 및 포밍 하는 단계와, PCB기판의 저면에 솔더볼을 안착시키는 단게로 이루어진 것을 특징으로 하는 반도체 패키지의 제조방법.
제1항에 있어서, 상기 몰딩 단계는 PCB기판의 일측 모서리에 형성된 게이트안내부를 통하여 몰딩하는 것을 특징으로 하는 반도체 패키지의 제조방법.
제2항에 있어서, 상기 게이트안내부에는 절단요흠이 형성되어 있는 것을 특징으로 하는 반도체 패키지의 제조방법.
제1항 또는 2항에 있어서, 상기 몰딩은 반도체칩의 외부 전체를 얇은 두께로 감싸고 몰딩되는 것을 특징으로 하는 반도체 패키지의 제조방법.
제1항 또는 2항에 있어서, 상기 몰딩은 반도체칩의 측면 부위에만 몰딩되는 것을 특징으로 하는 반도체 패키지의 제조방법.
하부에 다수의 범프가 형성된 반도체칩과, 상기 반도체칩의 하부에 부착되며 회로패턴이 형성되어 있는 PCB기판과, 상기 PCB기판의 상면 중앙부위에 부착되며, 반도체칩의 중앙부위의 범프가 안착되는 가이드흠이 형성된 가이드부재와, 상기 PCB기판의 상면 측부위에 테이프에 의해 부착되며, 반도체칩의 외각에 형성된 범프가 안착되는 흠이 형성되어 외부로 신호를 인출하는 다수의 리드와, 상기 PCB기판의 저면에 부착되며, 회로패턴과 연결되어 외부로 신호를 인출하는 다수의 솔더볼과, 상기 반도체칩을 외부로 부터 보호하기 위하여 몰딩된 컴파운드로 구성된 것을 특징으로 하는 반도체 패키지 구조.
제6항에 있어서, 상기 가이드부재는 테이프 또는 PCB기판과 동일한 재료로 형성된 것을 특징으로 하는 반도체 패키지 구조.
제6항에 있어서, 상기 가이드부재는 측부로 돌출편이 돌출 형성된 것을 특징으로 하는 반도체 패키지 구조.
제8항에 있어서, 상기 돌출편에는 반도체칩의 범프가 안착되는 가이드흠이 형성된 것을 특징으로 하는 반도체 패키지 구조.
제6항 또는 8항에 있어서, 상기 다수의 리드는 선택적으로 형성되어 반도체칩의 외각에 형성된 범프의 일부가 연결되고, 상기 선택적으로 형성된 리드 사이에는 가이드부재의 돌출편이 위치된 것을 특징으로 하는 반도체 패키지 구조.
제9항에 있어서, 상기 돌출편에 형성된 가이드흠의 저면은 PCB기판의 회로패턴과 연결되어 범프의 신호가 PCB기판의 저면에 형성된 솔더볼을 통해 외부로 인출되는 것을 특징으로 하는 반도체 패키지의 구조.
제6항에 있어서, 상기 반도체 패키지의 상부에는 열방출 향상을 위한 히트싱크가 접착된 것을 특징으로 하는 반도체 패키지 구조.
하부에 다수의 범프가 형성된 반도체칩과, 상기 반도체칩의 하부에 부착되며 회로패턴이 형성되어 있는 PCB기판과, 상기 PCB기판의 상면 측부위에 테이프에 의해 선택적으로 부착되며, 범프가 안차가되는 흠이 형성된 다수의 리드와, 상기 PCB기판의 상면에 부착되며, 그 측부위에는 돌출부가 돌출 형성되어 선택적으로 부착된 리드 사이에 위치되는 가이드부재와, 상기 PCB기판의 저면에 부착되어 외부로 신호를 인출하는 다수의 솔더볼과, 상기 반도체칩을 외부로 부터 보호하기 위하여 몰딩된 컴파운드로 구성된 것을 특징으로 하는 반도체 패키지 구조.
제13항에 있어서, 상기 가이드부재는 돌출부에는 반도체칩의 범프가 안착되는 가이드흠이 형성된 것을 특징으로 하는 반도체 패키지 구조.
제14항에 있어서, 상기 가이드흠의 저면은 PCB기판의 회로패턴과 연결되어 범프의 신호를 PCB기판의 저면에 형성된 솔더볼을 통해 외부로 인출되는 것을 특징으로 하는 반도체 패키지의 구조.