KR100419356B1 - 전자 부품, 전자 부품의 수지 밀봉 방법 및 장치 - Google Patents

전자 부품, 전자 부품의 수지 밀봉 방법 및 장치 Download PDF

Info

Publication number
KR100419356B1
KR100419356B1 KR10-2001-0006082A KR20010006082A KR100419356B1 KR 100419356 B1 KR100419356 B1 KR 100419356B1 KR 20010006082 A KR20010006082 A KR 20010006082A KR 100419356 B1 KR100419356 B1 KR 100419356B1
Authority
KR
South Korea
Prior art keywords
resin
mold
semiconductor chip
substrate
film
Prior art date
Application number
KR10-2001-0006082A
Other languages
English (en)
Other versions
KR20010087175A (ko
Inventor
다카세신지
오카모토히로타카
오사다미치오
아라키고우이치
Original Assignee
토와 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토와 가부시기가이샤 filed Critical 토와 가부시기가이샤
Publication of KR20010087175A publication Critical patent/KR20010087175A/ko
Application granted granted Critical
Publication of KR100419356B1 publication Critical patent/KR100419356B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

수지 밀봉 장치는, 승강 기구(30)에 의해 승강 가능한 가동 하형(25)과, 반도체 칩(2)이 탑재된 기판(1)이 설치된 상태에서 가동 하형(25)을 수평 방향으로 이동시키는 반출 기구(31)와, 가동 하형(25)이 상승한 상태에서 기판(1)의 둘레 가장자리부가 접촉되는 중간형(8C)과, 이 중간형(8C)과 기판(1) 상에 필름 장설 기구(29)에 의해 장설되는 수지 필름(10)과, 수지 필름(10)을 통해서 반도체 칩(2)의 뒷면을 가압하는 칩용 금형(18)과, 수지 필름(10)을 통해서 중간형(8C)의 상면을 가압하는 상형(6)을 구비한다. 이 장치에 의하면, 플립 칩 방식의 반도체 칩이 장착된 기판을, 단시간에 수지 밀봉하여 전자 부품을 제조할 수 있다.

Description

전자 부품, 전자 부품의 수지 밀봉 방법 및 장치{Electronic component, method of sealing electronic component with resin, and apparatus therefor}
본 발명은, 전자 부품, 전자 부품의 수지 밀봉 방법 및 수지 밀봉 장치에 관한 것으로서, 특히, 플립 칩 방식에 의해 기판에 반도체 칩이 장착된 구조를 갖는 전자 부품, 전자 부품의 수지 밀봉 방법 및 수지 밀봉 장치에 관한 것이다.
종래, 유리 에폭시 기판 등의 프린트 기판(이하, 기판이라 한다.)에 플립 칩 방식에 의해 장착된 반도체 칩을 수지 밀봉하여 전자 부품을 제조할 경우에는, 다음과 같은 공정에 의해 행했었다. 우선, 반도체 칩이 장착된 기판을 스테이지 상에 설치한다. 다음에, 상온에서 액상인 열 경화성 수지, 예를 들면 에폭시 수지를, 디스펜서를 사용하여 반도체 칩의 한 변을 따라 도포한다. 다음에, 모세관 현상을 이용하여, 기판과 반도체 칩과의 갭 전체에 에폭시 수지를 침투시켜, 또한 반도체 칩의 다른 변을 따라 필렛(fillet)을 형성한다. 다음에, 가열함으로써, 에폭시 수지를 경화시킨다. 이상의 공정에 의해, 기판과 반도체 칩과의 갭, 및 반도체 칩의 각 변을 따른 영역에서 밀봉 수지를 형성한다.
그렇지만, 플립 칩 방식의 상기 종래의 수지 밀봉에 의하면, 이하와 같은 문제가 있었다. 우선, 모세관 현상을 이용하여 기판과 반도체 칩과의 갭 전체에 에폭시 수지를 침투시키기 때문에, 침투하는 데 장시간이 필요해져, 작업 시간이 증가한다. 또한, 밀봉 수지의 치수 정밀도가 불충분해질 우려가 있다. 이들 문제는 최근, 전자 기기의 경박 단소화에 따라, 전자 부품에 대한 소형화 요구가 점점 더 강해지고 있는 것에 따라, 한층 더 현저해져 왔다. 즉, 기판과 반도체 칩과의 갭이 점점 더 좁아져, 기판과 반도체 칩과의 전극끼리를 전기적으로 접속하는 범프 수가 점점 더 많아지고 있기 때문에, 에폭시 수지가 침투하기 위해서는 장시간을 필요로 하기 때문이다. 또한, 전자 부품의 소형화에 따라, 요구되는 치수 정밀도가 엄격해지고 있다.
또한, 상온에서 액상 열 경화성 수지는, 상온에서 늦지만 경화가 진행하며, 사용하고 있는 동안에 점도가 변화하기 때문에, 늘 토출량을 체크할 필요가 있어, 작업성에 문제가 있다. 또한, 상온에서 액상 열 경화성 수지를 보관할 경우에는 -40℃ 이하의 분위기 내에서 보관할 필요가 있으며, 사용 전에는 열 경화성 수지의 온도를 상온으로까지 되돌릴 필요가 있는 등의 재료 취급에 제약이 있다. 더불어, 상온에서 액상 열 경화성 수지는 통상의 트랜스퍼 성형에서 사용하는 상온에서 고체 형상의 열 경화성 수지보다도 비싸다.
본 발명의 목적은, 트랜스퍼 성형에 의해 액상 열 경화성 수지를 주입함으로써, 고품질의 전자 부품과, 그 전자 부품을 단시간에 수지 밀봉하는 수지 밀봉 방법, 및 수지 밀봉 장치를 제공하는 것이다.
도 1은 본 발명의 제 1 실시예에 관련되는 전자 부품을 도시하는 단면도.
도 2는 본 발명의 제 1 실시예에 관련되는 수지 밀봉 장치가 형 체결한 상태를 도시하는 단면도.
도 3a 내지 도 3c는 도 2의 수지 밀봉 장치에 의한 중간형을 이동시키는 공정에서 상형을 하강시키는 공정까지의 동작을 각각 도시하는 단면도.
도 4a 내지 도 4c는 도 2의 수지 밀봉 장치에 의한 용융 수지를 주입하는 공정에서 전자 부품을 추출하는 공정까지를 각각 도시하는 단면도.
도 5는 본 발명의 제 2 실시예에 관련되는 수지 밀봉 장치가 형 체결한 상태를 도시하는 단면도.
도 6은 본 발명의 제 3 실시예에 관련되는 수지 밀봉 장치가 형 체결한 상태를 도시하는 단면도.
도 7은 본 발명의 제 4 실시예에 관련되는 전자 부품을 수지 밀봉할 때에, 용융 수지를 캐비티에 주입하기 직전의 상태를 도시하는 단면도.
도 8은 본 발명의 제 5 실시예에 관련되는 수지 밀봉 장치가 형 체결하기 전의 상태를 도시하는 단면도.
도 9는 본 발명의 제 6 실시예에 관련되는 수지 밀봉 장치가 형 체결한 상태를 도시하는 단면도.
도 10은 도 9의 수지 밀봉 장치의 전체적인 구성을 도시하는 설명도.
도 11은 본 발명의 제 7 실시예에 관련되는 수지 주입용 금형의 요부를 개략적으로 도시하는 종단 정면도로서, 형 개방한 금형 사이에 분리형 필름과 수지 주입 성형 전의 플립 칩을 공급한 상태를 전개하여 도시하고 있는 도면.
도 12는 본 발명의 제 7 실시예에 관련되는 수지 주입용 금형의 수지 주입 성형 작용을 설명하기 위한 금형 요부를 확대하여 도시하는 종단 정면도.
도 13은 본 발명의 제 7 실시예에 관련되는 수지 주입용 금형에 의한 수지 주입 성형 후의 플립 칩을 도시하는 일부 절개 정면도.
도 14는 본 발명의 제 7 실시예에 관련되는 수지 주입용 금형에 의한 다른 수지 주입 성형 작용을 설명하기 위한 금형 요부의 종단 정면도로서, 형 개방한 금형 사이에 분리형 필름과 수지 주입 성형 전의 플립 칩을 공급한 상태를 전개하여 도시하고 있는 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 반도체 칩
6 : 상형 10 : 수지 필름
25 : 하형 30 : 승강 기구
31 : 반출 기구
상기 목적을 달성하는 본 발명에 관련되는 전자 부품은 기판과, 상기 기판에 장착된 반도체 칩과, 기판과 반도체 칩을 전기적으로 접속하는 범프를 구비하며, 기판과 반도체 칩 사이의 소정 위치에 밀봉 수지가 일체적으로 형성되어 있다. 기판과 반도체 칩과의 대향면 중 적어도 한쪽 옆에는 범프 높이 이하의 돌출 치수를 갖는 돌출부가 설치되어 있다.
이 구조에 의하면, 수지 밀봉하는 공정에서 용융 수지를 가열하여 경화시킬 때에, 범프가 연화한 경우에서도, 반도체 칩을 통해서 받는 압력은, 범프뿐만 아니라 돌출부에도 분산하여 인가되며, 기판과 반도체 칩과의 갭은, 돌출부의 돌출 치수보다 작아지는 경우는 없다. 따라서, 연화한 범프의 변형이나, 인접하는 범프와의 단락이라는 불량을 방지할 수 있다.
또한, 본 발명에 관련되는 전자 부품의 수지 밀봉 방법은, 기판에 장착된 반도체 칩을 수지 밀봉하여 전자 부품을 형성하는 전자 부품의 수지 밀봉 방법으로서, 주금형 및 상기 주금형에 대해 상대적으로 개폐 가능한 상태에서 배치되는 중간형을 포함하는 수지 밀봉용 분할 금형을 준비하는 공정과, 분할 금형에서 어느 한 주금형의 소정 위치에 반도체 칩이 장착된 기판을 세팅하는 공정과, 반도체 칩이 세팅된 주금형과 중간형을 서로 닫으며, 또한, 상기 중간형과 상기 주금형에 세팅된 기판 주변부를 접합하는 제 1 형 체결 공정과, 제 1 형 체결 공정 후에, 기판에서 반도체 칩의 뒷면 측 및 중간형의 표면 측에 분리형 필름을 장설하는 공정과, 필름의 장설 공정 후에, 분리형 필름을 통해서, 다른 주금형과 중간형을 서로 닫는 제 2 형 체결 공정과, 분리형 필름을 기판에서 반도체 칩의 뒷면에 밀착 접촉하여 가압하는 공정과, 제 2 형 체결 공정 시 및 분리형 필름 가압 공정 시의 상태에서, 기판, 중간형 및 분리형 필름에 의해 구성되는 캐비티 내에 밀봉용 용융 수지를 주입하며, 또한, 상기 주입 수지를 경화시켜 기판(1)에 장착된 반도체 칩(2)을 수지 밀봉하는 공정과, 수지 밀봉 공정 후에, 분할 금형을 개방하는 개방형 공정과, 반도체 칩의 뒷면 측 및 중간형의 표면 측에 장설된 분리형 필름을 박리하는 공정을 포함한다.
이것에 의하면, 캐비티에 주입한 용융 수지를 경화시켜 밀봉 수지를 형성하기 때문에, 모세관 현상을 이용할 경우에 비교하여, 단시간에 수지 밀봉을 행할 수 있다. 또한, 수지 필름과 중간형과 기판에 둘러싸인 캐비티에 용융 수지를 주입하기 때문에, 용융 수지 점도가 낮은 경우라도, 금형군과 중간형과의 갭으로의 용융 수지 진입을 방지할 수 있다.
또한, 본 발명에 관련되는 전자 부품의 수지 밀봉 방법의 한 실시예에서는, 상술한 수지 밀봉 방법에 있어서, 제 2 형 체결 공정과 분리형 필름을 기판의 반도체 칩의 뒷면에 밀착 접촉 상태에서 가압하는 공정을 별개로 독립하여 행한다.
이로써, 반도체 칩을 적정한 압력으로 가압할 수 있다. 따라서, 땜납으로 이루어지는 범프가 필요 이상으로 가압되어 연화, 변형하는 것을 방지할 수 있다. 또한, 각각 수지 필름을 통해서, 칩용 금형이 반도체 칩을 가압한 후에, 상형이 중간형을 가압하기 때문에, 캐비티를 구성하는 영역에서, 수지 필름의 주름을 방지할 수 있다. 따라서, 전자 부품의 외관 불량을 줄일 수 있다.
또한, 본 발명의 바람직한 실시예에서는, 상기 방법에 있어서, 중간형과 다른 주금형과의 폐쇄하는 면에, 경사면 등의 소요 요철면을 형성함으로써, 상기 두 형의 폐쇄 시에, 적어도 기판의 반도체 칩(2)의 뒷면 측, 즉 방열면 측에 장설되는 분리형 필름의 주름을 제거하는 공정을 행한다.
이것에 의하면, 형 체결이 완료하기 직전에, 경사부가 수지 필름을 끼고 신장시킨다. 따라서, 캐비티를 구성하는 영역에서, 수지 필름의 주름을 확실하게 방지하기 때문에, 전자 부품의 외관 불량을 줄일 수 있다.
또한, 본 발명에 관련되는 전자 부품의 수지 밀봉 방법은, 상술한 수지 밀봉 방법에서, 바람직하게는, 반도체 칩의 수지 밀봉 공정보다도 전에, 적어도 캐비티 내를 감압하는 공정을 더 포함한다.
이것에 의하면, 미리 감압된 캐비티에 대해, 용융 수지를 낮은 압력으로 주입하게 된다. 따라서, 저점도의 용융 수지를 사용하는 것이 가능해지기 때문에, 기판과 반도체 칩과의 갭이 작으며, 또한, 범프 수가 많은 경우라도, 플립 칩 방식의 반도체 칩의 언더 필(underfill)을 확실하게 행할 수 있다. 더불어, 밀봉 수지에서 기공 발생을 억제할 수 있다.
본 발명의 전자 부품의 수지 밀봉 장치는, 기판(1)에 장착된 반도체 칩(2)을 수지 밀봉하여 전자 부품(5)을 형성하는 전자 부품의 수지 밀봉 장치로서, 주금형 및 상기 주금형에 대해 상대적으로 개폐 가능한 상태에서 배치되는 중간형을 포함하는 수지 밀봉용 분할 금형과, 분할 금형의 어느 한 주금형의 소정 위치에 반도체 칩이 장착된 기판을 공급 세팅하는 기판의 공급 세팅 기구와, 반도체 칩이 세팅된 주금형과 중간형을 폐쇄하며, 또한, 상기 중간형과 상기 주금형에 세팅된 기판(1) 주변부를 접합하는 제 1 형 체결 기구와, 주금형의 소정 위치에 세팅된 기판의 반도체 칩(2)의 뒷면 측, 즉 방열면 측 및 중간형의 표면 측에 분리형 필름을 장설하는 분리형 필름 장설 기구와, 분리형 필름을 통해서 다른 주금형과 중간형을 폐쇄하는 제 2 형 체결 기구와, 제 1 및 제 2 형 체결 기구에 의한 분할 금형의 형 체결 시에, 기판(1)과 중간형 및 분리형 필름에 의해 구성되는 캐비티 내에 밀봉용 용융 수지를 주입하며, 또한, 상기 주입 수지를 경화시켜 기판(1)에 장착된 반도체 칩을 수지 밀봉 성형하는 수지 밀봉 기구와, 분할 금형의 형 개방 시에, 주금형 소정 위치로부터 수지 밀봉 성형 후의 제품을 외부로 반출하는 기판의 반출 기구를 구비한다.
이것에 의하면, 캐비티에 주입한 용융 수지를 경화시켜 밀봉 수지가 형성되기 때문에, 모세관 현상을 이용할 경우에 비교하여, 단시간에 수지 밀봉할 수 있는 수지 밀봉 장치가 된다. 또한, 수지 필름과 중간형과 기판에 둘러싸인 캐비티에 용융 수지가 주입되기 때문에, 용융 수지 점도가 낮은 경우라도, 금형군과 중간형과의 갭으로의 용융 수지 진입이 방지된다.
본 발명에 관련되는 전자 부품의 수지 밀봉 장치는, 바람직한 실시예에서는, 상술한 수지 밀봉 장치에 있어서, 분리형 필름을 기판의 반도체 칩의 뒷면, 즉 방열면에 밀착 접촉 상태에서 가압하는 칩용 금형(18)이 더 구비되어 있다.
이것에 의하면, 반도체 칩이 적정한 압력으로 가압된다. 따라서, 주입된 용융 수지가 가열되고 경화하여 밀봉 수지가 형성될 때에, 범프가 필요 이상으로 가압되고 연화, 변형하는 것을 방지할 수 있다.
또한, 본 발명에 관련되는 전자 부품의 수지 밀봉 장치는, 바람직하게는, 상술한 수지 밀봉 장치에 있어서, 중간형과 다른 주금형과의 폐쇄면에 소요되는 요철면을 포함하는 적어도 기판의 반도체 칩의 뒷면 측에 장설되는, 분리형 필름(10)의 주름 제거부가 더 구비되어 있다.
이것에 의하면, 형 체결이 완료하기 직전에, 경사부에 의해 수지 필름이 끼워져 신장된다. 따라서, 캐비티를 구성하는 영역에서, 수지 필름의 주름이 확실하게 방지되기 때문에, 전자 부품의 외관 불량을 더욱 저감하는 수지 밀봉 장치가 된다.
본 발명에 관련되는 전자 부품의 수지 밀봉 장치는, 다른 바람직한 실시예에서는, 상술한 수지 밀봉 장치에 있어서, 캐비티를 감압하는 감압 기구를 더 구비한다.
이것에 의하면, 미리 감압된 캐비티에 대해, 용융 수지가 낮은 압력으로 주입된다. 따라서, 저점도의 용융 수지를 사용할 수 있기 때문에, 기판과 반도체 칩과의 갭이 작으며, 또한, 범프 수가 많은 경우라도, 플립 칩 방식의 반도체 칩의 언더 필을 확실하게 행하는 수지 밀봉 장치가 된다. 더욱이, 밀봉 수지에서 기공 발생이 억제된다.
본 발명의 플립 칩의 수지 주입 방법은, 반도체 칩과 기판을 범프를 통해서 접속한 플립 칩을 수지 주입용 금형의 소정 위치에 세팅하여, 플립 칩의 반도체 칩과 기판과의 갭에 수지를 주입하는 방법으로서, 플립 칩의 기판 및 반도체 칩의 표면에 분리형 필름을 피복한 상태에서 반도체 칩을 금형에 설치한 캐비티 내에 끼워 삽입하여 세팅하는 금형 세팅 공정과, 금형이 대향하는 형 면을 폐쇄하는 형 체결 공정과, 금형 캐비티에 유체 압력을 공급하여, 상기 캐비티 내에 세팅한 반도체 칩 중 적어도 부재 설치면에 분리형 필름을 통해서 상기 유체 압력을 가함으로써, 상기 분리형 필름을 반도체 칩의 부재 설치면에 가압하여 밀착 접촉시키는 분리형 필름 밀착 접촉 공정과, 분리형 필름 밀착 접촉 공정 후에, 금형 캐비티 내에 밀봉용 수지 재료를 가압 주입하여, 반도체 칩 중 적어도 부재 설치면을 제외하는 표면과, 반도체 칩 및 기판과의 갭에 수지를 주입 충전시키는 수지 주입 공정을 포함한다.
이로써, 플립 칩의 반도체 칩(117)과 기판(115)과의 갭에 수지를 효율 좋게 주입 충전하는 것이 가능해지기 때문에, 그 생산성을 향상시킬 수 있을 뿐만 아니라, 반도체 칩과 기판과의 갭에 용융 수지 재료를 주입 충전시킬 때에, 그 주입 수지 일부가 반도체 칩의 방열판 등의 부재 설치면에 부착하는 것을 효율 좋게 방지할 수 있다.
본 발명의 플립 칩의 수지 주입 방법은, 한 실시예에서는 상기 방법에 있어서, 반도체 칩 표면으로의 분리형 필름 밀착 접촉 공정에 사용되는 유체가 기체이고, 반도체 칩의 표면에 분리형 필름을 통해서 상기 기체 압력을 가함으로써, 상기 분리형 필름을 상기 반도체 칩의 적어도 부재 설치면에 가압 상태에서 밀착 접촉시킨다.
또한, 본 발명의 플립 칩의 수지 주입 방법은, 다른 실시예에서는, 반도체 칩 표면으로의 분리형 필름의 밀착 접촉 공정의 유체 압력이 수지 성형 압력이며, 반도체 칩의 표면에 분리형 필름을 통해서 상기 수지 성형 압력을 가함으로써, 상기 분리형 필름을 상기 반도체 칩의 적어도 부재 설치면에 가압 상태에서 밀착 접촉시킨다.
더욱이, 본 발명의 플립 칩의 수지 주입 방법의 바람직한 실시예에서는, 칩 표면으로의 분리형 필름 밀착 접촉 공정의 유체 압력을, 수지 주입 공정 시의 수지 주입 압력에 대응하여 조정 가능해지도록 설정한다.
또한, 본 발명의 플립 칩의 수지 주입 방법은, 바람직하게는, 수지 주입 공정 시에 있어서, 적어도 금형 캐비티를 포함하는 수지 충전부 내의 진공 인출을 행하는 진공 인출 공정을 포함한다.
(바람직한 실시예의 설명)
(제 1 실시예)
본 발명의 제 1 실시예에 관련되는 전자 부품을 도 1을 참조하면서 설명한다. 본 실시의 형태의 전자 부품(5)은 유리 에폭시 등으로 이루어지는 기판과, 이 기판(1) 상에 설치된 반도체 칩(2)을 구비한다. 기판(1)과 반도체 칩(2)과의 전극끼리(어느 것도 도시하지 않음)는 땜납 등으로 이루어지는 범프(3)에 의해 전기적으로 접속되어 있다. 기판(1)과 반도체 칩(2) 사이의 갭에는 반도체 칩(2)의 측면을 덮고, 반도체 칩(2)의 뒷면, 즉 범프(3)가 접속되어 있지 않은 면을 노출하도록 밀봉 수지가 설치되어 있다. 이 밀봉 수지(4)는 금형(도시하지 않음)이 형 체결됨으로써, 반도체 칩(2)을 포함하도록 설치된 캐비티(도시하지 않음)에 용융 수지가 주입된 후에 경화하여 형성된 것이다. 기판(1), 반도체 칩(2), 범프(3) 및 밀봉 수지(4)는 함께 전자 부품(5)을 구성한다.
도 1에 도시된 전자 부품을 수지 밀봉하여 제조하는 수지 밀봉 장치를, 도 2를 참조하여 설명한다.
본 실시예의 수지 밀봉 장치는, 도 2에 도시하는 바와 같이, 수지 밀봉용 금형군을 구성하는 상형(6) 및 하형(7)을 구비한다. 상형(6)과 하형(7) 사이에는, 가로 방향으로 진퇴 가능하게 설치되며, 전진했을 때는 기판(1)의 상면에서 둘레 가장자리부에 접하는 중간형(8A, 9A)이 설치되어 있다. 중간형(8A 및 9A)의 상면과, 반도체 칩(2)의 뒷면에 접하도록 수지 필름(10)이 장설되어 있다. 하형(7)에는 기판(1)이 설치되는 오목부(11)가 설치되어 있다. 기판(1), 각 중간형(8A, 9A) 및 수지 필름(10)에 둘러싸이며, 반도체 칩(2)의 측면으로부터는 소정의 갭을 설치하여, 반도체 칩(2)을 포함하도록 하여 형성된 공간은 캐비티(12)를 구성한다. 중간형(8A)에는, 용융 수지(도시하지 않음)를 캐비티(12)에 주입하는 게이트(13)와, 용융 수지가 게이트(13)를 향해 유동하는 수지 유로(14)가 설치되어 있다. 중간형(9A)에는 캐비티(12)에 연이어 통하는 공기 구멍(15)이 설치되어 있다.
또한, 도 2에는 도시되어 있지 않지만, 이 수지 밀봉 장치에는 고형의 수지 태블릿을 수용하는 포트와, 수지 태블릿이 가열되어 생성된 용융 수지를 가압하여 수지 유로(14)에 공급하는 플런저가 설치되어 있다. 또한, 수지 필름(10)을 공급하여 장설되며, 사용 후의 수지 필름(10)을 권취하는 릴과 구동부를 구비한 필름 장설 기구가 설치되어 있다. 부가적으로, 수지 밀봉 전자 부품을 흡착하여, 오목부(11)로부터 추출하여 소정의 위치까지 반출하는 반출 기구가 설치되어 있다.
도 2에 도시된 수지 밀봉 장치의 동작을, 도 3a 내지 도 4c를 참조하여 설명한다. 도 3a 내지 도 3c는 본 실시예에 관련되는 수지 밀봉 장치에 의한, 중간형을 이동시키는 공정으로부터 상형을 하강시키는 공정까지를 각각 도시하는 단면도이다.
우선, 도 3a에 도시하는 바와 같이, 상형(6)과 하형(7)이 형 개방한 상태에서, 칩(2)이 범프(3)를 통해서 장착된 기판(1)이 오목부(11)에 설치된다. 그리고, 중간형(8A, 9A)이 하형(7)의 형 면을 따라 반도체 칩(2)을 향해 이동한다.
다음에, 도 3b에 도시하는 바와 같이, 중간형(8A, 9A)이 기판(1)의 상면에서 둘레 가장자리부에 접함과 함께, 반도체 칩(2)의 측면에 대해 소정의 갭을 설치하여 정지한 후에, 수지 필름(10)을 하강시킨다.
다음에, 도 3c에 도시하는 바와 같이, 수지 필름(10)을, 반도체 칩(2)의 뒷면과 중간형(8A, 9A)의 상면에 접촉시키며, 또한, 장설시킨 상태에서, 상형(6)이 하강하여, 상형(6)과 하형(7)을 형 체결한다.
다음에, 도 4a 내지 도 4c를 참조하여, 본 실시예에 관련되는 수지 밀봉 장치에 의한, 용융 수지를 주입하는 공정으로부터 전자 부품을 추출하는 공정까지를 설명한다.
도 4a에 도시하는 바와 같이, 수지 필름(10)을 통해서, 상형(6)이 중간형(8A 및 9A)의 상면과 반도체 칩(2)의 뒷면을 가압하고 있다. 이 상태에서, 플런저(도시하지 않음)에 의해, 수지 유로(14) 및 게이트(13)를 경유하여, 도면 중의 화살표로 나타내는 바와 같이 용융 수지를 캐비티(12)에 주입한다. 여기서, 용융 수지가 주입되는 것에 따라, 캐비티(12) 내의 공기는 공기 구멍을 통해서 캐비티(12) 밖으로 배출된다.
다음에, 가열된 금형에 의해, 캐비티(12)에 주입된 용융 수지를 예를 들면 175℃ 정도의 온도로 가열하여 경화시켜, 밀봉 수지(4)를 형성한다. 그 후에, 도 4b에 도시하는 바와 같이, 상형(6)이 상승하여 상형(6)과 하형(7)을 형 개방하며, 수지 필름(10)을 상승시켜 반도체 칩(2)의 뒷면과 중간형(8A, 9A)의 상면으로부터 박리시킨다. 또한, 중간형(8A, 9A)이 하형(7)의 형 면을 따라, 밀봉 수지(4)로부터 떨어지도록 하여 이동한다.
다음에, 도 4c에 도시하는 바와 같이, 전자 부품(5) 상에 지퍼(16)가 이동한다. 그리고, 전자 부품(5)을 흡착용 관로(17)에 의해 흡착하여, 오목부(11)로부터 추출하여, 소정의 위치, 예를 들면 트래이까지 반송한다.
이상 설명한 바와 같이, 본 실시예에 관련되는 전자 부품에 의하면, 밀봉 수지(4)가 트랜스퍼 성형에 의해 성형되며, 그 밀봉 수지(4)로부터 반도체 칩(2)의 뒷면이 노출한다. 이로써, 캐비티(12)에 주입된 용융 수지가 경화하기 때문에, 완성 후의 밀봉 수지(4)는 극히 양호하게 안정된 치수 정밀도를 갖는다. 더불어, 반도체 칩(2)의 뒷면이 노출하고 있기 때문에, 전자 부품(5)을 사용할 때의 방열 특성이 향상한다.
또한, 본 실시예에 관련되는 수지 밀봉 방법 및 수지 밀봉 장치에 의하면, 트랜스퍼 성형에 의해 용융 수지를 가압하여 캐비티(12)에 주입시키기 때문에, 단시간에 수지 밀봉을 행할 수 있다.
또한, 기판(1), 각 중간형(8A, 9A) 및 수지 필름(10)에 둘러싸이며, 반도체 칩(2)을 포함하도록 하여 형성된 캐비티(12)에 용융 수지를 주입하여 경화시킨다. 이로써, 기판(1)과 반도체 칩(2)과의 갭에 용융 수지를 확실하게 주입시키기 위해 저점도의 수지를 사용할 경우에서도, 상형(6)과 중간형(8A, 9A)과의 갭으로의 용융 수지 진입을 방지할 수 있다.
또한, 염가인 고형의 수지 태블릿을 가열 용융시켜 사용하기 때문에, 재료 보관이나 취급이 간편해져, 공정의 점도 관리가 용이해지며, 재료비를 저감할 수 있다.
(제 2 실시예)
본 발명의 제 2 실시예에 관련되는 수지 밀봉 장치 및 수지 밀봉 방법을, 도 5를 참조하여 설명한다. 본 실시예에서는, 상형(6)에 설치된 관통 구멍에, 상형(6)과는 독립하여 동작하는 칩용 금형(18)이 설치되어 있다.
도 5의 수지 밀봉 장치는 이하와 같이 하여 동작한다. 우선, 반도체 칩(2)의 뒷면과 중간형(8A, 9A)의 상면과 수지 필름(10)이 장설된 상태에서, 칩용 금형(18)이 하강하여, 수지 필름(10)을 통해서 반도체 칩(2)의 뒷면을 가압한다. 그 후에, 상형(6)이 하강하여, 수지 필름(10)을 통해서 중간형(8A, 9A)의 상면을 가압한다.
본 실시예에 관련되는 수지 밀봉 장치에 의하면, 제 1 실시예의 경우와 동일한 효과 외에, 다음과 같은 효과를 얻는다.
우선, 반도체 칩(2)의 뒷면을 가압하는 칩용 금형(18)을, 중간형(8A, 9A)의 상면을 가압하는 상형(6)과는 독립으로 설치하고 있다. 이로써, 반도체 칩(2)을 적정한 압력으로 가압할 수 있다. 따라서, 주입된 용융 수지를 175℃ 정도의 온도로 가열하여 경화시켜 밀봉 수지(4)를 형성할 때에, 땜납으로 이루어지는 범프(3)가 필요 이상으로 가압되고 연화, 변형하는 것을 방지할 수 있다.
또한, 각각 수지 필름(10)을 통해서, 칩용 금형(18)이 반도체 칩(2)을 가압한 후에, 상형(6)이 중간형(8A, 9A)을 가압하기 때문에, 캐비티(12)를 구성하는 영역에서, 수지 필름(10)의 주름을 방지할 수 있다. 따라서, 전자 부품의 외관 불량을 줄일 수 있다.
(제 3 실시예)
본 발명의 제 3 실시예에 관련되는 수지 밀봉 장치 및 수지 밀봉 방법을, 도 6을 참조하여 설명한다. 본 실시예에서는, 중간형(8B, 9B)에 경사부(20)가 상형(19)의 형 면에서 경사부(20)에 대향하는 부분에 경사부(21)가 각각 반도체 칩(2)을 둘러싸도록 고리 형상으로 설치되어 있다. 그리고, 경사부(20, 21)는 형 체결한 상태에서 이들 경사부(20, 21) 사이에 수지 필름(10)을 낄 수 있는 위치와 각도를 가지고 형성되어 있다.
도 6의 수지 밀봉 장치가 동작할 때는 형 체결이 완료하기 직전에, 상형(19)이 하강하는 데 따라 경사부(20, 21)가 수지 필름(10)을 끼고 신장시킨다. 이에 따라, 캐비티(12)를 구성하는 영역에서, 수지 필름(10)의 주름을 확실하게 방지할 수 있다. 따라서, 전자 부품의 외관 불량을 더욱 줄일 수 있다.
(제 4 실시예)
본 발명의 제 4 실시예에 관련되는 전자 부품을, 도 7 및 도 8을 참조하면서 설명한다.
도 7에 있어서, 전자 부품을 구성하는 기판(1)의 상면에는 돌출부(22)가 설치되어 있다. 돌출부(22)는 땜납 등으로 이루어지는 범프(3)를 통해서 기판(1)에 반도체 칩(3)을 장착하는 공정에서, 범프(3)를 용융할 때의 가열 온도에서도 연화하지 않으며, 또한, 수지 밀봉하는 공정에서 용융 수지를 가열하여 경화시킬 때의 가열 온도에서도 연화하지 않는 재료로 형성되어 있다. 또한, 돌출부(22)의 돌출 치수는 범프(3)의 높이와 동일하든지 그보다 약간 낮아지도록 하여 형성되어 있다.
이 돌출부(22)는 예를 들면, 다음과 같이 하여 기판(1)을 처리함으로써 형성된다. 즉, 돌출부(22)는 기판(1) 상에서 배선 패턴이 없는 영역에서, Cu로 이루어지는 더미 패턴 상에, 도금법에 의해 Cu를 소정의 두께까지 부착시킴으로써 형성된다. 또한, 기판(1) 상에, 미리 격자 형상으로 형성된 예를 들면 폴리이미드 등의 내열성 수지 재료를 설치해도 된다. 또한, 스크린 인쇄법에 의해, 기판(1) 상에 내열성 수지 재료를 격자 형상으로 형성해도 된다.
이것에 의하면, 수지 밀봉하는 공정에서 용융 수지를 가열하여 경화시킬 때에 범프(3)가 연화한 경우에서도, 반도체 칩(2)을 통해서 범프(3)가 받는 압력은 범프(3)뿐만 아니라 돌출부(22)에도 분산하여 인가되며, 기판(1)과 반도체 칩(2)과의 갭은 돌출부(22)의 돌출 치수보다 작아지는 경우는 없다. 따라서, 연화한 범프(3)가 변형하여, 최악의 경우에는 인접하는 범프(3)와 단락한다는 불량을 방지할 수 있다.
이상의 본 실시예의 설명에서는, 돌출부(22)를 기판(1) 상에 형성했지만, 이 대신, 또는 이에 더불어, 반도체 칩(2)의 범프(3)가 형성되는 면과 동일 면에 형성해도 된다.
(제 5 실시예)
본 발명의 제 5 실시예에 관련되는 수지 밀봉 장치 및 수지 밀봉 방법을 도 3a 내지 도 3c, 도 4a 내지 도 4c 및 도 8을 참조하여 설명한다. 도 8은 본 실시예에 관련되는 수지 밀봉 장치가 형 체결하기 전의 상태를 도시하는 단면도이다. 본 실시예는 캐비티(12)를 감압하는 감압 기구를 설치한 것이다.
본 실시예에서는, 도 8에 도시하는 바와 같이, 하형(7)에 감압 펌프(도시하지 않음)에 접속되어 있는 배기용 관로(23)가 설치되며, 기판(1), 각 중간형(8A, 9A) 및 수지 필름(10)으로 둘러싸인 영역은 폐공간(24)을 구성한다.
본 실시예에 관련되는 수지 밀봉 장치는 다음과 같이 동작한다. 우선, 도 3a에서 중간형(8A, 9A)을 이동시키기 전에, 반도체 칩(2)의 뒷면과 각 중간형(8A, 9A)의 상면에 수지 필름(10)을 접촉시킨다. 다음에, 배기용 관로(23)를 통해서 폐공간(24)을 감압한다. 다음에, 중간형(8A, 9A)을 이동시키고, 도 3c에 도시된 캐비티(12)를 형성하여, 이하, 도 4a 내지 4c에 도시된 동작과 동일하게 동작한다.
이것에 의하면, 미리 감압된 캐비티(12)에 대해, 낮은 압력으로 용융 수지를 주입하게 된다. 따라서, 저점도의 용융 수지를 사용하는 것이 가능해지기 때문에, 기판(1)과 반도체 칩(2)과의 갭이 작으며, 또한, 범프(3) 수가 많은 경우라도, 플립 칩 방식의 반도체 칩(2)의 언더 필을 확실하게 행할 수 있다. 더불어, 밀봉 수지에서, 보이드 발생을 억제할 수 있다.
(제 6 실시예)
본 발명의 제 6 실시예에 관련되는 수지 밀봉 장치 및 수지 밀봉 방법을, 도 9 및 도 10을 참조하여 설명한다.
본 실시예의 수지 밀봉에서는, 도 9에 도시하는 바와 같이, 기판(1)의 둘레 가장자리부에 접하도록 중간형(8C, 9C)이 고정되며, 더욱이, 기판(1)이 설치되어 승강 가능한 가동 하형(25), 용융 수지(도시하지 않음)를 가압하여 캐비티(12)에 주입하는 플런저(26), 캐비티(12) 내를 외기로부터 차단하기 위한 실 블록(27), 중간형(9C)과 실 블록(27) 사이에 설치된 실 부재(28)가 설치되어 있다.
도 9에 도시하는 수지 밀봉 장치는, 다음과 같이 하여 동작한다. 우선, 기판(1)이 설치된 가동 하형(25)이 상승하며, 중간형(8C, 9C)의 하면에 대해 기판(1)의 상면을 맞힌다. 다음에, 캐비티(12)를 감압한 후에 실 블록(27)을 하강시키며, 더욱이, 칩용 금형(18)과 상형(6)을 순차 하강시킨다. 이로써, 도 9의 앞과 속 사이에서 장설된 수지 필름(10)이 경사부(20, 21)에 의해 신장되기 때문에, 수지 필름(10)의 주름을 방지할 수 있다.
다음에, 기판(1)과 중간형(8C, 9C)과 수지 필름(10)에 의해 형성된 캐비티(12)에 플런저(26)에 의해 용융 수지를 주입시킨 후에, 이것을 경화시켜 밀봉 수지를 형성한다. 다음에, 가동 하형(25)을 하강시켜, 중간형(8C, 9C)으로부터 밀봉 수지를 떼어놓은 후에, 전자 부품을 추출한다.
본 실시예의 수지 밀봉 장치는 그 전체 구성으로서, 도 10에 도시하는 바와 같이, 수지 필름(10)을 공급하여, 중간형(8C)과 반도체 칩(2) 상에 장설하는 필름 장설 기구(29)와, 가동 하형(25)을 승강시키는 승강 기구(30)와, 가동 하형(25)을 수평 방향으로 이동시켜 전자 부품을 추출하는 반출 기구(31)와, 기판(1)을 가동 하형(25)에 공급되며, 전자 부품을 트래이에 반송하는 로더/언로더(32)를 구비한다.
이상 설명한 바와 같이, 본 실시예에 의하면, 트랜스퍼 성형에 의해 용융 수지를 가압하여 캐비티(12)에 주입시키기 때문에, 단시간에 수지 밀봉을 행할 수 있다.
또한, 기판(1)과 반도체 칩(2)과의 갭에 용융 수지를 확실하게 주입시키기 위해 저점도 수지를 사용하는 경우에서도, 상형(6)과 중간형(8C, 9C)과의 갭으로의 용융 수지 진입을 방지할 수 있다.
또한, 염가인 고형 수지 태블릿을 가열 용융시켜 사용하기 때문에, 재료 보관이나 취급이 간편해져, 공정의 점도 관리가 용이해지며, 재료비를 저감할 수 있다.
또한, 캐비티(12)를 구성하는 영역에서, 수지 필름(10)의 주름을 방지할 수 있기 때문에, 전자 부품의 외관 불량을 줄일 수 있다.
또한, 캐비티(12)를 감압함으로써, 낮은 압력으로 용융 수지를 주입할 수 있기 때문에, 플립 칩 방식의 반도체 칩(2)의 언더 필을 확실하게 행할 수 있다. 더불어, 밀봉 수지에서, 보이드 발생을 억제할 수 있다.
또한, 여기까지의 각 실시예의 설명에서는, 1장의 기판에 1개의 반도체 칩이 장착되는 예를 설명했지만, 1장의 기판에 복수 개의 반도체 칩이 장착되며, 수지 밀봉 후에 기판을 분할하여 복수의 전자 부품을 형성하는 경우에서도, 동일하게 본 발명을 적용할 수 있다.
또한, 1개의 플런저에 대해 1개의 캐비티를 설치한 경우에 대해서 설명했지만, 이에 한하지 않고, 1개의 플런저에 대해 복수 개의 캐비티를 설치해도 된다.
(제 7 실시예)
다음에, 본 발명의 제 7 실시예에 대해서, 도 11 내지 도 14를 참조하여 설명한다.
본 실시예에서는, 도 11 내지 도 14에 도시하는 바와 같이, 금형 캐비티(118)부에 유체 압력을 공급되며, 캐비티(118) 내에 끼워 삽입 세팅한 반도체 칩(117) 중 적어도 부재 설치면(A)에 분리형 필름(111)을 통해서 유체 압력을 가함으로써, 분리형 필름(111)을 반도체 칩(117)의 부재 설치면(A)에 가압 상태에서 밀착 접촉시키는 반도체 칩(117) 표면으로의 분리형 필름의 밀착 접촉 공정을 행한다.
그리고, 이 분리형 필름 밀착 접촉 공정 후에 금형 캐비티(118) 내에 밀봉용 수지 재료를 가압 주입하여 반도체 칩(117)의 적어도 부재 설치면(A)을 제외하는 표면 및, 반도체 칩(117)과 기판(115)과의 갭에 용융 수지 재료(R)를 주입 충전시키는 수지 주입 공정을 행한다.
이로써, 플립 칩의 반도체 칩(117)과 기판(115)과의 갭에 수지를 효율 좋게 주입 충전하는 것이 가능해지기 때문에, 그 생산성을 향상시킬 수 있을 뿐만 아니라, 반도체 칩(117)과 기판(115)과의 갭에 용융 수지 재료(R)를 주입 충전시킬 때에, 그 주입 수지의 일부가 반도체 칩(117)의 방열판 등의 부재 설치면(A)에 부착하는 것을 효율 좋게 방지할 수 있다.
도 11에는, 플립 칩의 수지 주입 성형에 사용되는 금형(110)과, 형 개방한 금형 사이에 공급한 분리형 필름(111)과 수지 주입 성형 전의 플립 칩(112)을 개략적으로 도시하고 있다.
또한, 수지 주입용 금형은 고정 상형(113)과, 고정 상형(113)에 대향 배치된 가동 하형(114)으로 구성되어 있으며, 가동 하형(114)은 적당한 상하 구동 기구(도시하지 않음)를 통해서 상하 이동하도록 설치되어 있다.
또한, 하형(114)의 형 면에는 플립 칩(112)의 기판(115)을 끼워서 설치 세팅하기 위한 세팅부(세팅용 오목 부분)(116)가 설치되고, 상형(113)의 형 면에는 플립 칩(112)의 기판(115)에 장착된 반도체 칩(117)을 끼워서 설치하여 세팅하기 위한 캐비티(118)와, 캐비티(118) 내에 밀봉용 용융 수지 재료를 가압 주입하기 위한 게이트(119)가 설치되어 있다.
또한, 게이트(119)는 용융 수지 재료(R)를 이송하기 위한 수지 통로와 연통 접속되고, 수지 통로는 상하 두 형(113, 114)의 형 체결 시에 있어서 수지 재료 공급용 포트 측과 연통 접속되어 있으며, 또한, 포트에 끼워서 설치된 플런저의 가압력에 의해 포트부에서 가열 용융화된 수지 재료를 수지 통로 및 게이트(119)를 통해 캐비티(118) 내에 가압 주입할 수 있도록 구성되어 있다.
또한, 상형(113)의 캐비티(118)부에 연속하여 형성한 장착부(120)에는 소요되는 내열성 및 보형성을 구비한 통기 부재(121)가 장설되어 있으며, 더욱이, 이 장착부(120)와 장착부 내에 기체(122)를 압송하기 위한 기체 압송 기구(도시하지 않음) 측과는 적당한 기체 공급 통로(123)를 통해서 연통 접속되어 있다.
따라서, 이 기체 압송 기구를 작동함으로써, 기체(122)는 기체 공급 통로(123)를 통해 장착부(120) 내에 압송되고, 압송된 기체(122)는 통기 부재(121)를 통해 캐비티(118) 내에 즉시 압송 공급되도록 설치되어 있다.
또한, 통기 부재(121)는 장착부(12O)에 대해 착탈 가능하게 장설되어, 통기 부재(121)를 용이하게 교환할 수 있도록 구성되어 있다.
또한, 기체(122)로서는, 예를 들면, 공기나 질소 가스 그 밖의 적당한 기체를 사용할 수 있는 것이며, 또한, 통기 부재(121)로서는 예를 들면, 기체(122)를 통과시킬 수 있는 연속 기포 형상의 소재나 다수의 기체 통과용 관을 사용하는 구조 등을 채용할 수 있다.
또한, 분리형 필름(111)은, 성형 온도에로 가열된 상하 두 형의 형 면에 장설하여 사용하는 것이며, 따라서, 적어도 소요되는 내열성과 유연성 및 형 면으로부터의 용이한 박리성을 구비한 소재로 형성되어 있으며, 후술하는 바와 같이, 상하 두 형의 형 체결 시에서 접합하는 형의 형 면 형상을 따라 장설하는 것이 가능하고, 수지 주입 성형 후에서는 장설된 형 면으로부터 용이하게 박리하는 것이 가능하다.
또한, 도시하지 않지만, 분리형 필름(111)은 공지하는 공급 롤 및 권취 롤에 의해 상하 두 형(113, 114) 사이에 가설되어 있으며, 또한, 적당한 공급 추출 기구를 통해서, 후술하는 플립 칩의 수지 주입 성형 공정 이전에는 상하 두 형 사이의 소정 위치로 자동적으로 공급되며, 또한, 수지 주입 성형 공정 후에는 상하 두 형의 외부로 자동적으로 권취 이송되도록 설치되어 있다.
또한, 플립 칩(112)의 기판(115)과 반도체 칩(117)과는 범프(124)를 통해서 전기적으로 접속되어 있으며, 따라서, 기판(115)과 반도체 칩(117) 사이에는 협소한 갭(125)이 구성되어 있다.
또한, 도시하지 않지만, 플립 칩(112)은 공지하는 공급 추출 기구를 통해서, 후술하는 플립 칩의 수지 주입 성형 공정 전에는 하형(114)의 세팅부(116)에 자동적으로 공급되며, 또한, 수지 주입 성형 공정 후에는 세팅부(116)로부터 추출되어 상하 두 형 외부로 자동적으로 반송되도록 설치되어 있다.
이하, 상하 두 형(113, 114)을 사용하여 플립 칩(112)의 수지 주입 성형을 행할 경우에 대해서 설명한다.
우선, 적당한 가열 수단에 의해 상하 두 형(113, 114)을 수지 성형 온도로 가열된 상태로 한다. 다음에, 상하 구동 기구를 통해서, 하형(114)을 하동시켜 상형(113)과 이반시킨다(도 11 참조). 다음에, 플립 칩의 공급 기구를 통해서, 플립 칩(112)의 기판(115)을 하형(114)의 세팅부(116)에 끼워서 설치한다. 이 플립 칩을 공급하는 공정과 함께, 혹은 이와는 다른 때에, 포트 내에 수지 재료를 공급한다. 또한, 플립 칩의 공급 공정 또는 수지 재료의 공급 공정과 함께, 혹은 이들 공정과는 다른 때에, 분리형 필름의 공급 추출 기구를 통해서, 공급 롤에 권취 장치된 분리형 필름(111)을 상하 두 형 사이의 소정 위치로 공급한다.
다음에, 상하 구동 기구를 통해서, 하형(114)을 상동하여 상형(113)과 접합시키는 상하 두 형의 형 체결 공정을 행한다(도 12 참조). 이 때, 분리형 필름(111)은 그 유연성에 의해 플립 칩(112)의 기판(115) 및 반도체 칩(117)의 표면에 접합한 상태에서 피복되며, 상형(113)의 형면 형상을 따라 장설되게 된다. 또한, 분리형 필름(111)으로서 피복된 반도체 칩(117) 부분은 상형(113)의 캐비티(118) 내에 끼워 삽입하게 된다. 따라서, 이 상하 두 형의 형 체결 공정 시에서는 플립 칩(112)의 기판(115) 및 반도체 칩(117)의 표면에 분리형 필름(111)을 피복한 상태에서, 반도체 칩(117)을 상형(113)의 캐비티(118) 내에 끼워 삽입하여 세팅하는 플립 칩의 금형 세팅 공정을 행할 수 있다.
다음에, 기체 압송 기구를 작동하여, 기체(122)를 상형(113)의 기체 공급 통로(123)를 통해 장착부(120) 내에 압송하며, 이것을 통기 부재(121)를 통해 캐비티(118) 내에 압송한다. 이로써, 기체(122)에 의한 유체 압력이 분리형 필름(111)을 통해서 반도체 칩(117)의 적어도 방열판 등의 부재 설치면(A)[도면 예에서는 반도체 칩(117)의 상면부를 말하며, 도 11에 부호(A)로 나타내는 범위]에 가해지며, 분리형 필름(111)이 반도체 칩(117)의 부재 설치면(A)에 가압 상태에서 밀착 접촉된다.
다음에, 플런저에 의한 가압력에 의해, 포트부에서 가열 용융화된 수지 재료를 그 수지 통로 및 게이트(119)를 통해 캐비티(118) 내에 가압 상태에서 주입한다. 이 때, 반도체 칩(117) 중 적어도 부재 설치면(A)에는 분리형 필름(111)이 가압 상태에서 밀착 접촉된 상태에 있기 때문에, 캐비티(118) 내에 주입된 수지 재료는 캐비티(118) 내에 끼워서 설치된 반도체 칩(117)의 적어도 부재 설치면(A)을 제외하는 표면과 반도체 칩(117)과 기판(115)과의 갭(125) 내에 주입 충전되게 된다.
다음에, 상하 구동 기구를 통해서, 하형(114)을 다시 하강시켜 상형(113)과 이반시키는 상하 두 형(113, 114)의 형 개방 공정을 행한다. 또한, 이 때, 상형(113)의 형 면에는 분리형 필름(111)이 장설되어 있기 때문에, 수지 주입 성형된 플립 칩(112)은 상형(113)의 캐비티(118) 내로부터 용이하게 이형되게 되지만, 이 플립 칩(112)의 이형 작용을 보조할 목적으로서, 상하 두 형의 형 개방 공정 시에서 기체 압송 기구를 작동시켜 캐비티(118) 내에 기체(122)를 압송 공급하는 것이 가능하다.
다음에, 분리형 필름의 공급 추출 기구를 통해서 수지 주입 성형 공정 후의 분리형 필름(111)을 권취 롤에 권취함으로써, 수지 주입 성형 공정 후의 분리형 필름을 상하 두 형 외부로 이송하는 분리형 필름의 권취 이송 공정을 행하고, 플립 칩(112)의 공급 추출 기구를 통해서 수지 주입 성형 공정 후의 플립 칩(112)을 하형(114)의 세팅부(116)로부터 추출 또한 이것을 상하 두 형 외부로 반송하는 플립 칩의 추출 반송 공정을 행한다.
하형(114)의 세팅부(116)로부터 추출된 플립 칩(112)에는 도 13에 도시하는 바와 같이, 그 반도체 칩(117)의 적어도 부재 설치면(A)을 제외하는 표면과 반도체 칩(117)과 기판(115)과의 갭(125) 내에 경화 수지(126)가 일체로 부착 성형되게 되고, 또한, 수지 통로 및 게이트(119)의 부위와 대응하는 기판(115)의 표면(상면) 부위에는 경화 수지의 잔재(127)가 부착 일체화되게 된다. 또한, 경화 수지의 잔재(127)는 제품으로서는 불필요하기 때문에, 기판(115)으로부터 적당히 분리 배제되는 것이다.
따라서, 이러한 일련의 공정을 행함으로써, 플립 칩(112)의 반도체 칩(117)과 기판(115)과의 갭(125)에 수지를 효율 좋게 주입 충전시키는 것이 가능해진다. 그 결과, 생산성을 현저하게 향상시킬 수 있을 뿐만 아니라, 갭(125)에 수지를 주입 충전시킬 때에, 그 주입 수지 일부가 반도체 칩(117)의 방열판 등의 부재 설치면(A)에 부착하는 것을 효율 좋게 방지할 수 있기 때문에, 후 공정이 되는 부재 설치면(A)으로의 방열판 등의 접착 공정을 효율 좋게 또한 확실하게 행할 수 있다.
또한, 반도체 칩(117)의 표면으로의 분리형 필름 밀착 접촉 공정에 사용되는 유체로서는, 반도체 칩(117)의 표면에 분리형 필름(111)을 통해서 유체 압력을 가함으로써, 분리형 필름(111)을 반도체 칩(117)의 적어도 부재 설치면(A)에 가압 상태에서 밀착 접촉시킬 수 있는 작용, 기능을 발휘할 수 있는 것이면 된다.
또한, 반도체 칩(117) 표면으로의 분리형 필름 밀착 접촉 공정에 사용되는 유체 압력으로서, 수지 성형 압력을 이용하는 것을 생각할 수 있다.
예를 들면, 상형(113)의 캐비티(118)부에 연속하여 형성한 장착부(120)를 소요 두께의 수지 성형체를 성형하기 위한 캐비티로서 사용하며, 또한, 장착부(120)로의 기체 압송 기구 및 기체 공급 통로(23) 대신, 이것을 수지 재료의 가열 용융 기구와 그 용융 수지 재료의 공급 통로로서 사용하면 되며, 또한, 이 때, 통기 부재(121)는 불필요하다.
따라서, 이러한 구성에서, 상하 두 형의 형 체결 시에, 장착부(120)를 대신하는 캐비티 내에 용융 수지 재료를 가압 주입하여 캐비티로써 소요 두께의 수지 성형체를 성형하는 공정을 행함으로써, 반도체 칩(117)의 표면(A)에는 분리형 필름(111)을 통해서 캐비티 내에 가압 주입한 용융 수지 재료에 대한 소요되는 수지 성형 압력이 가해지게 되기 때문에, 그 결과, 반도체 칩(117) 표면으로의 분리형 필름 밀착 접촉 공정을 행할 수 있다. 이 때문에, 이 상태에서, 캐비티(118) 내에 수지 재료를 가압 주입하여, 반도체 칩(117)의 적어도 부재 설치면(A)을 제외하는 표면과 반도체 칩(117)과 기판(115)과의 갭(125)에 수지 재료를 주입 충전시키는 수지 주입 공정을 행하면 된다.
또한, 장착부(120)를 대신하는 캐비티 내에서 성형된 경화 수지는 각 성형 사이클마다 적당히 추출하면 된다.
또한, 각 실시예에 있어서, 반도체 칩 표면(A)으로의 분리형 필름 밀착 접촉 공정의 유체 압력을 수지 주입 공정 시의 수지 주입 압력에 대응하여 조정 가능해지도록 설정하도록 해도 된다.
예를 들면, 수지 주입 공정 시의 수지의 주입 압력 변경에 대응하여, 분리형 필름 밀착 접촉 공정의 유체 압력을 적당히 또한 자동적으로 변경할 수 있도록 해도 된다.
또한, 각 실시예에 있어서, 반도체 칩 표면(A)으로의 분리형 필름 밀착 접촉 공정의 유체 압력을 수지 주입 공정 시의 수지 주입 압력보다도 낮아지도록 설정함으로써, 분리형 필름 밀착 접촉 공정을 보다 확실하게 행하도록 해도 된다.
또한, 각 실시예에 있어서의 수지 주입 공정 시에서는 상하 두 형의 형 면에 분리형 필름(111)을 장설하며, 캐비티(118)(수지 충전부) 내와 외부가 차폐되는 상태가 되어 공기의 내외 유통 작용이 곤란해지기 때문에, 상하 두 형의 형 체결 시에서 캐비티(118)(수지 충전부) 내에 공기나 수지 재료의 가열 용융화 시에 발생한 연소 가스류가 잔류하기 쉬워진다. 그리고, 이에 기인하여, 수지 성형 후에서 플립 칩(112)의 갭(125) 내에 수지 미충전 상태가 발생하며, 혹은 기포를 형성하는 등의 문제를 생각할 수 있다.
이러한 문제점을 미연에 해소하기 위해서는 예를 들면, 수지 주입 공정 시에서, 적어도 캐비티(118)부를 포함하는 수지 충전부 내의 진공 인출을 행하는 진공 인출 공정을 행하면 된다.
따라서, 이 경우는, 적어도 캐비티(118)(수지 충전부)부는 감압되어 공기 등이 외부로 배출된 상태가 되기 때문에, 플립 칩(112)의 갭(125) 내에 대한 수지의 주입 충전 작용을 효율 좋게 또한 확실하게 행할 수 있고, 그러한 갭(125) 내의 수지 미충전 상태나 기포 형성을 미연에 또한 확실하게 방지할 수 있다라는 이점이 있다.
또한, 각 실시예에서는, 방열판 등의 부재 설치면(A)이 반도체 칩(117)의 상면부에 설정되는 것으로 하여 설명했지만, 이에 한정되는 것은 아니다.
더욱이, 반도체 칩 표면으로의 분리형 필름 밀착 접촉 공정에서는 유체 압력을 분리형 필름(111)을 통해서 부재 설치면(A)에 가해 가압하게 되지만, 이 유체 압력으로 가압하는 범위는 도 11에 도시한 것에 한정되지 않는다. 즉, 이 유체 압력이 가해지는 범위를, 예를 들면, 도 14에 부호(B)로 나타내는 바와 같이, 플립 칩(112)의 기판(115) 표면 부위로까지 확대하도록 설정해도 지장 없다.
이 경우는 유체 압력을 분리형 필름(111)을 통해서 기판(115)의 표면 부위로까지 확대할 수 있기 때문에, 캐비티(118) 내에 가압 주입된 수지 재료 일부가 캐비티(118)로부터도 외부로 유출하여 기판(115)의 표면 부위에 수지 바리를 형성하는 등의 폐해를 미연에 방지할 수 있다는 이점이 있다.
또한, 기체(122)는 상하 두 형의 형 체결 공정 시(도 12 참조)에서, 통기 부재(121)를 통해 캐비티(118)부에 압송 공급되게 된다. 이 기체(122)가 압송 공급되는 통기 부재(121)와 분리형 필름(111) 사이의 갭은 적어도 상하 두 형의 형 체결 공정 시에, 통기 부재(121)와 분리형 필름(111)이 접촉하지 않을 정도 이상의 갭으로서 설정되어 있으면 된다.

Claims (14)

  1. 기판(1)과 상기 기판에 장착된 반도체 칩(2)이 수지 밀봉된 전자 부품에 있어서,
    상기 기판의 한쪽의 면과 상기 반도체 칩의 주면에서 서로 대향하여 각각 설치되어 있는 전극끼리를 전기적으로 접속하는 범프(3)와,
    상기 기판의 한쪽의 면과 상기 반도체 칩의 주면 중 적어도 한 쪽에 설치되고, 상기 범프의 용융 온도에서도 연화하지 않는 물질로 이루어지며, 상기 범프의 높이 이하의 돌출 치수를 갖는 돌출부(22)와,
    상기 기판과 상기 반도체 칩 사이의 공간과, 상기 반도체 칩의 측면을 덮는 밀봉 수지를 구비하고,
    상기 반도체 칩에서 상기 주면에 대향하는 뒷면이 상기 밀봉 수지로부터 노출되어 있고, 또한, 상기 밀봉 수지는 금형이 형 체결(型締)됨으로써 상기 반도체 칩을 포함하도록 설치된 캐비티에 주입된 용융 수지가 경화하여 형성되는 것을 특징으로 하는 전자 부품
  2. 기판(1)에 장착된 반도체 칩(2)을 수지 밀봉하여 전자 부품(5)을 형성하는 전자 부품의 수지 밀봉 방법에 있어서,
    주금형(6, 7, 19, 25) 및 상기 주금형에 대해 상대적으로 개폐 가능한 상태에서 배치되는 중간형(8A, 8B, 8C, 9A, 9B, 9C)을 포함하는 수지 밀봉용 분할 금형을 준비하는 공정과,
    상기 분할 금형의 어느 한 주금형(7, 25)의 소정 위치(11)에 상기 반도체 칩이 장착된 상기 기판을 세팅하는 공정과,
    상기 반도체 칩이 세팅된 상기 주금형과 상기 중간형을 폐쇄하며, 또한, 상기 중간형과 상기 주금형에 세팅된 상기 기판 주변부를 접합하는 제 1 형 체결 공정과,
    상기 제 1 형 체결 공정 후에, 상기 기판의 상기 반도체 칩의 뒷면 측 및 상기 중간형의 표면 측에 분리형 필름(10)을 장설하는 공정과,
    상기 필름의 장설 공정 후에, 상기 분리형 필름을 통해서, 다른 상기 주금형과 상기 중간형을 폐쇄하는 제 2 형 체결 공정과,
    상기 분리형 필름을 상기 기판에 있어서의 상기 반도체 칩의 뒷면에 밀착 접촉하여 가압하는 공정과,
    상기 제 2 형 체결 공정 시 및 상기 분리형 필름 가압 공정 시의 상태에서, 상기 기판, 상기 중간형 및 상기 분리형 필름에 의해 구성되는 캐비티(12) 내에 밀봉용 용융 수지를 주입하며, 또한, 상기 주입 수지를 경화시켜 상기 기판(1)에 장착된 반도체 칩(2)을 수지 밀봉하는 공정과,
    상기 수지 밀봉 공정 후에, 상기 분할 금형을 개방하는 개방 공정과,
    상기 반도체 칩의 뒷면 측 및 상기 중간형의 표면 측에 장설된 상기 분리형 필름을 박리하는 공정을 포함하는, 전자 부품의 수지 밀봉 방법.
  3. 제 2 항에 있어서, 상기 제 2 형 체결 공정과 상기 분리형 필름(10)을 상기 기판(1)에 있어서의 상기 반도체 칩(2)의 뒷면에 밀착 접촉 상태에서 가압하는 공정을 별개로 독립하여 행하는, 전자 부품의 수지 밀봉 방법.
  4. 제 2 항에 있어서,
    상기 중간형(8B, 8C, 9B, 9C)과 상기 다른 주금형(6, 19)과의 폐쇄면에 소요되는 요철면(20, 21)을 형성함으로써, 상기 두 형을 폐쇄할 때에, 적어도 상기 기판(1)에 있어서의 상기 반도체 칩(2)의 뒷면(방열면) 측에 장설되는 상기 분리형 필름(10)의 주름을 제거하는 공정을 행하는, 전자 부품의 수지 밀봉 방법.
  5. 제 2 항에 있어서,
    상기 반도체 칩(2)의 수지 밀봉 공정을 행하기 전에, 적어도 상기 캐비티(12) 내를 감압하는 공정을 더 포함하는, 전자 부품의 수지 밀봉 방법.
  6. 기판(1)에 장착된 반도체 칩(2)을 수지 밀봉하여 전자 부품(5)을 형성하는 전자 부품의 수지 밀봉 장치에 있어서,
    주금형(6, 7, 19, 25) 및 상기 주금형에 대해 상대적으로 개폐 가능한 상태에서 배치되는 중간형(8A, 8B, 8C, 9A, 9B, 9C)을 포함하는 수지 밀봉용 분할 금형과,
    상기 분할 금형의 어느 한 주금형(7, 25)의 소정 위치에 상기 반도체 칩(2)이 장착된 상기 기판(1)을 공급 세팅하는 기판의 공급 세팅 기구(31)와,
    상기 반도체 칩(2)이 세팅된 상기 주금형과 상기 중간형을 폐쇄하며, 또한, 상기 중간형과 상기 주금형에 세팅된 상기 기판(1)의 주변부를 접합하는 제 1 형 체결 기구와,
    상기 주금형의 소정 위치에 세팅된 상기 기판(1)의 상기 반도체 칩(2)의 뒷면 측 및 상기 중간형의 표면 측에 분리형 필름(10)을 장설하는 분리형 필름 장설 기구(29)와,
    상기 분리형 필름을 통해서, 다른 상기 주금형과 상기 중간형을 폐쇄하는 제 2 형 체결 기구와,
    상기 제 1 및 제 2 형 체결 기구에 의한 상기 분할 금형의 형 체결 시에, 상기 기판(1)과 상기 중간형 및 상기 분리형 필름에 의해 구성되는 캐비티(12) 내에 밀봉용 용융 수지를 주입하며, 또한, 상기 주입 수지를 경화시켜 상기 기판(1)에 장착된 반도체 칩(2)을 수지 밀봉 성형하는 수지 밀봉 기구와,
    상기 분할 금형의 형 개방 시에, 상기 주금형의 소정 위치로부터 수지 밀봉 성형 후의 제품을 외부로 반출하는 기판의 반출 기구(31)를 구비하는, 전자 부품의 수지 밀봉 장치.
  7. 제 6 항에 있어서,
    상기 분리형 필름(10)을 상기 기판(1)에 있어서의 상기 반도체 칩(2)의 뒷면에 밀착 접촉 상태에서 가압하는 칩용 금형(18)을 더 구비하는, 전자 부품의 수지 밀봉 장치.
  8. 제 6 항에 있어서,
    상기 중간형(8B, 8C, 9B, 9C)과 상기 다른 주금형(6, 19)과의 폐쇄면에 소요되는 요철면(20, 21)을 포함하는 적어도 상기 기판(1)에 있어서의 상기 반도체 칩(2)의 뒷면 측에 장설되는 상기 분리형 필름(10)의 주름 제거부가 더 구비되어 있는, 전자 부품의 수지 밀봉 장치.
  9. 제 6 항에 있어서,
    적어도 상기 캐비티(12) 내를 감압하는 감압 기구를 더 구비하는, 전자 부품의 수지 밀봉 장치.
  10. 반도체 칩(117)과 기판(115)을 범프(124)를 통해서 접속한 플립 칩(112)을 수지 주입용 금형(113, 114)의 소정 위치(116)에 세팅하여, 상기 플립 칩에 있어서의 상기 반도체 칩과 상기 기판과의 갭에 수지를 주입하는 플립 칩의 수지 주입 방법에 있어서,
    상기 플립 칩에 있어서의 상기 기판 및 상기 반도체 칩 표면에 분리형 필름을 피복한 상태에서 상기 반도체 칩을 상기 금형에 설치한 캐비티(118) 내에 끼워 삽입하여 세팅하는 금형 세팅 공정과,
    상기 금형이 대향하는 형 면을 폐쇄하는 형 체결 공정과,
    상기 금형 캐비티에 유체 압력을 공급하여, 상기 캐비티 내에 세팅한 상기 반도체 칩 중 적어도 부재 설치면(A)에 분리형 필름(111)을 통해서 상기 유체 압력을 가함으로써, 상기 분리형 필름을 상기 반도체 칩에 있어서의 상기 부재 설치면에 가압하여 밀착 접촉시키는 분리형 필름 밀착 접촉 공정과,
    상기 분리형 필름 밀착 접촉 공정 후에, 상기 금형 캐비티 내에 밀봉용 수지 재료(R)를 가압 주입하여, 상기 반도체 칩 중 적어도 상기 부재 설치면을 제외하는 표면과, 상기 반도체 칩 및 상기 기판과의 갭에, 상기 수지를 주입 충전시키는 수지 주입 공정을 포함하는, 플립 칩의 수지 주입 방법.
  11. 제 10 항에 있어서,
    상기 반도체 칩 표면으로의 분리형 필름 밀착 접촉 공정에 사용되는 유체가 기체(122)이며, 상기 반도체 칩(117)의 표면에 상기 분리형 필름(111)을 통해서 상기 기체 압력을 가함으로써, 상기 분리형 필름을 상기 반도체 칩에 있어서의 적어도 부재 설치면(A)에 가압 상태에서 밀착 접촉시키는, 플립 칩의 수지 주입 방법.
  12. 제 10 항에 있어서,
    상기 반도체 칩 표면으로의 분리형 필름 밀착 접촉 공정에 있어서의 유체 압력이 수지 성형 압력이며, 상기 반도체 칩(117)의 표면에 상기 분리형 필름(111)을 통해서 상기 수지 성형 압력을 가함으로써, 상기 분리형 필름(111)을 상기 반도체 칩(117)에 있어서의 적어도 부재 설치면(A)에 가압 상태에서 밀착 접촉시키는, 플립 칩의 수지 주입 방법.
  13. 제 10 항에 있어서,
    상기 칩 표면으로의 분리형 필름 밀착 접촉 공정에 있어서의 유체 압력을, 상기 수지 주입 공정 시의 수지 주입 압력에 대응하여 조정 가능해지도록 설정하는, 플립 칩의 수지 주입 방법.
  14. 제 10 항에 있어서,
    상기 수지 주입 공정 시에서, 적어도 금형 캐비티(118)를 포함하는 수지 충전부 내의 진공 인출을 행하는 진공 인출 공정을 포함하는, 플립 칩의 수지 주입 방법.
KR10-2001-0006082A 2000-02-10 2001-02-08 전자 부품, 전자 부품의 수지 밀봉 방법 및 장치 KR100419356B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000034248A JP3423912B2 (ja) 2000-02-10 2000-02-10 電子部品、電子部品の樹脂封止方法、及び樹脂封止装置
JP2000-034248 2000-02-10

Publications (2)

Publication Number Publication Date
KR20010087175A KR20010087175A (ko) 2001-09-15
KR100419356B1 true KR100419356B1 (ko) 2004-02-19

Family

ID=18558621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0006082A KR100419356B1 (ko) 2000-02-10 2001-02-08 전자 부품, 전자 부품의 수지 밀봉 방법 및 장치

Country Status (5)

Country Link
EP (1) EP1126516A3 (ko)
JP (1) JP3423912B2 (ko)
KR (1) KR100419356B1 (ko)
MY (1) MY117484A (ko)
SG (1) SG142109A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100822944B1 (ko) * 2005-10-13 2008-04-17 토와 가부시기가이샤 전자부품의 수지 밀봉 성형 방법
KR100844668B1 (ko) 2004-02-13 2008-07-07 토와 가부시기가이샤 전자 부품의 수지 밀봉 방법 및 그것에 이용되는 금형
KR20180123969A (ko) * 2017-05-10 2018-11-20 토와 가부시기가이샤 수지 성형용 성형형, 수지 성형 장치, 수지 성형용 성형형 조정 방법, 및 수지 성형품 제조 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231740A (ja) * 2001-01-30 2002-08-16 Towa Corp 樹脂封止装置の型開閉機構
TW536768B (en) * 2001-08-03 2003-06-11 Matsushita Electric Ind Co Ltd Method for fabricating semiconductor-mounting body and apparatus for fabricating semiconductor-mounting body
JP3666462B2 (ja) 2002-03-11 2005-06-29 セイコーエプソン株式会社 半導体装置の製造方法
TWI327756B (en) 2002-11-29 2010-07-21 Apic Yamada Corp Resin molding machine
JP4052939B2 (ja) * 2002-12-17 2008-02-27 Ｔｏｗａ株式会社 電子部品の樹脂封止成形方法及び装置
NL1022323C2 (nl) * 2003-01-08 2004-07-09 Fico Bv Inrichting en werkwijze voor het met omhulmateriaal omhullen van een op een drager bevestigde elektronische component.
JP4508839B2 (ja) * 2004-11-12 2010-07-21 パナソニック株式会社 樹脂封止金型および樹脂封止装置
US8342837B2 (en) * 2006-09-19 2013-01-01 Dai-Ichi Seiko Co., Ltd. Resin sealing apparatus
JP4551931B2 (ja) * 2008-01-08 2010-09-29 住友重機械工業株式会社 樹脂封止方法
JP5185069B2 (ja) * 2008-10-31 2013-04-17 アピックヤマダ株式会社 トランスファモールド金型およびトランスファモールド装置とこれを用いた樹脂成形方法
JP5786918B2 (ja) * 2013-10-23 2015-09-30 第一精工株式会社 樹脂封止金型およびこれを用いた樹脂封止装置、樹脂封止方法
CN114986928B (zh) * 2022-07-29 2022-10-04 山东圣大管材有限公司 一种用于波纹管加工的多段式快速成型装置
CN116598214B (zh) * 2023-05-13 2024-03-19 江苏爱矽半导体科技有限公司 一种功率半导体器件封装结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0178626B1 (ko) * 1995-12-06 1999-03-20 황인길 반도체 패키지의 제조방법 및 그 구조

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02109358A (ja) * 1988-10-19 1990-04-23 Hitachi Ltd 半導体の実装構造体
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5633535A (en) * 1995-01-27 1997-05-27 Chao; Clinton C. Spacing control in electronic device assemblies
JP3263288B2 (ja) * 1995-09-13 2002-03-04 株式会社東芝 半導体装置
JPH10189630A (ja) * 1996-12-25 1998-07-21 Towa Kk 電子部品の樹脂封止成形方法
JPH10189653A (ja) * 1996-12-26 1998-07-21 Toshiba Corp 半導体素子およびこの半導体素子を有する回路モジュール
JP3017470B2 (ja) * 1997-07-11 2000-03-06 アピックヤマダ株式会社 樹脂モールド方法及び樹脂モールド装置
JP3017485B2 (ja) * 1998-01-23 2000-03-06 アピックヤマダ株式会社 半導体装置の樹脂封止方法及び樹脂封止装置
JP2000036507A (ja) * 1998-07-17 2000-02-02 Towa Corp フリップチップにおける樹脂の注入方法及び樹脂注入用金型

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0178626B1 (ko) * 1995-12-06 1999-03-20 황인길 반도체 패키지의 제조방법 및 그 구조

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100844668B1 (ko) 2004-02-13 2008-07-07 토와 가부시기가이샤 전자 부품의 수지 밀봉 방법 및 그것에 이용되는 금형
US7618573B2 (en) 2004-02-13 2009-11-17 Towa Corporation Resin sealing method for electronic part and mold used for the method
KR100822944B1 (ko) * 2005-10-13 2008-04-17 토와 가부시기가이샤 전자부품의 수지 밀봉 성형 방법
KR20180123969A (ko) * 2017-05-10 2018-11-20 토와 가부시기가이샤 수지 성형용 성형형, 수지 성형 장치, 수지 성형용 성형형 조정 방법, 및 수지 성형품 제조 방법
KR102157601B1 (ko) * 2017-05-10 2020-09-18 토와 가부시기가이샤 수지 성형용 성형형, 수지 성형 장치, 수지 성형용 성형형 조정 방법, 및 수지 성형품 제조 방법

Also Published As

Publication number Publication date
SG142109A1 (en) 2008-05-28
EP1126516A2 (en) 2001-08-22
EP1126516A3 (en) 2004-11-10
JP2001223230A (ja) 2001-08-17
MY117484A (en) 2004-07-31
JP3423912B2 (ja) 2003-07-07
KR20010087175A (ko) 2001-09-15

Similar Documents

Publication Publication Date Title
KR100419356B1 (ko) 전자 부품, 전자 부품의 수지 밀봉 방법 및 장치
TWI645520B (zh) 樹脂密封裝置以及樹脂密封方法
JP4519398B2 (ja) 樹脂封止方法及び半導体装置の製造方法
US6746895B2 (en) Method for encapsulating a multi-chip substrate array
US6438826B2 (en) Electronic component, method of sealing electronic component with resin, and apparatus therefor
KR102119992B1 (ko) 수지 밀봉 장치 및 수지 밀봉 방법
CN107424939B (zh) 压缩成形装置、树脂封装品制造装置、压缩成形方法以及树脂封装品的制造方法
US6630374B2 (en) Resin sealing method and resin sealing apparatus
JP4336502B2 (ja) 電子部品の樹脂封止成形方法及び装置
KR100392264B1 (ko) 반도체집적회로장치의제조방법
CN112677422B (zh) 树脂成形品的制造方法及树脂成形装置
US20050106786A1 (en) Method of manufacturing a semiconductor device
WO2008041431A1 (fr) Procédé de moulage d'un joint en résine, et appareil de moulage d'un joint en resine pour utilisation dans le procédé
JP4020533B2 (ja) 樹脂封止装置及び樹脂封止方法
JP3581816B2 (ja) フリップチップの樹脂注入方法
KR102205385B1 (ko) 수지 성형 장치, 이형 필름의 박리 방법 및 수지 성형품의 제조 방법
JP2000286279A (ja) 樹脂封止装置及び封止方法
JPH0510361Y2 (ko)
JP3477488B2 (ja) 樹脂封止方法及び樹脂封止装置
JP2003100785A (ja) 樹脂封止装置及び樹脂封止方法
JP2003011187A (ja) 樹脂封止装置及び樹脂封止方法
JP2003045905A (ja) 樹脂封止方法及び樹脂封止装置
JPH07283256A (ja) 半導体部品の樹脂封止方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190116

Year of fee payment: 16