JPH02109358A - 半導体の実装構造体 - Google Patents
半導体の実装構造体Info
- Publication number
- JPH02109358A JPH02109358A JP26151388A JP26151388A JPH02109358A JP H02109358 A JPH02109358 A JP H02109358A JP 26151388 A JP26151388 A JP 26151388A JP 26151388 A JP26151388 A JP 26151388A JP H02109358 A JPH02109358 A JP H02109358A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- board
- semiconductor
- parts
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000010276 construction Methods 0.000 title abstract 3
- 229910000679 solder Inorganic materials 0.000 claims abstract description 54
- 239000010409 thin film Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 22
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000007789 sealing Methods 0.000 abstract description 10
- 239000000969 carrier Substances 0.000 abstract description 4
- 239000011347 resin Substances 0.000 abstract description 3
- 229920005989 resin Polymers 0.000 abstract description 3
- 230000008018 melting Effects 0.000 description 13
- 238000002844 melting Methods 0.000 description 13
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、モジュール基板上にチップキャリアを介して
素子を塔載する構造の次期大型計算機に係り、特に、は
んだバンプの耐圧縮変形およびチップキャリアの傾きを
制御できる突起部と基板凹部構造との組合せをもつ高信
頼性実装構造に関する。
素子を塔載する構造の次期大型計算機に係り、特に、は
んだバンプの耐圧縮変形およびチップキャリアの傾きを
制御できる突起部と基板凹部構造との組合せをもつ高信
頼性実装構造に関する。
従来の装置は、特開昭５８−７３１２７号に記載のよう
に、はんだ接続用バンプを形成済みのＳｉウェハ（−半
導体素子単位が多数個からなる）の−半導体素子の中央
に、バンプ融点より高融点の制御用合金を形成し、溶融
させて基板制御用メタライズに接続し、中央の制御用合
金の表面張力で半導体素子を持ち上げた構造となってい
た。しかし、この方式では半導体素子の中央部に制御用
合金バンプを形成するので、半導体素子を持ち上げる、
すなわち、全体のはんだ接続バンプを表面張力で持ち上
げるには、かなりの体積、すなわち、接合部を必要とす
るため、高密度実装構造としての考慮がなかった。また
、制御用合金バンプの融点が接続バンプのそれよりも高
いので、半導体素子の脱接続をする場合に、他素子の多
数個のはんだ接続バンプが必ず再溶融することになり、
従って。
に、はんだ接続用バンプを形成済みのＳｉウェハ（−半
導体素子単位が多数個からなる）の−半導体素子の中央
に、バンプ融点より高融点の制御用合金を形成し、溶融
させて基板制御用メタライズに接続し、中央の制御用合
金の表面張力で半導体素子を持ち上げた構造となってい
た。しかし、この方式では半導体素子の中央部に制御用
合金バンプを形成するので、半導体素子を持ち上げる、
すなわち、全体のはんだ接続バンプを表面張力で持ち上
げるには、かなりの体積、すなわち、接合部を必要とす
るため、高密度実装構造としての考慮がなかった。また
、制御用合金バンプの融点が接続バンプのそれよりも高
いので、半導体素子の脱接続をする場合に、他素子の多
数個のはんだ接続バンプが必ず再溶融することになり、
従って。
接続部の位置ずれや傾きの発生による実装への不具合や
、さらにはメタライズのはんだ中への溶解が激しく接続
の信頼性を著しく低下させるなどの点についての考慮が
されていなかった。
、さらにはメタライズのはんだ中への溶解が激しく接続
の信頼性を著しく低下させるなどの点についての考慮が
されていなかった。
上記従来技術は、半導体素子の接続はんだバンプ形成部
の中央に大面積をもつ制御用合金バンプを形成させるこ
とは高密度実装方向に対しては逆向しており、さらに半
導体素子の脱接続時に高融点組成の制御用合金バンプを
再溶融させることは、他の半導体素子部会てのはんだバ
ンプまでが溶融することになり、素子の位置ずれや傾き
による不具合の発生、さらには、メタライズが激しくは
んだ中に溶解して接続信頼性の低下をまねくばかりでな
く、半導体素子の発熱を冷却する構造体が、素子の−Ｌ
部に塔載された場合にはけんだバンプが圧縮変形され、
隣接バンプ間で短絡したりするなどの問題があった。
の中央に大面積をもつ制御用合金バンプを形成させるこ
とは高密度実装方向に対しては逆向しており、さらに半
導体素子の脱接続時に高融点組成の制御用合金バンプを
再溶融させることは、他の半導体素子部会てのはんだバ
ンプまでが溶融することになり、素子の位置ずれや傾き
による不具合の発生、さらには、メタライズが激しくは
んだ中に溶解して接続信頼性の低下をまねくばかりでな
く、半導体素子の発熱を冷却する構造体が、素子の−Ｌ
部に塔載された場合にはけんだバンプが圧縮変形され、
隣接バンプ間で短絡したりするなどの問題があった。
本発明の目的は、高密度実装性をそこなうことなく、同
一基板上に塔載した半導体素子の実装部の基板側はんだ
バンプへかかる圧縮変形負荷を抑制し、実装部の傾きを
制御し、実装部の脱接続が容易である半導体装構造を提
供することにある。
一基板上に塔載した半導体素子の実装部の基板側はんだ
バンプへかかる圧縮変形負荷を抑制し、実装部の傾きを
制御し、実装部の脱接続が容易である半導体装構造を提
供することにある。
上記目的は、多層モジュール基板上に塔載したＬＳＩ素
子実装部のキャリア基板の四隅に、多層モジュール基板
との間隙をｆｌＡ御する薄膜層の積層からなる突起部を
設け、多層モジュール基板側の主はんだバンプ接続面を
凹成となる構造とし、突起部が凹成以外の平面と接する
ようにすることにより達成される。
子実装部のキャリア基板の四隅に、多層モジュール基板
との間隙をｆｌＡ御する薄膜層の積層からなる突起部を
設け、多層モジュール基板側の主はんだバンプ接続面を
凹成となる構造とし、突起部が凹成以外の平面と接する
ようにすることにより達成される。
多層モジュール基板の凹成部以外の平面部に接するＬＳ
Ｉ素子実装部のキャリア基板に設けられた薄膜積層構造
からなる突起は、キャリア基板の四隅に設けられており
、多層モジュール基板に対してキャリア基板は常の平行
面を保持している。
Ｉ素子実装部のキャリア基板に設けられた薄膜積層構造
からなる突起は、キャリア基板の四隅に設けられており
、多層モジュール基板に対してキャリア基板は常の平行
面を保持している。
それによって、多層モジュール基板上のＬＳＩ素子実装
部を脱接続する場合、他の実装部が上部からの負荷を受
けたとしてもはんだバンプ接続部がひずむことなく初期
の接続状態を保持することができ、また、突起部がキャ
リア基板の最外周の四隅にあるので、はんだバンプが再
溶融されてもキャリア基板の傾きを発生することがない
。
部を脱接続する場合、他の実装部が上部からの負荷を受
けたとしてもはんだバンプ接続部がひずむことなく初期
の接続状態を保持することができ、また、突起部がキャ
リア基板の最外周の四隅にあるので、はんだバンプが再
溶融されてもキャリア基板の傾きを発生することがない
。
さらに、実装構造部が稼動時の熱膨張変形の発生、すな
わち、キャリア基板やモジュール基板の膨張係数の違い
による熱ひずみが生じたとしても。
わち、キャリア基板やモジュール基板の膨張係数の違い
による熱ひずみが生じたとしても。
キャリア基板の突起部が多層モジュール基板に接続して
いないので横方向への移動がスムーズであり、はんだバ
ンプへの悪影響がない。
いないので横方向への移動がスムーズであり、はんだバ
ンプへの悪影響がない。
以下５本発明の一実施例を第１図ないし第３図により説
明する。
明する。
第１図は本発明における半導体装構造の断面で、第２図
は実装構造体部の拡大断面（ａ）とチップキャリアのモ
ジュール個平面（ｂ）＆ｘびに多層モジュール基板接続
面の見地外Ｉｔ （ｃ）からなる。
は実装構造体部の拡大断面（ａ）とチップキャリアのモ
ジュール個平面（ｂ）＆ｘびに多層モジュール基板接続
面の見地外Ｉｔ （ｃ）からなる。
第１図で裏面側に電力供給ピン５ｂを具備した多層モジ
ュール基板Ｓ上に、半導体素子からの発生熱を放散伝達
する放熱体７を背面につけ、脱接続を有効にするチップ
キャリア２とＣＣＢはんだ３に接続された半導体素子１
との間隙を樹脂４で封着し、予め、ひずみ抑制突起２ａ
を形成させた後、主接続はんだバンプ６を形成させてか
ら多層モジュール基板５のパッドに位置合せし、加熱溶
融させて接続する。この場合の多層モジュール基板のパ
ッド部は、凹成部となるように、予め、バット部周辺以
外を薄膜基板で構成し、キャリアの突起のみが薄膜基板
上に接するようにしておいて接続する。さらに、半導体
素子等の発熱を冷却し、かつ素子特性を保護して信頼性
を向上するために、素子塔載全域部をハウジング８（例
えば、ＣｕＭＯ材あるいはＡＱＮ材）で該多層モジュー
ル基板５に封止はんだ９で封止する。
ュール基板Ｓ上に、半導体素子からの発生熱を放散伝達
する放熱体７を背面につけ、脱接続を有効にするチップ
キャリア２とＣＣＢはんだ３に接続された半導体素子１
との間隙を樹脂４で封着し、予め、ひずみ抑制突起２ａ
を形成させた後、主接続はんだバンプ６を形成させてか
ら多層モジュール基板５のパッドに位置合せし、加熱溶
融させて接続する。この場合の多層モジュール基板のパ
ッド部は、凹成部となるように、予め、バット部周辺以
外を薄膜基板で構成し、キャリアの突起のみが薄膜基板
上に接するようにしておいて接続する。さらに、半導体
素子等の発熱を冷却し、かつ素子特性を保護して信頼性
を向上するために、素子塔載全域部をハウジング８（例
えば、ＣｕＭＯ材あるいはＡＱＮ材）で該多層モジュー
ル基板５に封止はんだ９で封止する。
この実装構造体（ａ）では、チップキャリア２と半導体
素子１の接続は、Ｐｂ−２％Ｓｎの高融点ＣＣＢはんだ
３で、多層モジュール基板への塔載は、主接続はんだバ
ンプ６、例えば、５ｎ−３，５％Ａｇ の共晶点はんだ
（融点：２２１℃）あるいは５ｎ−５％ｓｂはんだ（融
点＝２４２℃）を用い。
素子１の接続は、Ｐｂ−２％Ｓｎの高融点ＣＣＢはんだ
３で、多層モジュール基板への塔載は、主接続はんだバ
ンプ６、例えば、５ｎ−３，５％Ａｇ の共晶点はんだ
（融点：２２１℃）あるいは５ｎ−５％ｓｂはんだ（融
点＝２４２℃）を用い。
素子接続はんだよりも融点の低い、つまりは、Ｑ度的に
階層性をもたして接続した。従って、ハウジングの基板
に封止するはんだ材９は塔載部を再溶融するような影響
を与えないための、少なくとも５ｎ−３，５Ａｇ はん
だの融点（２２１℃）よりも低いはんだで封止する必要
がある。そこで、本発明では、Ｓ ｎ −４０％ｐｂは
んだ（融点：液相１９１℃、同相１８３℃）で封止した
。
階層性をもたして接続した。従って、ハウジングの基板
に封止するはんだ材９は塔載部を再溶融するような影響
を与えないための、少なくとも５ｎ−３，５Ａｇ はん
だの融点（２２１℃）よりも低いはんだで封止する必要
がある。そこで、本発明では、Ｓ ｎ −４０％ｐｂは
んだ（融点：液相１９１℃、同相１８３℃）で封止した
。
５ｎ−４０％Ｐｂはんだによる封止では、多層モジュー
ル基板や冷却ハウジング構造体などの熱容量が大きいこ
とから、封圧部のみの局所加熱によるはんだ封止はむず
かしく、従って、全体的に予備加熱をしてから本加熱を
する工法によるはんだ溶融・凝固の封止しかない。この
ため、本加熱（封止はんだ付温度２１．０±５℃）によ
って、主接続はんだ、例えば、Ｓ ｎ −３，５％Ａｇ
共晶点はんだ（融点：２２１℃）はその温度で軟化状
態に陥いる。つまり、軟化で変形しやすくなる。このた
め、第３図の右側二個の塔載マイクロチップキャリア実
装形態に示すように、はんだバンプが軟化し、上記塔載
の放熱体の荷重等によってさらに押しつぶされ、隣接間
はんだバンプ同士が短絡（中央図）したり、また、軟化
によってチップキャリアが傾いてしまい、放熱体の本来
の機能を低下する状態を導くことになる。これらの現象
は。
ル基板や冷却ハウジング構造体などの熱容量が大きいこ
とから、封圧部のみの局所加熱によるはんだ封止はむず
かしく、従って、全体的に予備加熱をしてから本加熱を
する工法によるはんだ溶融・凝固の封止しかない。この
ため、本加熱（封止はんだ付温度２１．０±５℃）によ
って、主接続はんだ、例えば、Ｓ ｎ −３，５％Ａｇ
共晶点はんだ（融点：２２１℃）はその温度で軟化状
態に陥いる。つまり、軟化で変形しやすくなる。このた
め、第３図の右側二個の塔載マイクロチップキャリア実
装形態に示すように、はんだバンプが軟化し、上記塔載
の放熱体の荷重等によってさらに押しつぶされ、隣接間
はんだバンプ同士が短絡（中央図）したり、また、軟化
によってチップキャリアが傾いてしまい、放熱体の本来
の機能を低下する状態を導くことになる。これらの現象
は。
はんだ封止時に発生するばかりでなく、第３図の左側の
チップキャリアを多層モジュール基板から着脱する場合
にも発生しつるもので、このような現象を呈した接続部
の信頼性はすこぶる悪い状況にある。
チップキャリアを多層モジュール基板から着脱する場合
にも発生しつるもので、このような現象を呈した接続部
の信頼性はすこぶる悪い状況にある。
第２図の（ａ）は、前述したようなはんだバンプの軟化
による問題を未然に防ぐため、予めマイクロチップキャ
リア２の最外周コーナ部４箇所（ｂ）に薄膜積層１例え
ばＣｒ、Ｃｕ、Ｎｉ。
による問題を未然に防ぐため、予めマイクロチップキャ
リア２の最外周コーナ部４箇所（ｂ）に薄膜積層１例え
ばＣｒ、Ｃｕ、Ｎｉ。
Ｐｔ、Ｔｉ、Ａｇ、Ａｕ等の一種類、あるいは、複数の
元素の積層体からなる同一高さの突起２ａを設ける。こ
の突起は、金属元素の蒸着方法等によれば、高精度で形
成できるものである。その後に主はんだバンプを形成す
る。
元素の積層体からなる同一高さの突起２ａを設ける。こ
の突起は、金属元素の蒸着方法等によれば、高精度で形
成できるものである。その後に主はんだバンプを形成す
る。
一方、多層モジュール基板５側は、（ｃ）に示すように
、主はんだバンプ接続面、すなわち、多数個の接続パッ
ド５ｄがある部分を除いて周辺が高い面となるよう薄膜
樹脂層例えば、ポリイミド材などによる薄膜基板５Ｇを
接続させる。すなわち、主はんだバンプ接続面５ａを凹
部とする。この場合、チップキャリアの突起部が対応位
置２ｂに来るような薄膜基板構造を配置して接着させる
。
、主はんだバンプ接続面、すなわち、多数個の接続パッ
ド５ｄがある部分を除いて周辺が高い面となるよう薄膜
樹脂層例えば、ポリイミド材などによる薄膜基板５Ｇを
接続させる。すなわち、主はんだバンプ接続面５ａを凹
部とする。この場合、チップキャリアの突起部が対応位
置２ｂに来るような薄膜基板構造を配置して接着させる
。
チップキャリア２の一面上に、ひずみ抑制突起２ａと主
接続はんだバンプ６を形成させた半導体素子実装部を、
凹部をもつ多層モジュール基板５の接続パッド部５ｄに
位置合せして加熱溶融させ接続（第１図）する。
接続はんだバンプ６を形成させた半導体素子実装部を、
凹部をもつ多層モジュール基板５の接続パッド部５ｄに
位置合せして加熱溶融させ接続（第１図）する。
このような実装構造を形成させる方法により、チップキ
ャリアの脱接続時の主接続はんだバンプのひずみを抑制
するばかりでなく封止プロセス条件に温度階層的余裕を
もたせることができ、従って、高信頼性の半導体装構造
となった。
ャリアの脱接続時の主接続はんだバンプのひずみを抑制
するばかりでなく封止プロセス条件に温度階層的余裕を
もたせることができ、従って、高信頼性の半導体装構造
となった。
本発明によれば、高密度半導体はんだバンプ実装部の圧
縮変形を抑制できるので、実装部の脱接続が容易にでき
、かつ、封止部の開封にも十分に対応できる。
縮変形を抑制できるので、実装部の脱接続が容易にでき
、かつ、封止部の開封にも十分に対応できる。
第１図は本発明の一実施例のはんだバンプひすみ抑制突
起と凹構造多層モジュール基板の半週休実装構造体の断
面図、第２図（ａ）はチップキャリア実装部の拡大断面
図、（ｂ）は多層モジュール基板に面するチップキャリ
アの平面図、（Ｑ）はチップキャリアが塔載される多層
モジュール基板の平面図、第３図は従来方法の構造によ
るはんだバンプの圧縮変形状態の説明図である。 １・・・半導体素子、２・・・チップキャリア、２ａ・
・突起、３・・・ＣＣＢはんだバンプ、５・・多層モジ
ュール基板、５ａ・・・凹成部、５ｃ・・・薄膜基板、
５ｄ・・・バンプ接続パッド、６・・・主接続バンプ、
７・・・放熱体、８・・・ハウジング、９・・封止はん
だ。 （Ｉｌ）
起と凹構造多層モジュール基板の半週休実装構造体の断
面図、第２図（ａ）はチップキャリア実装部の拡大断面
図、（ｂ）は多層モジュール基板に面するチップキャリ
アの平面図、（Ｑ）はチップキャリアが塔載される多層
モジュール基板の平面図、第３図は従来方法の構造によ
るはんだバンプの圧縮変形状態の説明図である。 １・・・半導体素子、２・・・チップキャリア、２ａ・
・突起、３・・・ＣＣＢはんだバンプ、５・・多層モジ
ュール基板、５ａ・・・凹成部、５ｃ・・・薄膜基板、
５ｄ・・・バンプ接続パッド、６・・・主接続バンプ、
７・・・放熱体、８・・・ハウジング、９・・封止はん
だ。 （Ｉｌ）
Claims (1)
- 【特許請求の範囲】 １、同一基板上に、マイクロチップキャリア構造体で多
数個の半導体素子を塔載した半導体実装構造において、 前記マイクロチップキャリアの基板側に面する接続端子
の最外周部に凸部を設け、主接続はんだバンプが接続さ
れるモジュール基板側のパターン部を凹面とした実装構
造を特徴とする半導体の実装構造体。 ２、特許請求の範囲第１項において、 前記マイクロチップキャリアの最外周部に設けられた前
記凸部が、平面対角的に三個以上の金属薄膜積層構造体
からなることを特徴とする半導体の実装構造体。 ３、特許請求の範囲第１項において、 前記マイクロチップキャリアの基板が主接続はんだバン
プで接続される前記モジュール基板側の前記パターン凹
部が、前記主はんだバンプの高さ寸法よりも小さいこと
を特徴とする半導体の実装構造体。 ４、特許請求の範囲第１項において、 前記マイクロチップキャリアの前記凸部の薄膜積層構造
が、Ｃｒ、Ｃｕ、Ｎｉ、Ｐｔ、Ｔｉ、Ａｇ、Ａｕ等の一
種類あるいは複数の元素の積層体からなることを特徴と
する半導体の実装構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26151388A JPH02109358A (ja) | 1988-10-19 | 1988-10-19 | 半導体の実装構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26151388A JPH02109358A (ja) | 1988-10-19 | 1988-10-19 | 半導体の実装構造体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02109358A true JPH02109358A (ja) | 1990-04-23 |
Family
ID=17362948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26151388A Pending JPH02109358A (ja) | 1988-10-19 | 1988-10-19 | 半導体の実装構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02109358A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0522563A3 (en) * | 1991-07-12 | 1994-06-08 | Sumitomo Electric Industries | Semiconductor chip module and method of manufacturing the same |
| US5490040A (en) * | 1993-12-22 | 1996-02-06 | International Business Machines Corporation | Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array |
| WO1998025298A1 (fr) * | 1996-12-04 | 1998-06-11 | Seiko Epson Corporation | Dispositif a semiconducteur, procede de fabrication dudit dispositif, plaquette de circuit et materiel electronique |
| EP1126516A3 (en) * | 2000-02-10 | 2004-11-10 | Towa Corporation | Electronic component, method of sealing electronic component with resin, and apparatus therefor |
| US7470979B2 (en) | 1996-12-04 | 2008-12-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
-
1988
- 1988-10-19 JP JP26151388A patent/JPH02109358A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0522563A3 (en) * | 1991-07-12 | 1994-06-08 | Sumitomo Electric Industries | Semiconductor chip module and method of manufacturing the same |
| US5525548A (en) * | 1991-07-12 | 1996-06-11 | Sumitomo Electric Industries, Ltd. | Process of fixing a heat sink to a semiconductor chip and package cap |
| US5490040A (en) * | 1993-12-22 | 1996-02-06 | International Business Machines Corporation | Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array |
| US7511362B2 (en) | 1996-12-04 | 2009-03-31 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US6255737B1 (en) | 1996-12-04 | 2001-07-03 | Seiko Epson Corporation | Semiconductor device and method of making the same, circuit board, and electronic instrument |
| US6608389B1 (en) | 1996-12-04 | 2003-08-19 | Seiko Epson Corporation | Semiconductor device with stress relieving layer comprising circuit board and electronic instrument |
| US7183189B2 (en) | 1996-12-04 | 2007-02-27 | Seiko Epson Corporation | Semiconductor device, circuit board, and electronic instrument |
| US7470979B2 (en) | 1996-12-04 | 2008-12-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| WO1998025298A1 (fr) * | 1996-12-04 | 1998-06-11 | Seiko Epson Corporation | Dispositif a semiconducteur, procede de fabrication dudit dispositif, plaquette de circuit et materiel electronique |
| US7521796B2 (en) | 1996-12-04 | 2009-04-21 | Seiko Epson Corporation | Method of making the semiconductor device, circuit board, and electronic instrument |
| US7842598B2 (en) | 1996-12-04 | 2010-11-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US7888260B2 (en) | 1996-12-04 | 2011-02-15 | Seiko Epson Corporation | Method of making electronic device |
| US8115284B2 (en) | 1996-12-04 | 2012-02-14 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board and electronic instrument |
| US8384213B2 (en) | 1996-12-04 | 2013-02-26 | Seiko Epson Corporation | Semiconductor device, circuit board, and electronic instrument |
| EP1126516A3 (en) * | 2000-02-10 | 2004-11-10 | Towa Corporation | Electronic component, method of sealing electronic component with resin, and apparatus therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100247716B1 (ko) | 구조가강화된볼그리드어레이반도체패키지및시스템 | |
| JP2999992B2 (ja) | 半導体基板用の多層ハンダ・シール・バンドおよびその方法 | |
| US4034468A (en) | Method for making conduction-cooled circuit package | |
| US6072240A (en) | Semiconductor chip package | |
| US5616520A (en) | Semiconductor integrated circuit device and fabrication method thereof | |
| US5981310A (en) | Multi-chip heat-sink cap assembly | |
| JP2518508B2 (ja) | 半導体装置 | |
| JP2570628B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JPH10308465A (ja) | 半導体基板用の鋳造金属シール | |
| JP2002289768A (ja) | 半導体装置およびその製法 | |
| JPH06268366A (ja) | マイクロコンタクト・スペーサ | |
| JP2001060645A (ja) | 半導体ダイスの基板への取付用介在物 | |
| JP3070579B2 (ja) | 半導体装置の実装構造および実装方法 | |
| KR20180035468A (ko) | 필름형 반도체 패키지 및 그 제조 방법 | |
| US5844319A (en) | Microelectronic assembly with collar surrounding integrated circuit component on a substrate | |
| JP2003347354A (ja) | 半導体装置の製造方法及び半導体装置及び半導体装置ユニット | |
| JPH02109358A (ja) | 半導体の実装構造体 | |
| JP2709711B2 (ja) | 半導体実装構造体 | |
| JP3269390B2 (ja) | 半導体装置 | |
| JPH09232376A (ja) | 突起電極を用いた表面実装構造及び中間基板 | |
| JPH0371649A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH03217024A (ja) | 半導体装置 | |
| CN113053852B (zh) | 半导体组体 | |
| JPH05235098A (ja) | フリップチップ実装方法 | |
| JPS6197953A (ja) | 集積回路部品パツケ−ジの伝導冷却構造 |