JP2709711B2 - 半導体実装構造体 - Google Patents
半導体実装構造体Info
- Publication number
- JP2709711B2 JP2709711B2 JP63022745A JP2274588A JP2709711B2 JP 2709711 B2 JP2709711 B2 JP 2709711B2 JP 63022745 A JP63022745 A JP 63022745A JP 2274588 A JP2274588 A JP 2274588A JP 2709711 B2 JP2709711 B2 JP 2709711B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- mounting structure
- bump
- melting point
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子をマイクロチツプキヤリアで多
層基板上に搭載した構造を有する次期大型計算機に係
り、特に多層基板側に面するマイクロチツプキヤリアパ
ツド部に圧縮変形に耐えうるはんだバンプを形成させた
高信頼性実装構造体に関する。
層基板上に搭載した構造を有する次期大型計算機に係
り、特に多層基板側に面するマイクロチツプキヤリアパ
ツド部に圧縮変形に耐えうるはんだバンプを形成させた
高信頼性実装構造体に関する。
従来の装置は、米国特許第4081825号明細書に記載の
ように、多層セラミツク板上に多数個の半導体素子を搭
載したマルチチツプモジユール構造であるが、半導体素
子の裏面と冷却水通路をもつハウジングとをはんだで接
着した水冷方式で、封止は金属ガスケツトを用いた機械
的圧着によるものである。しかし、圧着による封止時の
機械的な加圧力がハウジング内部のはんだ付部から半導
体素子及びはんだバンプへ負荷され、大幅な変形による
隣接はんだバンプ間の短絡又は配線パターンを破損させ
るという点についての配慮がされてなかつた。また多層
セラミツクス板上に半導体素子をはんだバンプで接続
後、該素子の上にはんだ箔や球状はんだを配置し、金属
ガスケツトによる封止完了後ハウジングと該素子をはん
だ付けさせた場合、該素子裏面のはんだが凝固の過程で
収縮するため先付けした該素子に引張力がかかり、この
ために素子及び多層セラミツクス板の配線パターンを断
線させることや、多数個の該素子を脱接続する場合に全
素子の裏面はんだを再溶融して離脱させたりまた溶融接
続させるなど、多数個の該素子に与える熱影響回数が多
く、該素子特性の劣化や素子メタライズの損傷につなが
るなどの面についての配慮がなかつた。
ように、多層セラミツク板上に多数個の半導体素子を搭
載したマルチチツプモジユール構造であるが、半導体素
子の裏面と冷却水通路をもつハウジングとをはんだで接
着した水冷方式で、封止は金属ガスケツトを用いた機械
的圧着によるものである。しかし、圧着による封止時の
機械的な加圧力がハウジング内部のはんだ付部から半導
体素子及びはんだバンプへ負荷され、大幅な変形による
隣接はんだバンプ間の短絡又は配線パターンを破損させ
るという点についての配慮がされてなかつた。また多層
セラミツクス板上に半導体素子をはんだバンプで接続
後、該素子の上にはんだ箔や球状はんだを配置し、金属
ガスケツトによる封止完了後ハウジングと該素子をはん
だ付けさせた場合、該素子裏面のはんだが凝固の過程で
収縮するため先付けした該素子に引張力がかかり、この
ために素子及び多層セラミツクス板の配線パターンを断
線させることや、多数個の該素子を脱接続する場合に全
素子の裏面はんだを再溶融して離脱させたりまた溶融接
続させるなど、多数個の該素子に与える熱影響回数が多
く、該素子特性の劣化や素子メタライズの損傷につなが
るなどの面についての配慮がなかつた。
また、特開昭56−78356号公報に記載のように、はん
だ接続用バンプを形成済みのSiウエハ（一半導体素子単
位が多数個からなる）の一半導体素子の中央に、該バン
プの融点より高融点の制御用合金を形成し溶融させて基
板制御用メタライズに接続し、中央の制御用合金の表面
張力で半導体素子を持ち上げた構造となつていた。しか
し、この方式では半導体素子中央部に制御用合金バンプ
を形成するので、半導体素子を持ち上げる、すなわち、
全体のはんだ接続バンプを表面張力て持ち上げるために
は、かなりの体積すなわち接合面が必要となるなど、高
密度実装構造としての配慮がなかつた。更に、制御用合
金バンプの融点が高いので、脱接続をする場合に他の多
数個のはんだ接続バンプが必ず再溶融することになり、
したがつて該接続部の位置ずれやメタライズのはんだ中
溶解が激しく接続信頼性を低下させるなどの点について
の配慮がされていなかつた。
だ接続用バンプを形成済みのSiウエハ（一半導体素子単
位が多数個からなる）の一半導体素子の中央に、該バン
プの融点より高融点の制御用合金を形成し溶融させて基
板制御用メタライズに接続し、中央の制御用合金の表面
張力で半導体素子を持ち上げた構造となつていた。しか
し、この方式では半導体素子中央部に制御用合金バンプ
を形成するので、半導体素子を持ち上げる、すなわち、
全体のはんだ接続バンプを表面張力て持ち上げるために
は、かなりの体積すなわち接合面が必要となるなど、高
密度実装構造としての配慮がなかつた。更に、制御用合
金バンプの融点が高いので、脱接続をする場合に他の多
数個のはんだ接続バンプが必ず再溶融することになり、
したがつて該接続部の位置ずれやメタライズのはんだ中
溶解が激しく接続信頼性を低下させるなどの点について
の配慮がされていなかつた。
上記従来技術は、機械的な圧着封止構造と半導体素子
が冷却ハウジング部にはんだ接続された構造であり、圧
着力による素子はんだバンプの短絡やはんだ接続時のは
んだ凝固による破損力の負荷による配線パターンの断
線、更に素子リペア時に繰返される熱影響による素子特
性の劣化や素子メタライズの損傷などの問題があつた。
また、半導体素子の接続はんだバンプ形成部の中央に大
面積を有する制御用合金バンプを形成させることは高密
度実装方向に対して逆行しており、更に脱接続時に高融
点組成の制御用合金バンプを再溶融させることは、他の
半導体素子部すべてのはんだバンプまでが溶融すること
になり、該素子の位置ずれやメタライズが激しく溶解し
て信頼性低下を招くばかりでなく、半導体素子の発熱を
冷却する構造体が該素子上部に搭載された場合には該は
んだバンプが圧縮変形され、隣接バンプ間で短絡したり
するなどの問題があつた。
が冷却ハウジング部にはんだ接続された構造であり、圧
着力による素子はんだバンプの短絡やはんだ接続時のは
んだ凝固による破損力の負荷による配線パターンの断
線、更に素子リペア時に繰返される熱影響による素子特
性の劣化や素子メタライズの損傷などの問題があつた。
また、半導体素子の接続はんだバンプ形成部の中央に大
面積を有する制御用合金バンプを形成させることは高密
度実装方向に対して逆行しており、更に脱接続時に高融
点組成の制御用合金バンプを再溶融させることは、他の
半導体素子部すべてのはんだバンプまでが溶融すること
になり、該素子の位置ずれやメタライズが激しく溶解し
て信頼性低下を招くばかりでなく、半導体素子の発熱を
冷却する構造体が該素子上部に搭載された場合には該は
んだバンプが圧縮変形され、隣接バンプ間で短絡したり
するなどの問題があつた。
本発明の目的は、高密度実装性を損わず、同一基板上
に搭載した半導体素子実装部の基板側はんだバンプへか
かる圧縮変形負荷を抑制し、該実装部の脱接続が容易で
ある高信頼性の半導体実装構造体を提供することにあ
る。
に搭載した半導体素子実装部の基板側はんだバンプへか
かる圧縮変形負荷を抑制し、該実装部の脱接続が容易で
ある高信頼性の半導体実装構造体を提供することにあ
る。
本発明を概説すれば、本発明は半導体実装構造体に関
する発明であつて、同一基板上に、マイクロチツプキヤ
リアを介して多数個の半導体素子を搭載した半導体実装
構造体において、該マイクロチツプキヤリアの基板側に
面する接続端子部に、主接続はんだバンプ組成の融点よ
りも高融点で軟化性の少ないはんだバンプを、該マイク
ロチツプキヤリアの最外周接続端子部に、圧縮変形抑制
用として３個以上形成させて、該基板には接続されてい
ないことを特徴とする。
する発明であつて、同一基板上に、マイクロチツプキヤ
リアを介して多数個の半導体素子を搭載した半導体実装
構造体において、該マイクロチツプキヤリアの基板側に
面する接続端子部に、主接続はんだバンプ組成の融点よ
りも高融点で軟化性の少ないはんだバンプを、該マイク
ロチツプキヤリアの最外周接続端子部に、圧縮変形抑制
用として３個以上形成させて、該基板には接続されてい
ないことを特徴とする。
本発明の他の発明も、他の半導体実装構造体に関する
発明であつて、同一基板上に、マイクロチツプキヤリア
を介して多数個の半導体素子、それら各半導体素子上に
放熱体を搭載した半導体実装構造体において、該マイク
ロチツプキヤリアの基板側に面する接続端子部に、主接
続はんだバンプ組成の融点よりも高融点で軟化性の少な
いはんだバンプを、該マイクロチツプキヤリアの最外周
接続端子部に、圧縮変形抑制用として３個以上形成させ
て、該基板には接続されていないことを特徴とする。
発明であつて、同一基板上に、マイクロチツプキヤリア
を介して多数個の半導体素子、それら各半導体素子上に
放熱体を搭載した半導体実装構造体において、該マイク
ロチツプキヤリアの基板側に面する接続端子部に、主接
続はんだバンプ組成の融点よりも高融点で軟化性の少な
いはんだバンプを、該マイクロチツプキヤリアの最外周
接続端子部に、圧縮変形抑制用として３個以上形成させ
て、該基板には接続されていないことを特徴とする。
前記目的は、同一基板上に、半導体素子をマイクロチ
ツプキヤリアではんだバンプ接続するマイクロチツプキ
ヤリア側の接続パツド部に、主接続はんだバンプ組成の
融点よりも高融点組成で軟化性が小さくかつ主接続はん
だバンプ径よりも小径の圧縮変形抑制用はんだバンプを
該基板と平行度を保つように該接続パツド部の最外周部
に３個以上形成させることにより達成される。
ツプキヤリアではんだバンプ接続するマイクロチツプキ
ヤリア側の接続パツド部に、主接続はんだバンプ組成の
融点よりも高融点組成で軟化性が小さくかつ主接続はん
だバンプ径よりも小径の圧縮変形抑制用はんだバンプを
該基板と平行度を保つように該接続パツド部の最外周部
に３個以上形成させることにより達成される。
同一基板上に、マイクロチツプキヤリア構造体で多数
個の半導体素子を搭載した半導体実装構造体において、
該構造体の基板側最外周部に設けられた該基板との平行
度を維持するための３個以上の高融点はんだバンプは、
該基板メタライズに接続されておらず、また隣接の構造
体の主接続はんだバンプを溶融させて脱接続する場合に
も溶けずバンプ形状を維持する。
個の半導体素子を搭載した半導体実装構造体において、
該構造体の基板側最外周部に設けられた該基板との平行
度を維持するための３個以上の高融点はんだバンプは、
該基板メタライズに接続されておらず、また隣接の構造
体の主接続はんだバンプを溶融させて脱接続する場合に
も溶けずバンプ形状を維持する。
それによつて、脱接続する構造体に隣接した構造体の
主接続はんだバンプが脱接続のための加熱で軟化した場
合、更に該構造体上に放熱体が搭載されていて圧縮負荷
がかかつていた場合でも、主接続はんだバンプは圧縮に
よつて変形して隣接はんだバンプ間で短絡することがな
く高信頼性構造を維持できる。また、該基板と冷却ハウ
ジングをはんだで封止する場合、該構造体の主接続はん
だバンプの溶融温度近傍まで加熱しても圧縮変形を抑制
するはんだバンプで維持できるので、封止はんだ材の選
定やはんだ封止条件の温度域に余裕をもたせることがで
き、全体構造としても高信頼性接続部を確保することが
できる。
主接続はんだバンプが脱接続のための加熱で軟化した場
合、更に該構造体上に放熱体が搭載されていて圧縮負荷
がかかつていた場合でも、主接続はんだバンプは圧縮に
よつて変形して隣接はんだバンプ間で短絡することがな
く高信頼性構造を維持できる。また、該基板と冷却ハウ
ジングをはんだで封止する場合、該構造体の主接続はん
だバンプの溶融温度近傍まで加熱しても圧縮変形を抑制
するはんだバンプで維持できるので、封止はんだ材の選
定やはんだ封止条件の温度域に余裕をもたせることがで
き、全体構造としても高信頼性接続部を確保することが
できる。
なお、本発明の実施態様としては、該３個以上のはん
だバンプが、その直径が該主接続はんだバンプよりも小
さいものであるのが好ましい。また、該３個以上のはん
だバンプは、該主接続はんだバンプが形成される同一基
板上で、該基板に接続されていないものであることが好
ましい。そして、該主接続はんだバンプの組成がSn−Pb
共晶系はんだ（融点183〜190℃）、又はSn−Ag共晶系は
んだ（融点221℃）とした場合に、該３個以上のはんだ
バンプの組成を、Sn−Sb系はんだ（融点242℃以上）と
したものであるのが好ましい。
だバンプが、その直径が該主接続はんだバンプよりも小
さいものであるのが好ましい。また、該３個以上のはん
だバンプは、該主接続はんだバンプが形成される同一基
板上で、該基板に接続されていないものであることが好
ましい。そして、該主接続はんだバンプの組成がSn−Pb
共晶系はんだ（融点183〜190℃）、又はSn−Ag共晶系は
んだ（融点221℃）とした場合に、該３個以上のはんだ
バンプの組成を、Sn−Sb系はんだ（融点242℃以上）と
したものであるのが好ましい。
また、該はんだバンプは、例えばメタルマスクに圧入
して溶融して供給することができる。
して溶融して供給することができる。
以下、本発明を実施例により更に具体的に説明する
が、本発明はこれら実施例に限定されない。
が、本発明はこれら実施例に限定されない。
なお、第１図〜第３図は、本発明の実施態様の説明図
であり、第４図は従来例の説明図である。
であり、第４図は従来例の説明図である。
実施例１ 第１−１図は本発明の一実施例のひずみ抑制バンプを
形成させた実装構造体の縦断面図、第１−２図はその部
分拡大断面図であり、符号は半導体素子、２はチツプキ
ヤリア、３はCCBはんだ、４は封止用樹脂、5bはひずみ
制御バンプ、6bは共晶はんだバンプ、７は多層モジユー
ル基板、８は入出力ピン、９は放熱体、10はハウジン
グ、11は封止はんだを意味する。
形成させた実装構造体の縦断面図、第１−２図はその部
分拡大断面図であり、符号は半導体素子、２はチツプキ
ヤリア、３はCCBはんだ、４は封止用樹脂、5bはひずみ
制御バンプ、6bは共晶はんだバンプ、７は多層モジユー
ル基板、８は入出力ピン、９は放熱体、10はハウジン
グ、11は封止はんだを意味する。
裏面側に入出力ピン８を具備した多層モジユール基板
７上に、素子の発熱を放散伝達する放熱体９を背面につ
け、脱接続を有効にするチツプキヤリア２とCCBはんだ
３で接続された半導体素子１を、あらかじめひずみ抑制
バンプ5bを形成させた後に主接続共晶はんだバンプ6bを
形成させてから該多層モジユール基板のパツドに位置合
せし加熱溶融させて接続する。更に、半導体素子等の発
熱を冷却しかつ該素子特性の保護及び信頼性向上のため
に、素子搭載全域部をハウジング10（例えばCuMo材ある
いはAlN材）で該多層モジユール基板７に封止はんだ11
で封止する。
７上に、素子の発熱を放散伝達する放熱体９を背面につ
け、脱接続を有効にするチツプキヤリア２とCCBはんだ
３で接続された半導体素子１を、あらかじめひずみ抑制
バンプ5bを形成させた後に主接続共晶はんだバンプ6bを
形成させてから該多層モジユール基板のパツドに位置合
せし加熱溶融させて接続する。更に、半導体素子等の発
熱を冷却しかつ該素子特性の保護及び信頼性向上のため
に、素子搭載全域部をハウジング10（例えばCuMo材ある
いはAlN材）で該多層モジユール基板７に封止はんだ11
で封止する。
この場合、チツプキヤリア２と半導体素子１の接続
は、Pb−２％SnのCCBはんだ３で、該多層モジユール基
板への搭載は、主接続共晶はんだバンプ6b例えばSn−40
％Pb共晶系はんだ（融点：液相190℃、固相183℃）ある
いはSn−3.5％Ag共晶点はんだ（融点:221℃）を用いて
接続するが、圧縮変形を抑制する、すなわちひずみ抑制
バンプ5bとしては、主接続共晶はんだバンプ6bの融点よ
りも高融点はんだ組成例えばSn−５％Sbはんだ（融点:2
42℃）を用いた。したがつて、ハウジングの該基板封止
はんだ11材としては、該搭載部を再溶融するようなダメ
ージを与えないため、少なくとも共晶系はんだの融点
（固相183℃）よりも低いはんだで封止する必要があ
る。そこで本発明では低温はんだ、例えばPb45％、Bi18
％、残Snからなるはんだ（融点：液相160℃、固相136
℃）で封止した。
は、Pb−２％SnのCCBはんだ３で、該多層モジユール基
板への搭載は、主接続共晶はんだバンプ6b例えばSn−40
％Pb共晶系はんだ（融点：液相190℃、固相183℃）ある
いはSn−3.5％Ag共晶点はんだ（融点:221℃）を用いて
接続するが、圧縮変形を抑制する、すなわちひずみ抑制
バンプ5bとしては、主接続共晶はんだバンプ6bの融点よ
りも高融点はんだ組成例えばSn−５％Sbはんだ（融点:2
42℃）を用いた。したがつて、ハウジングの該基板封止
はんだ11材としては、該搭載部を再溶融するようなダメ
ージを与えないため、少なくとも共晶系はんだの融点
（固相183℃）よりも低いはんだで封止する必要があ
る。そこで本発明では低温はんだ、例えばPb45％、Bi18
％、残Snからなるはんだ（融点：液相160℃、固相136
℃）で封止した。
低温はんだ材による封止では、該多層モジユール基板
や冷却ハウジングの熱容量が大きいことから、封止部の
みの局所加熱によるはんだ封止はむずかしく、したがつ
て全体的に予備加熱をしてから本加熱をする方法による
しかない。このため、本加熱（封止はんだ付温度175±
５℃）によつて、主接続はんだ、例えばSn−40％Pb共晶
系はんだはその温度で軟化傾向に進む。実際には、温度
176℃からひずみ量が急激に増す。このため第４図に示
す右側の搭載マイクロチツプキヤリアのはんだバンプの
ように隣接間で短絡することになる。第４図は従来方法
の構造によるはんだバンプの圧縮変形状態の説明図であ
り、符号6cは圧縮変形バンプである。この現象は、はん
だ封止時に発生するばかりでなく、第４図左側の搭載マ
イクロチツプキヤリアを該多層モジユール基板から着脱
する場合にも発生しうるもので、このような現象を呈し
た接続部の信頼性はすこぶる悪い状況にある。
や冷却ハウジングの熱容量が大きいことから、封止部の
みの局所加熱によるはんだ封止はむずかしく、したがつ
て全体的に予備加熱をしてから本加熱をする方法による
しかない。このため、本加熱（封止はんだ付温度175±
５℃）によつて、主接続はんだ、例えばSn−40％Pb共晶
系はんだはその温度で軟化傾向に進む。実際には、温度
176℃からひずみ量が急激に増す。このため第４図に示
す右側の搭載マイクロチツプキヤリアのはんだバンプの
ように隣接間で短絡することになる。第４図は従来方法
の構造によるはんだバンプの圧縮変形状態の説明図であ
り、符号6cは圧縮変形バンプである。この現象は、はん
だ封止時に発生するばかりでなく、第４図左側の搭載マ
イクロチツプキヤリアを該多層モジユール基板から着脱
する場合にも発生しうるもので、このような現象を呈し
た接続部の信頼性はすこぶる悪い状況にある。
第２−１図〜第２−３図及び第３−１図〜第３−３図
はマイクロチツプキヤリアの該多層基板側に面した接続
パツド部に、圧縮抑制はんだバンプと主接続はんだバン
プを形成させる断面構造の説明図であり、第２−４図及
び第３−４図は圧縮抑制はんだバンプの平面図である。
各図において符号2aは接続パツド、５は圧入はんだ、5a
は溶融はんだ、６は圧入共晶はんだ、6aは溶融共晶はん
だ、12ははんだボールキヤリア、13は段差付きはんだキ
ヤリアを意味する。
はマイクロチツプキヤリアの該多層基板側に面した接続
パツド部に、圧縮抑制はんだバンプと主接続はんだバン
プを形成させる断面構造の説明図であり、第２−４図及
び第３−４図は圧縮抑制はんだバンプの平面図である。
各図において符号2aは接続パツド、５は圧入はんだ、5a
は溶融はんだ、６は圧入共晶はんだ、6aは溶融共晶はん
だ、12ははんだボールキヤリア、13は段差付きはんだキ
ヤリアを意味する。
第２−１図は、あらかじめマイクロチツプキヤリア２
の接続パツド2aの再外周コーナ４箇所に相対させ、圧縮
変形を抑制するはんだバンプ例えばSn−５％Sb（融点24
0℃）を形成するために必要な量、例えばはんだボール
径φ250μｍの量が得られるように、該はんだと溶融反
応しないメタルマスク例えばステンレス鋼箔（厚さ250
μｍ）のスルーホール部に圧入したはんだボールキヤリ
ア12を、ロジン系フラツクスを塗布後、該接続パツドに
位置合せをして設置する。この場合、はんだボールキヤ
リア12のスルーホール内の圧入はんだ５の量は、該マイ
クロチツプキヤリア２の主接続はんだバンプ量より少な
くすること必要である。その理由としては、後工程で多
層モジユール基板に搭載する場合、該モジユール基板の
接続パツド部にもはんだがぬれて、供給はんだパンプ高
さよりも接続後の高さが小さくなるためである。
の接続パツド2aの再外周コーナ４箇所に相対させ、圧縮
変形を抑制するはんだバンプ例えばSn−５％Sb（融点24
0℃）を形成するために必要な量、例えばはんだボール
径φ250μｍの量が得られるように、該はんだと溶融反
応しないメタルマスク例えばステンレス鋼箔（厚さ250
μｍ）のスルーホール部に圧入したはんだボールキヤリ
ア12を、ロジン系フラツクスを塗布後、該接続パツドに
位置合せをして設置する。この場合、はんだボールキヤ
リア12のスルーホール内の圧入はんだ５の量は、該マイ
クロチツプキヤリア２の主接続はんだバンプ量より少な
くすること必要である。その理由としては、後工程で多
層モジユール基板に搭載する場合、該モジユール基板の
接続パツド部にもはんだがぬれて、供給はんだパンプ高
さよりも接続後の高さが小さくなるためである。
第２−２図は、該マイクロチツプキヤリア２に該はん
だボールキヤリア12を位置合せした状態で加熱し、圧入
はんだ５を溶融させている状態であるが、加熱溶融によ
つて圧入はんだ５は、溶融金属特有の表面張力ではんだ
ボールキヤリアの上面に球状化して浮上してくる。そし
て、第２−３図及び２−４図のように、該マイクロチツ
プキヤリア２の接続パツド2aに接触してはんだぬれを呈
しひずみ抑制バンプ5bが形成される。
だボールキヤリア12を位置合せした状態で加熱し、圧入
はんだ５を溶融させている状態であるが、加熱溶融によ
つて圧入はんだ５は、溶融金属特有の表面張力ではんだ
ボールキヤリアの上面に球状化して浮上してくる。そし
て、第２−３図及び２−４図のように、該マイクロチツ
プキヤリア２の接続パツド2aに接触してはんだぬれを呈
しひずみ抑制バンプ5bが形成される。
第３−１図で、該マイクロチツプキヤリアの中央パツ
ド部に主接続はんだバンプを形成させるため、既に接続
し洗浄されたひずみ抑制バンプ5bに接触しないように加
工された段差付きはんだボールキヤリア13にロジン系フ
ラツクスを塗布し、該パツドに相対させて位置決めす
る。
ド部に主接続はんだバンプを形成させるため、既に接続
し洗浄されたひずみ抑制バンプ5bに接触しないように加
工された段差付きはんだボールキヤリア13にロジン系フ
ラツクスを塗布し、該パツドに相対させて位置決めす
る。
この場合、段差付きはんだボールキヤリア13の圧入は
んだ６は、既形成はんだバンプ5bよりも低い融点のはん
だ組成、例えばSn−40％Pbはんだ（融点:183〜190℃）
６とし、その量前述した理由からひずみ抑制はんだバン
プ5bよりも多くする必要があり、本実施例ではφ300μ
ｍはんだボールを形成する量とした。
んだ６は、既形成はんだバンプ5bよりも低い融点のはん
だ組成、例えばSn−40％Pbはんだ（融点:183〜190℃）
６とし、その量前述した理由からひずみ抑制はんだバン
プ5bよりも多くする必要があり、本実施例ではφ300μ
ｍはんだボールを形成する量とした。
第３−２図は、ひずみ抑制バンプ5bを形成させた方法
と同様に加熱した状態であり、圧入したはんだ6aが球状
化し、第３−３図のように主接続はんだバンプ（共晶は
んだバンプ6b）を形成することができる。第３−４図は
第３−３図の平面図である。
と同様に加熱した状態であり、圧入したはんだ6aが球状
化し、第３−３図のように主接続はんだバンプ（共晶は
んだバンプ6b）を形成することができる。第３−４図は
第３−３図の平面図である。
第３−３図及び第３−４図のように、該チツプキヤリ
ア２の一面上に、ひずみ抑制バンプ5bと主接続共晶はん
だバンプ6bの２種類を形成させた半導体素子実装部を、
該多層モジユール基板７の接続パツド部に位置合せして
加熱溶融させ接続（第１図）する。
ア２の一面上に、ひずみ抑制バンプ5bと主接続共晶はん
だバンプ6bの２種類を形成させた半導体素子実装部を、
該多層モジユール基板７の接続パツド部に位置合せして
加熱溶融させ接続（第１図）する。
このような実装構造を形成させる方法により、脱接続
や封止等のプロセス条件に余裕をもたせることができし
たがつて高信頼性の半導体実装構造体となつた。
や封止等のプロセス条件に余裕をもたせることができし
たがつて高信頼性の半導体実装構造体となつた。
本発明によれば、高密度半導体はんだバンプ実装部の
圧縮変形を抑制できるので、該実装部の脱接続が容易に
できかつ封止部の開封にも十分に対応できる。したがつ
て、高信頼性の高密度半導体装置を製造できる効果があ
る。
圧縮変形を抑制できるので、該実装部の脱接続が容易に
できかつ封止部の開封にも十分に対応できる。したがつ
て、高信頼性の高密度半導体装置を製造できる効果があ
る。
第１−１図は本発明の構造体の一例の縦断面図、第１−
２図はその部分拡大断面図、第２−１図〜第２−３図及
び第３−１図〜第３−３図は本発明におけるバンプの形
成方法の説明図、第２−４図及び第３−４図は当該バン
プの平面図、第４図は従来例の説明図である。 1:半導体素子、2:チツプキヤリア、2a:接続パツド、3:C
CBはんだ、4:封止用樹脂、5:圧入はんだ、5a:溶融はん
だ、5b:ひずみ抑制バンプ、6:圧入共晶はんだ、6a:溶融
共晶はんだ、6b:共晶はんだバンプ、6c:圧縮変形バン
プ、7:多層モジユール基板、8:入出力ピン、9:放熱体、
10:ハウジング、11:封止はんだ、12:はんだボールキヤ
リア、13:段差付きはんだキヤリア
２図はその部分拡大断面図、第２−１図〜第２−３図及
び第３−１図〜第３−３図は本発明におけるバンプの形
成方法の説明図、第２−４図及び第３−４図は当該バン
プの平面図、第４図は従来例の説明図である。 1:半導体素子、2:チツプキヤリア、2a:接続パツド、3:C
CBはんだ、4:封止用樹脂、5:圧入はんだ、5a:溶融はん
だ、5b:ひずみ抑制バンプ、6:圧入共晶はんだ、6a:溶融
共晶はんだ、6b:共晶はんだバンプ、6c:圧縮変形バン
プ、7:多層モジユール基板、8:入出力ピン、9:放熱体、
10:ハウジング、11:封止はんだ、12:はんだボールキヤ
リア、13:段差付きはんだキヤリア
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 一二 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 小林 守 神奈川県秦野市堀山下１番地 株式会社 日立製作所神奈川工場内 (56)参考文献 特開 昭60−100443（ＪＰ，Ａ) 特開 昭61−183935（ＪＰ，Ａ) 特開 昭60−37137（ＪＰ，Ａ) 特開 昭61−128537（ＪＰ，Ａ)
Claims (3)
- 【請求項１】同一基板上に、マイクロチツプキヤリアを
介して多数個の半導体素子を搭載した半導体実装構造体
において、該マイクロチツプキヤリアの基板側に面する
接続端子部に、主接続はんだバンプ組成の融点よりも高
融点で軟化性の少ないはんだバンプを、該マイクロチツ
プキヤリアの最外周接続端子部に、圧縮抑制用として３
個以上形成させて、該基板には接続されていないことを
特徴とする半導体実装構造体。 - 【請求項２】同一基板上に、マイクロチツプキヤリアを
介して多数個の半導体素子、それら各半導体素子上に放
熱体を搭載した半導体実装構造体において、該マイクロ
チツプキヤリアの基板側に面する接続端子部に、主接続
はんだバンプ組成の融点よりも高融点で軟化性の少ない
はんだバンプを、該マイクロチツプキヤリアの最外周接
続端子部に、圧縮変形抑制用として３個以上形成させ
て、該基板には接続されていないことを特徴とする半導
体実装構造体。 - 【請求項３】請求項１又は２において、該はんだバンプ
はメタルマスクに圧入して溶融して供給したものである
ことを特徴とする半導体実装構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63022745A JP2709711B2 (ja) | 1988-02-04 | 1988-02-04 | 半導体実装構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63022745A JP2709711B2 (ja) | 1988-02-04 | 1988-02-04 | 半導体実装構造体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01199439A JPH01199439A (ja) | 1989-08-10 |
| JP2709711B2 true JP2709711B2 (ja) | 1998-02-04 |
Family
ID=12091236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63022745A Expired - Lifetime JP2709711B2 (ja) | 1988-02-04 | 1988-02-04 | 半導体実装構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2709711B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2591499B2 (ja) * | 1994-10-21 | 1997-03-19 | 日本電気株式会社 | 半導体装置 |
| FR2728392A1 (fr) * | 1994-12-16 | 1996-06-21 | Bull Sa | Procede et support de connexion d'un circuit integre a un autre support par l'intermediaire de boules |
| JP2806362B2 (ja) * | 1996-06-03 | 1998-09-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| TW423081B (en) * | 1998-01-19 | 2001-02-21 | Citizen Watch Co Ltd | Semiconductor package |
| JP2000091802A (ja) * | 1998-09-11 | 2000-03-31 | Matsushita Electric Ind Co Ltd | マイクロ波回路 |
| US6118177A (en) * | 1998-11-17 | 2000-09-12 | Lucent Technologies, Inc. | Heatspreader for a flip chip device, and method for connecting the heatspreader |
| US6680532B1 (en) * | 2002-10-07 | 2004-01-20 | Lsi Logic Corporation | Multi chip module |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6037137A (ja) * | 1983-08-10 | 1985-02-26 | Hitachi Ltd | 半導体チツプ実装体の製造方法 |
| JPS60100443A (ja) * | 1984-10-15 | 1985-06-04 | Hitachi Ltd | 半導体装置の実装構造 |
| JPS61183935A (ja) * | 1985-02-08 | 1986-08-16 | Fujitsu Ltd | 半導体チツプの装着方法 |
-
1988
- 1988-02-04 JP JP63022745A patent/JP2709711B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01199439A (ja) | 1989-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100555354B1 (ko) | 단일화된 칩을 기판 패키지에 연결하는 방법, 플립 칩 방법, 및 칩 상에 접촉점을 형성하는 방법 | |
| KR100294968B1 (ko) | 반도체기판용다층땜납밀봉밴드및그제조방법 | |
| KR100247716B1 (ko) | 구조가강화된볼그리드어레이반도체패키지및시스템 | |
| US6253986B1 (en) | Solder disc connection | |
| US6583515B1 (en) | Ball grid array package for enhanced stress tolerance | |
| US5982038A (en) | Cast metal seal for semiconductor substrates | |
| US5907187A (en) | Electronic component and electronic component connecting structure | |
| KR100264638B1 (ko) | 스트레스 경감을 위한 히트 싱크가 부착된 칼럼그리드 어레이 | |
| JP4105409B2 (ja) | マルチチップモジュールの製造方法 | |
| WO2002007219A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
| JP2001060645A (ja) | 半導体ダイスの基板への取付用介在物 | |
| JPH07170098A (ja) | 電子部品の実装構造および実装方法 | |
| US5844319A (en) | Microelectronic assembly with collar surrounding integrated circuit component on a substrate | |
| KR20080024217A (ko) | 무연 반도체 패키지 | |
| JP2709711B2 (ja) | 半導体実装構造体 | |
| JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
| JP2006339491A (ja) | 半導体パッケージと回路基板のリフローハンダ付け方法および半導体装置 | |
| JP2000124259A (ja) | Ｉｃチップ、半導体装置、及び、半導体装置の製造方法 | |
| US6404063B2 (en) | Die-to-insert permanent connection and method of forming | |
| JP3813767B2 (ja) | 樹脂製配線基板及びその製造方法 | |
| JPH02109358A (ja) | 半導体の実装構造体 | |
| KR20050033606A (ko) | 음의 부피 팽창특성을 갖는 무연 전기 접속기 | |
| JP2697098B2 (ja) | 部品の実装方法 | |
| JP2007317754A (ja) | 半導体装置 | |
| JPH05235098A (ja) | フリップチップ実装方法 |