KR20050033606A - 음의 부피 팽창특성을 갖는 무연 전기 접속기 - Google Patents

음의 부피 팽창특성을 갖는 무연 전기 접속기 Download PDF

Info

Publication number
KR20050033606A
KR20050033606A KR1020057000414A KR20057000414A KR20050033606A KR 20050033606 A KR20050033606 A KR 20050033606A KR 1020057000414 A KR1020057000414 A KR 1020057000414A KR 20057000414 A KR20057000414 A KR 20057000414A KR 20050033606 A KR20050033606 A KR 20050033606A
Authority
KR
South Korea
Prior art keywords
solder
electronic package
substrate
solder member
during
Prior art date
Application number
KR1020057000414A
Other languages
English (en)
Inventor
데이빗 브이. 카렛카
크리슈나 다브하
도날드 더블유. 핸더슨
로랜스 피. 리만
조지 에이치. 씨엘
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20050033606A publication Critical patent/KR20050033606A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C22C13/02—Alloys based on tin with antimony or bismuth as the next major constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/264—Bi as the principal constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C12/00—Alloys based on antimony or bismuth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 도체들간의 전기 접속기에 관한것으로, 보다 상세하게는 용융시에 음의 부피 팽창특성을 가지면서 무연(lead-free)인 솔더들을 이용한 전기 접속기에 관한 것이다. 특히 플립칩 실장기술에 있어서, 부피 수축특성을 갖는 금속과 합금한 솔더를 사용하여, 플립칩과 기판사이의 언더필에서 발생하는 디라미네이션을 감소시킴으로써, 소자와 기판사이의 물리적 결합 및/또는 전기 접속의 파손을 방지함에 의해 동작 수명을 개선한다.

Description

음의 부피 팽창특성을 갖는 무연 전기 접속기{Negative volume expansion lead-free electrical connection}
본 발명은 도체들간의 전기 접속기에 관한것으로, 보다 상세하게는 용융시에 음의 부피 팽창특성을 가지면서 무연(lead-free)인 재료로 구성된 전기 접속기에 관한 것이다.
솔더(solder)들은 전자 부품들과 전자 소자들간의 전기적 및 기계적 결합을 이루기 위해 통상적으로 사용되어 왔다. 주석과 납을 주성분으로 하는 솔더들이 이러한 목적을 위해 일반적으로 사용되어 왔다. 게다가, 납을 함유하지 않은 솔더, 소위 "무연 솔더(lead-free solder)" ―주석을 주성분으로 하고 은이나 구리와 같은 다른 금속들을 일반적으로 포함함― 들이 환경문제를 고려하여 사용되고 있는 중이다. 최근 몇 년간, 만족할 만한 솔더링 특성을 갖는 전기적 결합을 가진 솔더처리된 전자 조립품들이 상기 무연 솔더들을 사용하여 생산되어 왔다. 예를 들면, 1998년 3월 24일 IBM 사에 의해 출원된 미합중국 특허번호 5,730,932의 특허는 무연 솔더 합금 및 상기 합금에 의해 솔더링된 마이크로 전자회로들을 설명하고 있다. 또다른 예로서, 2001년 3월 20일 히타치 사에 의해 출원된 미합중국 특허번호 6,204,490 의 특허는 무연 솔더를 사용하여 구성요소들이 실장된 전자 회로 카드를 제조하는 방법을 설명하고 있다.
플립칩(flip chip)실장은 반도체 칩과 같은 전자 소자를 배선판(circuit board)또는 칩 캐리어(chip carrier)와 같은 기판에 전기적으로 접속시키기 위한 기술로서 점점 더 인기를 얻고 있다. 플립칩 구성에 있어서, 상기 칩의 액티브 회로 면(active circuitry face)이 기판면에 맞닿은 상태로 또는 "뒤집힌(flipped)" 상태로 실장된다. 상기 플립칩 상의 도전성 접촉 패드(conductive contact pad) 들은 전기적으로 도전성있는 물질을 통해 플립칩과 기판의 접촉 패드들이 전기적으로 접속된 상태로, 기판위의 대응하는 도전성 접촉 패드들과 정렬된다. 상기 플립칩 실장 기술은 반도체 칩과 기판사이의 결합 전선(bond wire)의 사용을 제거하여 개선된 전기적 성능을 낳게한다.
넓은 범위의 전기적으로 도전성있는 물질들이 플립칩과 기판의 도전성 접촉 패드들 간의 전기 접속을 만드는데 사용되어 왔는데, 가장 흔한 것이 범프 형태를 띤 솔더이다. 이 접속을 만들기 위해 사용되어 왔던 다른 물질들에는 골드 범프, 골드 스터드 범프 및 전기적으로 도전성있는 중합체 합성(polymer composition)들이 있다.
플립칩이 기판에 결합되면, 언더필(underfill)재가 상기 플립칩과 기판의 사이에 일반적으로 투여된다. 상기 언더필은 통상적으로 액상 점착성 수지(liquid adhesive resin)로 제공되며 건조, 경화(cured) 및/또는 중합될 수 있다. 상기 언더필재는 기판과 플립칩사이의 강화된 기계적 결합성과 기계적 안정성을 제공하고 플립칩과 기판 표면들의 환경적 충격(environmental attack)을 억제시킨다.
상기 기판과 상기 플립칩을 전기적으로 접속시키기 위해 플립칩 결합의 한 형태로 C4 접속(controlled-collapse chip connection)이라고 알려진 것을 사용한다. C4 접속은 플립칩 표면에서 페리페럴 배열(peripheral array)형태 보다는 에어리어 배열(area array)형태로 정렬될 수 있다. C4 접속들은 플립칩 모듈 어셈블리(flip chip module assembly)를 제조하는 데 필요한 단계들을 처리하는동안 플립칩의 도전성 패드들에 형성된 매우 작은 솔더 범프들이다. 상기 플립칩이 기판상에 배치될 때, 상기 솔더 범프들은 상기 솔더 범프들의 것과 동일한 패턴으로 거의 정렬되어 있는 기판 표면 상의 도전성 접촉 패드들에 맞춰 정렬된다. 리플로우(reflow)공정 동안, 솔더 범프들은 녹고 도전성 패드들을 적신다. 액상 솔더의 표면 장력은 플립칩이 기판상에서 적절히 정렬되도록 도와준다. 상기 솔더가 냉각되고 응고되면, 플립칩은 전기적, 기계적, 그리고 열적으로 기판에 접속된다. 이 지점에서, 언더필재가 전기 접속들을 봉지하기(encapsulated)위해 분사될 수 있고 플립칩과 기판사이의 공간을 거의 채우게 된다. 상기 언더필재는 경화되어 플립칩 모듈을 형성하게된다. 연속되는 언더필된 모듈의 회로 보드 또는 다른 캐리어에의 조립 기간 및 재생 기간 동안 상기 모듈은 전기 접속이 리플로우 과정을 겪게 할 수 있는(용융하게 할 수 있는)온도까지 가열 될 수 있다. 각각의 리플로우 처리는 상기 모듈에 스트레스를 줄 수 있고, 이것은 모듈에서의 디라미네이션(delamination)을 일으키는 경향을 가질 수 있다. 특히, 상기 디라미네이션은 플립칩 인터페이스에 대한 언더필의 주변 또는 플립칩 인터페이스에 대한 언더필에서의 디라미네이션 및/또는 기판 인터페이스에 대한 언더필의 주변 또는 기판 인터페이스에 대한 언더필에서의 디라미네이션을 나타내는 것이다. 리플로우 공정동안 분명히 존재하는, 모듈에서의 디라미네이션을 일으킬 수 있는 스트레스의 세가지 원인들이 있다. 이러한 스트레스의 원인들은 다음과 같다.
1. 플립칩, 언더필, 솔더, 및 기판을 포함하는 모듈의 층상 구조를 포함하는 물질들 사이의 열 팽창 계수 차이들.
2. 모듈내의 잠재 습기(latent moisture)의 증발에 의한 이러한 층상 영역에서의 모든 약하게 결합된/부착된 언더필 인터페이스들 (즉, 부분적으로 디라미네이션된 인터페이스들)의 증기 가압(steam pressurization).
3. 상기 봉지된 솔더의 전기 접속이 용융하는 것 및 용융 과정과 연관된 솔더의 부피 팽창.
플립칩 및 기판 인터페이스와 언더필이 규칙적으로 양호한 점착성(adhesion)을 갖는 모듈들에 있어서, 모듈내의 가장 큰 스트레스의 원인은 솔더의 전기 접속이 용융하는 것이고 특히 이러한 용융 과정과 연관된 솔더의 부피 팽창이다. 일반적으로 사용되는 대부분의 솔더들은 용융 후에 약 2 에서 약 4 퍼센트의 부피 팽창이 일어난다. 언더필에 의해 봉지된 C4 모듈들의 솔더 전기 접속의 부피 팽창은 솔더의 용융점에서 발생하고, 층상의 플립칩-언더필-기판 모듈이 커다란 스트레스를 겪게 한다. 상기 용융된 솔더는 억누르는 언더필에 의해 커다란 정수(精水,hydrostatic)압력 하에 놓이게 된다. C4 접속 바로 아래에서, 상기 스트레스들은 플립칩 및 기판 C4 접속 패드 인터페이스에서 압축적이다. C4 접속에 직접적으로 인접한 영역에서, 언더필은 더 적은 비율로 팽창하는데 비해, 상기 용융된 솔더는 팽창을 하고 플립칩을 언더필로부터 밀어 올리려는 경향을 띠기 때문에, 플립칩과 기판의 언더필 인터페이스들은 커다란 디라미네이션을 일으키는 신장성 스트레스를 겪게된다. 만약 이 영역에서의 점착성이 커다란 신장성 스트레스를 견디기에 부족하다면 디라미네이션이 발생한다.
본 발명은 상기 언급된 용융 공정과 연관된 솔더의 부피 팽창으로부터 발생하는 스트레스들과 연관된 상기 문제를 극복하는데 방향을 두고 있다. 이러한 스트레스를 거의 제거할 수 있는 전자 패키지를 갖는 것이 바람직하다. 이러한 형태의 전자 패키지는 감소된 결함 수준과 향상된 운전 수명(operational field life)을 갖게될 것이다.
도1 은 복수의 솔더부재들에 의해 기판에 전기적으로 커플된 반도체 소자를 도시하고 있는, 본 발명의 전자 패키지의 일실시예에 대한 정단면도의 확대도이다.
도2 는 상기 전자 패키지를 상기 솔더부재들의 용융점 이상의 온도로 가열한 후의 도1 의 전자 패키지의 모습이다.
따라서 본 발명의 목적은 패키징 기술을 더 강화시키는 것이다.
본 발명의 또 다른 목적은 솔더의 용융 과정동안 두 도체 사이에서 수축성있는 일정량의 솔더를 포함하는 전기 접속기를 제공하는 것이다.
본 발명의 또 다른 목적은 소자와 기판사이에 개선된 전기적 커플링을 제공하는 전자 패키지를 제공하는 것이다.
본 발명의 또 다른 목적은 현재의 많은 다른 제품들에 비해 상대적으로 적은 비용으로 제조될 수 있는 전자 패키지를 제공하는 것이다.
본 발명의 또 다른 목적은 전기적으로 소자를 기판에 커플링시키는 적어도 하나의 솔더부재(solder member)및 소자와 기판 사이의 물리적 결합을 형성하는 유전체 재료를 갖는 전자 패키지를 제공하는 것인데, 용융 과정동안 솔더부재의 부피가 수축하고 따라서 소자와 기판사이의 물리적 결합 및/또는 전기 접속의 파손을 방지함에 의해 동작 수명을 개선한다.
본 발명의 일 측면에 따르면, 제1도체, 제2도체 , 및 제1도체와 제2도체 사이의 전기 접속을 형성하는데 쓰이는 것으로 용융 과정동안 그 부피가 수축하는 일정량의 솔더를 포함하는 전기 접속기가 제공된다.
본 발명의 또 다른 측면에 따르면, 기판, 기판에 실장되는 소자, 소자를 기판에 전기적으로 커플링시키는 최소한 하나의 솔더부재, 및 솔더부재 바로 주변에 위치하고 기판과 소자간의 물리적 결합을 형성하는 유전체 재료를 포함하는 전자 패키지가 제공되는데, 상기 솔더부재의 부피는 솔더가 용융되는 동안 수축한다.
본 발명의 또 다른 측면에 따르면, 기판, 기판에 실장되는 소자, 소자를 기판에 전기적으로 커플링시키는 최소한 하나의 솔더부재, 및 솔더부재 바로 주변에 위치하고 기판과 소자간의 물리적 결합을 형성하는 유전체 재료를 포함하는 전자 패키지가 제공되는데, 기판과 소자간의 전기적 커플링 또는 물리적 결합의 파손을 방지하기 위해 솔더부재의 부피는 솔더가 용융되는 동안 수축한다.
본 발명의 상기 목적들, 장점들, 및 특성들은 다음의 첨부된 도면들에 도시된 현재 바람직한 실시예의 상세한 설명으로부터 보다 쉽게 분명해질 것이다.
상기 도면들을 참조하면, 도1 은 본 발명에 따른 전자 패키지(10)의 정단면도의 확대도를 도시하고 있다. 전자 패키지(10)는 제1도체(4)가 위치하고 있는 기판(2), 상기 기판위에 실장된 소자(6), 상기 소자의 표면에 위치한 제2도체(8), 및 제1도체와 제2도체 사이의 전기 접속을 형성하는 솔더부재(12)를 포함하는 일정량의 솔더를 포함한다. 솔더부재(12) 는 복수의 솔더부재들 중 하나일 수 있다. 예를 들면, 솔더부재의 개수는 수백개에서 천개를 넘어서는 범위까지 이를 수 있다. 거의 응고된 유전체 재료(14)는 솔더부재(12)의 바로 주변 및 제1도체(4)와 제2도체(8)의 각각의 사이에 위치한다. 유전체 재료(14)는 기판(2)과 소자(6)사이의 물리적 결합을 형성한다. 상기 유전체 재료(14)는 에폭시(epoxy)나 시안산염 에스테르(cyanate ester)와 같은 유기 봉지재(organic encapsulating material)가 될 수 있고, 무기 충전제 재료(inorganic filler material)를 포함할 수 있다. 본 발명에 사용될 수 있는 충전제들의 예로는 실리카(silica)와 알루미나(alumina)를 들 수 있다. 본 발명에 사용될 수 있는 몇몇 상업적으로 사용가능한 유기 봉지재들은 뉴욕주 와핑거스 폴스(Wappingers Falls)에 위치한 락타이트 사(Loctite Corporation)의 제품명 FP 4511 과 FP 4549 를 들 수 있다. 본 발명에 사용될 수 있는 유기 봉지재들의 다른 예들로 캘리포니아주 란쵸 도밍게즈(Rancho Dominquez)에 위치한 에이블스틱 일렉트로닉 머티리얼스 앤 애드헤시브스 사(Ablestik Electronic Materials and Adhesives)와 일본국 니가타시(Niigata City)에 위치한 나믹스 사(Namics Corporation)의 제품인 JM8806 과 U8437-2 를 각각 들 수 있다.
기판(2)은 세라믹, 에폭시 수지, 충전된 에폭시 수지, 액정 폴리머, 열가소성 물질, 충전된 열가소성 물질, 폴리이미드 및 폴리에스테르로 구성된 그룹으로부터 선택된 재료를 포함하는 프린트된 배선 기판(wiring board)또는 칩 캐리어(전형적으로 보통 크기의 보드보다 훨씬 작은)가 될 수 있다. 제1도체(4)는 예를 들면, 금, 구리, 또는 알루미늄, 또는 도전성 폴리머 합성 또는 그것들의 조합과 같은 금속이 될 수 있다. 통상적인 솔더 페이스트층(미도시)은 제1도체(4)위에 위치할 수 있다.
소자(6)는 반도체 칩, 광전자 부품, 칩 캐리어, 또는 유사한 구조물들을 포함할 수 있다. 만약 상기 소자가 칩이라면, 그 소자는 바람직하게는 도시된것과 같이 아래를 본 상태로 또는 뒤집힌(플립칩)상태로 위치가 정해진다. 상기 칩의 두번째 도체(8)는 알루미늄 또는 구리 또는 그 둘의 합금과 같은 금속이 될 수 있고 니켈, 니켈-알루미늄 및/또는 팔라듐(palladium)과 같은 표면 마감제를 가질 수 있다.
솔더부재(12)는 비스무트(bismuth), 안티몬 및 갈륨으로 구성된 그룹으로부터 선택된 금속을 포함하는 금속합금을 포함한다. 안티몬, 갈륨 및 비스무트와 같은 금속은 용융하는 동안 수축적인데, 즉 이것들은 용융시에 부피 수축 또는 음의 부피 팽창을 겪으며, 이것들이 구성부분을 형성하게 되는 합금내에서 용융시에 부피 수축을 일으키는 경향이 있다. 상기 합금의 또 다른 부분으로 사용될 수 있는 금속에 주석이 있다. 예를 들면, 합금내에서 비스무트의 중량 비율이 40% 인것부터 98% 인것까지의 주석-비스무트 솔더 합금들에서, 상기 합금들은 용융시에 부피 수축을 겪는다. 상기 금속들과 합금들의 이러한 특성은 상기 금속들/합금들이 솔더부재(12)를 위해 솔더용 합금으로 사용되는데 있어 중요하다. 전자 패키지(10) 의 더 나은 장점들은 아래에서 더 자세하게 설명될 것이다.
도2 는 솔더부재(12)가 용융할때 도1 의 전자 패키지(10)를 도시하고 있다. 솔더부재(12)는 용융시에 대략 3% 또는 그 이하 만큼 수축하고 거의 경화된 유전체 재료(14)와 솔더부재사이에 공간(16)을 형성한다. 유전체 재료(14)는 수축하는 동안 솔더부재(12)를 완벽하게 둘러싼다. 상기 유전체 재료의 일부분들은 수축하는 동안 솔더부재들과 결합할 수 있다. 이전에 설명된대로, 용융시에 부피 수축 특성을 갖지 않는 대부분의 솔더들은 상당한 부피 팽창을 겪을 것이다. 상기 설명된 구성을 갖는 솔더부재들의 사용은 용융시(솔더 부품의 리플로우 또는 재생 리플로우 공정)의 솔더의 부피 팽창에 의해 야기되는 디라미네이션 스트레스의 주요 원인을 완벽하게 제거하여 반도체 칩(6)과 기판(2)사이의 물리적 결합의 파손을 방지한다. 따라서 전자 패키지의 결함수준이 크게 감소했다. 기판(2)과 소자(6)간의 물리적 결합의 파손은 또한 리플로우/재생 공정시 또는 연속적인 운전 열 사이클시(operational thermal cycling)에 전기적 커플링(12)의 연속적 파손을 일으킬 수 있다. 본발명의 수축성 솔더를 사용할때 기판(2)과 반도체 칩(6)사이의 물리적 결합이 손상되지 않은 상태로 남아있기 때문에, 유전체(14)와 기판 또는 반도체 칩 사이의 갈라짐 경향이 실질적으로 감소된다. 리플로우 공정이 끝나고 전자 패키지(10)가 솔더부재(12)의 용융점 아래의 온도까지 냉각되면, 상기 솔더부재는 도1 에 도시된 원래의 모양과 형태로 되돌아간다. 온전하고 접착된 거의 경화된 유전체 재료(14)는 운전 열 사이클동안 솔더부재(12)에 대해 완전한 기계적 지지를 제공할 수 있다. 거의 경화된 유전체 재료(14)와 솔더부재(12)사이의 지지는 솔더부재내에서의 스트레스를 감소시켜 기판(2)과 반도체 칩(6)사이의 전기적 커플링에 대한 스트레스 관련 파손을 방지한다. 솔더부재(12)의 피로 수명이 증가하였다. 게다가, 유전체 재료(14)와 기판(2)의 표면 또는 상기 유전체 재료와 플립칩(6)의 표면사이의 디라미네이션의 부재는, 운전 열 사이클 동안 상기 표면들을 따라 전파되고 결국 솔더부재(12)를 부서지게 하는 크랙들이 없도록 보장할 것이다. 따라서 운전 수명내내 상기 전자 패키지의 신뢰성이 현저히 개선되었다.

Claims (26)

  1. 제1도체(4)와,
    제2도체(8)와,
    상기 제1도체(4) 및 상기 제2도체(8) 사이의 전기 접속을 형성하는데 사용되는 일정량의 솔더(solder,(12))
    를 포함하고, 상기 일정량의 솔더는 그 용융 과정동안 수축하는 것을 특징으로 하는 전기 접속기.
  2. 제1항에 있어서, 상기 솔더는 주석, 비스무트(bismuth), 안티몬, 갈륨, 및 이들의 합금으로 구성된 그룹으로부터 선택된 금속으로 구성된 전기 접속기.
  3. 제2항에 있어서, 상기 비스무트 금속의 중량 비율이 상기 솔더의 약 40%에서 약 98%까지인 전기 접속기.
  4. 제3항에 있어서, 상기 솔더는 약 3%이하의 부피 수축 특성을 갖는 전기 접속기.
  5. 제1항에 있어서, 상기 제1도체와 제2도체들 사이에 위치한 유기 봉지재(organic encapsulating material)를 더 포함하는 전기 접속기.
  6. 제5항에 있어서, 상기 유기 봉지재는 충전제(filler)를 포함하는 전기 접속기.
  7. 제5항에 있어서, 상기 유기 봉지재는 상기 솔더의 수축과정동안 상기 솔더와 결합하는 전기 접속기.
  8. 제5항에 있어서, 상기 유기 봉지재는 상기 솔더의 수축과정동안 상기 솔더를 완벽하게 둘러싸는 전기 접속기.
  9. 기판(2)과,
    상기 기판(2)에 실장된 소자(6)와,
    상기 소자(6)를 상기 기판(2)에 전기적으로 커플링시키는 솔더중 적어도 하나의 솔더부재(solder member,(12))와,
    상기 적어도 하나의 솔더부재(12)의 바로 주변에 위치하고 상기 기판(2)과 상기 소자(6)사이의 물리적 결합을 형성하는 유전체 재료(14)
    를 포함하고, 상기 적어도 하나의 솔더부재(12)의 부피는 상기 솔더의 용융과정동안 수축하는것을 특징으로하는 전자 패키지.
  10. 제9항에 있어서, 상기 기판은 세라믹, 에폭시 수지, 충전된 에폭시 수지, 액정 폴리머, 열가소성 물질, 충전된 열가소성 물질, 폴리이미드 및 폴리에스테르로 구성된 그룹으로부터 선택된 재료로 구성된 전자 패키지.
  11. 제9항에 있어서, 상기 소자는 반도체 칩, 광전자 부품, 또는 칩 캐리어를 포함하는 전자 패키지.
  12. 제9항에 있어서, 상기 적어도 하나의 솔더부재는 주석, 비스무트, 안티몬, 갈륨, 및 이들의 합금으로 구성된 그룹으로부터 선택된 금속으로 구성된 전자 패키지.
  13. 제12항에 있어서, 상기 비스무트 금속의 중량 비율이 상기 솔더부재의 약 40%에서 98%까지인 전자 패키지.
  14. 제13항에 있어서, 상기 솔더부재는 약 3% 이하의 부피 수축 특성을 갖는 전자 패키지.
  15. 제9항에 있어서, 상기 유전체 재료는 유기 봉지재를 포함하는 전자 패키지.
  16. 제15항에 있어서, 상기 유기 봉지재는 충전제를 포함하는 전자 패키지.
  17. 제15항에 있어서, 상기 유기 봉지재는 상기 적어도 하나의 솔더부재의 수축과정동안 상기 적어도 하나의 솔더부재와 결합하는 전자 패키지.
  18. 제15항에 있어서, 상기 유기 봉지재는 상기 적어도 하나의 솔더부재의 수축과정동안 상기 적어도 하나의 솔더부재를 완벽하게 둘러싸는 전자 패키지.
  19. 제9항에 있어서, 상기 적어도 하나의 솔더부재의 부피는 상기 기판과 상기 소자 사이의 상기 물리적 결합 및/또는 상기 전기적 커플링의 파손을 방지하기위해 용융과정동안 수축하는 전자패키지.
  20. 제19항에 있어서, 상기 적어도 하나의 솔더부재는 주석, 비스무트, 안티몬, 갈륨, 및 이들의 합금으로 구성된 그룹으로부터 선택된 금속으로 구성된 전자 패키지.
  21. 제20항에 있어서, 상기 비스무트 금속의 중량 비율이 상기 솔더부재의 약 40%에서 98%까지인 전자 패키지.
  22. 제21항에 있어서, 상기 솔더부재는 약 3% 이하의 부피 수축 특성을 갖는 전자 패키지.
  23. 제19항에 있어서, 상기 유전체 재료는 유기 봉지재를 포함하는 전자 패키지.
  24. 제19항에 있어서, 상기 유기 봉지재는 충전제를 포함하는 전자 패키지.
  25. 제23항에 있어서, 상기 유기 봉지재는 상기 적어도 하나의 솔더부재의 수축 과정동안 상기 적어도 하나의 솔더부재와 결합하는 전자 패키지.
  26. 제23항에 있어서, 상기 유기 봉지재는 상기 적어도 하나의 솔더부재의 수축 과정동안 상기 적어도 하나의 솔더부재를 완벽하게 둘러싸는 전자 패키지.
KR1020057000414A 2002-08-09 2003-07-22 음의 부피 팽창특성을 갖는 무연 전기 접속기 KR20050033606A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/215,451 2002-08-09
US10/215,451 US6649833B1 (en) 2002-08-09 2002-08-09 Negative volume expansion lead-free electrical connection

Publications (1)

Publication Number Publication Date
KR20050033606A true KR20050033606A (ko) 2005-04-12

Family

ID=29420062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057000414A KR20050033606A (ko) 2002-08-09 2003-07-22 음의 부피 팽창특성을 갖는 무연 전기 접속기

Country Status (5)

Country Link
US (1) US6649833B1 (ko)
KR (1) KR20050033606A (ko)
AU (1) AU2003251438A1 (ko)
TW (1) TWI232559B (ko)
WO (1) WO2004018719A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW559959B (en) * 2002-09-03 2003-11-01 Via Tech Inc TAB package and method for fabricating the same
JP2006041239A (ja) * 2004-07-28 2006-02-09 Toshiba Corp 配線基板及び磁気ディスク装置
US7445141B2 (en) * 2004-09-22 2008-11-04 International Business Machines Corporation Solder interconnection array with optimal mechanical integrity
US20060226199A1 (en) * 2005-03-30 2006-10-12 Visteon Global Technologies, Inc. Selective soldering of flat flexible cable with lead-free solder to a substrate
US7585693B2 (en) * 2006-03-31 2009-09-08 Intel Corporation Method of forming a microelectronic package using control of die and substrate differential expansions and microelectronic package formed according to the method
FR2913145B1 (fr) * 2007-02-22 2009-05-15 Stmicroelectronics Crolles Sas Assemblage de deux parties de circuit electronique integre
US7745264B2 (en) * 2007-09-04 2010-06-29 Advanced Micro Devices, Inc. Semiconductor chip with stratified underfill

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2762792B2 (ja) 1991-08-30 1998-06-04 日本電気株式会社 光半導体装置
US5895976A (en) * 1996-06-03 1999-04-20 Motorola Corporation Microelectronic assembly including polymeric reinforcement on an integrated circuit die, and method for forming same
US5735452A (en) 1996-06-17 1998-04-07 International Business Machines Corporation Ball grid array by partitioned lamination process
US6121689A (en) * 1997-07-21 2000-09-19 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
GB9701819D0 (en) 1997-01-29 1997-03-19 Alpha Fry Ltd Lead-free tin alloy
US6204490B1 (en) 1998-06-04 2001-03-20 Hitachi, Ltd. Method and apparatus of manufacturing an electronic circuit board
US6198207B1 (en) 1998-09-01 2001-03-06 Oceana Sensor Technologies High-volume production, low cost piezoelectric transducer using low-shrink solder of bismuth or antimony alloy
US6189208B1 (en) 1998-09-11 2001-02-20 Polymer Flip Chip Corp. Flip chip mounting technique
MY116246A (en) 1999-01-28 2003-12-31 Murata Manufacturing Co Lead-free solder and soldered article
US6225704B1 (en) * 1999-02-12 2001-05-01 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device
US6583354B2 (en) * 1999-04-27 2003-06-24 International Business Machines Corporation Method of reforming reformable members of an electronic package and the resultant electronic package
JP3671815B2 (ja) * 2000-06-12 2005-07-13 株式会社村田製作所 はんだ組成物およびはんだ付け物品
JP3876965B2 (ja) * 2000-11-17 2007-02-07 信越化学工業株式会社 液状エポキシ樹脂組成物及び半導体装置

Also Published As

Publication number Publication date
TWI232559B (en) 2005-05-11
WO2004018719A1 (en) 2004-03-04
AU2003251438A1 (en) 2004-03-11
US6649833B1 (en) 2003-11-18
TW200405527A (en) 2004-04-01

Similar Documents

Publication Publication Date Title
US6781241B2 (en) Semiconductor device and manufacturing method thereof
KR100294958B1 (ko) 반도체소자의장착구조
US6583515B1 (en) Ball grid array package for enhanced stress tolerance
KR100299885B1 (ko) 반도체장치및그의제조방법
US5834848A (en) Electronic device and semiconductor package
US5786271A (en) Production of semiconductor package having semiconductor chip mounted with its face down on substrate with protruded electrodes therebetween and semiconductor package
US7026188B2 (en) Electronic device and method for manufacturing the same
US5894173A (en) Stress relief matrix for integrated circuit packaging
US6429530B1 (en) Miniaturized chip scale ball grid array semiconductor package
US20020105073A1 (en) Low cost and compliant microelectronic packages for high i/o and fine pitch
WO2002103793A1 (fr) Dispositif a semi-conducteurs et procede de fabrication associe
US5469333A (en) Electronic package assembly with protective encapsulant material on opposing sides not having conductive leads
JPH08255965A (ja) マイクロチップモジュール組立体
KR101712459B1 (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
US6259155B1 (en) Polymer enhanced column grid array
KR20040030659A (ko) 칩 리드 프레임
JP2003518743A (ja) 信頼性のあるフリップチップ接続のためのはんだによる有機パッケージ
US6657313B1 (en) Dielectric interposer for chip to substrate soldering
KR101096330B1 (ko) 반도체 장치용 패키지
KR20050033606A (ko) 음의 부피 팽창특성을 갖는 무연 전기 접속기
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
JP2002026073A (ja) 半導体装置およびその製造方法
JPH10247706A (ja) ボールグリッドアレイパッケージ
KR100856341B1 (ko) 일체화된 보호막들을 구비하는 반도체 칩 패키지 및 이를형성하는 방법
JPH09293755A (ja) 半導体装置及びその製造方法並びにその実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application