KR100294958B1 - 반도체소자의장착구조 - Google Patents

반도체소자의장착구조 Download PDF

Info

Publication number
KR100294958B1
KR100294958B1 KR1019980031437A KR19980031437A KR100294958B1 KR 100294958 B1 KR100294958 B1 KR 100294958B1 KR 1019980031437 A KR1019980031437 A KR 1019980031437A KR 19980031437 A KR19980031437 A KR 19980031437A KR 100294958 B1 KR100294958 B1 KR 100294958B1
Authority
KR
South Korea
Prior art keywords
package
wiring board
semiconductor
bearing substrate
package bearing
Prior art date
Application number
KR1019980031437A
Other languages
English (en)
Other versions
KR19990023296A (ko
Inventor
히로노부 이께다
유끼오 야마구찌
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990023296A publication Critical patent/KR19990023296A/ko
Application granted granted Critical
Publication of KR100294958B1 publication Critical patent/KR100294958B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

배선판 상에 있는 반도체 패키지 장착 위치에, 그 외형 크기가 상기 반도체 패키지의 크기와 동일하거나 크며, 그 상면에 반도체 패키지와 접속하기 위한 패드를 갖고 있고 하면에는 배선판과 접속하기 위한 패드를 갖는 패키지 베어링 기판이 배치되고, 상기 배선판 상면의 패드 및 패키지 베어링 기판 하면의 패드들이 납땜(soldering)으로 접속되고, 납땜된 접합부는 언더필(under-fill)로 충전 및 고착시키는 장착 구조를 제공한다.

Description

반도체 소자의 장착 구조{MOUNTING STRUCTURE FOR ONE OR MORE SEMICONDUCTOR DEVICES}
본 발명은, 하나 이상의 반도체 소자들의 장착 구조(mounting structure)에 관한 것으로, 특히, 반도체 소자 또는 소자들과 거의 동일한 크기로 패키징할 수 있고, 고밀도의 다핀(multi-pin) 장착이 가능한 하나 이상의 반도체 소자 장착 구조에 관한 것이다.
종래의 반도체 소자 장착 구조는 일본국 특개평 4-154136호 공보에 개시되어 있다.
이 일본국 특허 출원에 개시된 종래의 반도체 소자의 장착 구조에서는, 베어칩(bare chip)과 기판 간에 막 캐리어(film carrier)가 개재되어 있다. 막 캐리어의 기재(basic material)로는 알루미나, 질화 알루미늄 등의 세라믹이거나 또는, 폴리이미드, 테플론 등의 유기 재료가 있다. 막 캐리어의 상면(upper surface)에는 플립 칩(flip chip)의 전극들과 접속하기 위한 패드가 배치되고, 하면(lower surface)에는 기판의 전극과 접속하기 위한 패드가 배치되어 있다. 플립 칩과 막 캐리어와의 접합은 Au(금)-Au (금)접합, Au(금)-Sn(주석) 접합 등일 수 있고, 막 캐리어와 기판 상호는 납땜(solder)되어 있다.
일반적으로, 베어칩이 장착된 반도체 패키지를 배선판 상에 장착하는 경우, 반도체 패키지 자신의 열팽창 계수(thermal expansion coefficient)와 배선판의 열팽창 계수를 매칭시킬 필요가 있고, 또는 양자간의 열팽창 계수의 차가 큰 경우에는, 언더필링재(under-filling material) 등으로 밀봉함으로써 접합부의 응력을 분산시켜 접속 신뢰성을 향상시킬 필요가 있다.
그러나, 상술한 종래 기술에서는, 베어칩의 열팽창 계수와 막 캐리어의 열팽창 계수를 고려하지 않았다. 베어칩과 막 캐리어 간의 접합부의 접속 신뢰성을 확보하기 위해서는 막 캐리어의 기재로서 열팽창 계수가 실리콘(Si) 칩과 가까운 질화 알루미늄이 바람직하지만, 이러한 재료를 사용하면 질화 아루미늄과 배선판 간의 열팽창 계수의 차가 문제로 발생되어, 열팽창 계수가 큰 인쇄 회로 기판 등에 막 캐리어를 장착할 경우, 막 기판과 인쇄 회로 기판 간의 접속 신뢰성에 문제가 생긴다.
베어칩을 인쇄 회로 기판 상에 직접 장착하는 경우, 베어칩과 인쇄 회로 기판 간에 언더필링재를 밀봉하여 접합부의 접속 신뢰성을 확보하는 것이 일반적이지만, 베어칩에을 교체해야하는 심각한 트러블이 생긴 경우 베어칩이 언더필링재로 고착되어 있기 때문에 베어칩의 교체가 매우 곤란하게 된다.
본 발명의 목적은 그 패키지 외형이 집적 회로칩(integrated circuit chip)의 외형과 거의 동일한 크기이고, 다핀 접속 및 고밀도 장착이 가능한 하나 이상의 반도체 소자의 장착 구조를 제공하는 데 있다.
본 발명의 다른 목적은, 반도체 소자를 장착하는 기판으로서 저가이고 대형화에 적합한 인쇄 회로 기판을 채용하는 하나 이상의 반도체 소자의 장착 구조를 제공하는 데 있다.
또한, 본 발명의 다른 목적은, 불량 또는 고장난 반도체 소자를 용이하게 교체하는 것이 가능한 장착 구조를 제공하는 데 있다.
반도체 소자를 포함하는 반도체 패키지를 장착하기 위해 배선판을 사용하는 본 발명에 따른 하나 이상의 반도체 소자 장착 구조에 있어서, 그 외형 크기가 반도체 패키지의 크기와 거의 동일하거나 크고, 그 상면에 상기 반도체 패키지와 접속하기 위한 전극을 갖고 하면에 상기 배선판과 접속하기 위한 전극을 갖는 패키지 베어링 기판을 배선판 상의 반도체 패키지 장착 위치에 배치하고; 상기 배선판의 전극과 상기 패키지 베어링 기판의 하면의 전극을 땜납으로써 접속하고, 상기 납땜된 접속부를 언더필링재로 충전하여 상기 배선판과 상기 패키지 베어링 기판을 고착시키는 것을 특징으로 한다.
또한, 본 발명에 따른 하나 이상의 반도체 소자의 장착 구조는 복수의 패키지 베어링 기판이 상기 배선판 상에 배치되어 제공되는 것을 특징으로 한다.
또한, 본 발명에 따른 하나 이상의 반도체 소자의 장착 구조는 상기 하나의 상기 반도체 패키지가 땜납에 의해 상기 배선판 상의 하나의 패키지 베어링 기판 상에 접속되어 제공되는 것을 특징으로 한다.
또한, 본 발명에 따른 하나 이상의 반도체 소자의 장착 구조는 복수의 패키지 베어링 기판이 배치되고, 상기 배선판 상에 상기 반도체 패키지중 하나가 땜납에 의해 하나의 패키지 베어링 기판에 접속되어 제공되는 것을 특징으로 한다.
또한, 본 발명에 따른 하나 이상의 반도체 소자의 장착 구조는 복수의 상기 반도체 패키지가 땜납 범프에 의해 상기 배선판 상에 배치된 하나의 패키지 베어링 기판 상에 접속되어 제공되는 것을 특징으로 한다.
또한, 본 발명에 따른 하나 이상의 반도체 소자의 장착 구조는 상기 배선판 상에 배치된 복수의 패키지 베어링 기판을 구비하되, 복수의 상기 반도체 패키지가 땜납 범프에 의해 하나의 패키지 베어링 기판에 접속되는 것을 특징으로 한다.
또한, 본 발명에 따른 하나 이상의 반도체 소자의 장착 구조는 상기 배선판 상에 배치된 패키지 베어링 기판의 열팽창 계수가 상기 반도체 패키지의 열팽창 계수와 거의 동일한 것을 특징으로 한다.
또한, 본 발명에 따른 하나 이상의 반도체 소자의 다른 장착 구조는 상기 배선판 상에 배치된 패키지 베어링 기판의 열팽창 계수와, 상기 반도체 패키지의 열팽창 계수간의 차가 상기 반도체 패키지의 열팽창 계수의 50% 이하인 것을 특징으로 한다.
또한, 본 발명에 따른 하나 이상의 반도체 소자의 다른 장착 구조에서, 상기 배선판과 상기 배선판 상에 배치된 패키지 베어링 기판을 접속하고 있는 땜납의 용융점(melting point)은 상기 패키지 베어링 기판과 상기 반도체 패키지를 접속하는 땜납의 용융점과 동일한 것을 특징으로 한다.
또한, 본 발명에 따른 하나 이상의 반도체 소자의 다른 장착 구조에서, 상기 배선판과 상기 배선판 상에 배치된 패키지 베어링 기판을 접속하고 있는 땜납의 용융점이, 상기 패키지 베어링 기판과 상기 반도체 패키지를 접속하는 땜납의 용융점보다 높은 온도인 것을 특징으로 한다.
도 1은 본 발명의 제1 실시예를 나타낸 단면도.
도 2a 및 2b는 본 발명의 제1 실시예의 제조 방법의 양태를 도시한 단면도.
도 3a 내지 3c는 본 발명의 제1 실시예의 제조 방법의 또 다른 양태를 도시한 단면도.
도 4a 내지 4c는 본 발명의 제1 실시예의 제조 방법을 도시한 단면도.
도 5는 본 발명의 제2 실시예를 도시한 단면도.
도 6은 본 발명의 제3 실시예를 도시한 단면도.
도 7은 본 발명의 제4 실시예를 도시한 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 반도체 소자
2, 5, 8, 52, 53, 54, 82, 83, 84 : 땜납
3, 7, 71, 72, 73 : 언더필
4 : 캐리어 기판
6, 61 : 패키지 베어링 기판
9, 91, 92, 93 : 배선판
10 : 반도체 패키지
11, 12, 13, 14, 15, 16, 161, 141, 151, 162 : 패드
21, 51, 81 : 땜납 범프
이하 도면과 연관한 상세한 설명으로부터 본 발명의 다른 특성 및 장점이 더욱 분명해질 것이다.
도 1을 참조하면, 본 발명의 제1 실시예의 반도체 소자의 장착 구조는 반도체 소자(1)를 포함하는 반도체 패키지(10); 반도체 패키지(10)를 장착하기 위한 패키지 베어링 기판(6); 반도체 패키지(10)와 패키지 베어링 기판(6)을 전기적 및 기계적으로 접속하는 땜납(solder pieces: 5); 패키지 베어링 기판(6)이 장착되는 배선판(9); 패키지 베어링 기판(6)과 배선판(9)을 전기적 및 기계적으로 접속하는 땜납(8)과, 패키지 베어링 기판(6)과 배선판(9)과의 갭을 충전하는 언더필(under-fill)(7)을 포함한다.
패키지 베어링 기판(6)의 외형 칫수를 30㎜×30㎜로 하고, 패키지 베어링 기판(6)의 하면 상에서 인접하는 패드(15)들 간의 간격(space)을 1mm로 하면, 대략 900개의 패드(15)들을 격자 패턴(grid pattern)으로 배열할 수 있다. 배선판의 상면에 배치된 패드(16)는 패키지 베어링 기판(6)의 하면에 있는 패드(15)와 매칭하는 위치에 배치되어 있고, 배선판(9)으로서는 상면의 패드(16)와 패키지 베어링 기판(6)의 하면의 패드(15)가 땜납(8)에 의해 상호 접속되어 있다. 배선판(9)으로서 일반적인 인쇄 회로 기판을 채용하고, 패키지 베어링 기판(6) 용으로 세라믹계 재료를 채용한 경우, 열팽창 계수의 차에 의한 응력이 납땜부(soldered part) 및 패드 부착부(padded parts)에서 발생한다. 인쇄 회로 기판의 열팽창 계수는 20 내지 30ppm인 한편, 세라믹계 재료, 예를 들면 알루미나의 열팽창 계수는 약 7ppm여서, 인쇄 회로 기판의 열팽창 계수가 알루미나의 열팽창 계수의 3 내지 4배라는 큰 차가 있다. 온도 변화가 있다면, 양자간에 신장 또는 축소 차가 생길 것이고, 이 차에 의해 납땜부나 패드 부착부에 집중 응력이 발생할 것이다. 이 응력은 땜납의 균열 또는 패드 박리를 야기시켜, 전기적 개방(electrical openness)을 발생시킬 가능성이 있다. 이 문제를 피하기 위해, 패키지 베어링 기판(6)과 배선판(9)과의 갭에 언더필링재(7), 예를 들면 에폭시계 수지를 충전하여 양자를 함께 고착시킨다. 상기 언더필링재(7)는 열팽창 차에 의해 발생한 응력을 분산시켜 납땜부의 균열 또는 패드 박리를 방지할 수 있게 된다.
도 2a는 반도체 패키지(10)와 배선판(9) 상에 부착된 패키지 베어링 기판(6)을 도시하는 단면도이다. 도 2a에 도시한 바와 같이, 패키지 베어링 기판(6) 상에 장착된 반도체 패키지(10)는 외부 단자(external terminal)로서 땜납 범프(51)를 갖는 BGA(볼 그리드 어레이)형 패키지이다. 반도체 소자(1) 하면의 회로면에는 패드(11)가 격자 패턴으로 또는 원주에 가깝게 배치되어 있다. 반도체 소자(1)는 캐리어 기판(4) 상에 장착되고, 패드(11)와 동일한 방법으로 그 상면에 패드(12)를 배치한다. 반도체 소자(1)의 패드(11)와 캐리어 기판(4)의 상면의 패드(12)는 땜납(2)으로 접속되어 있고, 반도체 소자(1)와 캐리어 기판(4)간의 갭에는 언더필(3)로 충전되어 있다. 반도체 소자(1)의 외형 칫수를 15㎜×15㎜로 하고, 반도체 소자(1)의 인접하는 패드(11) 간의 거리를 0. 5㎜로 하면, 대개 900개의 패드(11)를 격자 패턴으로 배치할 수 있다. 캐리어 기판(4)의 상면의 패드(12)도 반도체 소자(1)의 패드(11)와 동일한 방법으로 배치된다. 캐리어 기판(4)의 외형 칫수는 30㎜×30㎜로, 900개의 패드(13)가 패키지 베어링 기판(6)의 상면에 있는 패드(14)와 같이 1㎜ 간격의 격자 패턴으로 캐리어 기판(4)의 하면에 배치되어 있다. 캐리어 기판(4)의 상면 패드(12)와 하면 패드(13)는 캐리어 기판(4)의 내층 및 외층의 배선에 의해 원하는대로 상호 접속된다. 캐리어 기판(4)의 상면의 패드(12)의 간격이 0. 5㎜로 지극히 좁아, 통상의 스루-홀형(through-hole type) 인쇄 회로 기판으로 부터 제조하기가 곤란하기 때문에, 캐리어 기판(4)으로서는 알루미나 등의 세라믹계의 재료를 사용하는 것이 바람직하다. 반도체 소자(1)의 재료는 실리콘이고, 그 열팽창 계수는 대략 3ppm이다. 한편, 캐리어 기판(4)이 알루미나로 된 경우, 그 열팽창 계수는 대략 7ppm이다. 상술한 바와 같이, 반도체 소자(1)와 캐리어 기판(4)과의 열팽창 계수의 차에 의해, 양자간을 접속하고 있는 납땜된 접합부 및 패드 부착부에 집중 응력이 발생할 것이고, 땜납의 크랙이나 패드 박리 등을 야기시킬 수 있을 것이다. 이러한 문제를 피하기 위해, 반도체 소자(1)와 캐리어 기판(4)간의 갭을 언더필(3)로 충전시켜 열 팽창차에 의해 야기된 응력을 분산시키고, 접속부의 접속 신뢰성을 보장할 수 있게 된다. 언더필링재(3)는 에폭시계 수지 등으로 구성될 수 있어 반도체 소자(1)의 회로면을 보호하는 역할도 한다.
도 2b는 반도체 패키지(10)를 배선판(9) 상에 배치한 구성을 도시한 단면도이다. 반도체 패키지(10)의 캐리어 기판(4)의 외형과 패키지 베어링 기판(6)의 외형은 거의 동일하고, 반도체 패키지(10)의 캐리어 기판(4)의 하면의 패드(13)의 배치와, 패키지 베어링 기판(6)의 상면의 패드(14)와의 배치는 동일하며, 패드(13 및 14)는 땜납(5)에 의해 전기적 및 기계적으로 상호 접속된다. 캐리어 기판(4)과 패키지 베어링 기판(6)이 외형상에 차이가 있더라도, 패드(13)와 패드(14)가 동일한 방법으로 배치된다면 문제가 없을 것이다. 캐리어 기판(4)의 재료는 패키지 베어링 기판(6)의 재료와 동일해야 한다. 예를 들면, 캐리어 기판(4)의 재료로서 알루미나를 채용한 경우, 패키지 베어링 기판(6)도 알루미나로 되어야 한다. 캐리어 기판(4)과 패키지 베어링 기판(6)을 동일한 재료로 사용함으로써, 캐리어 기판(4)과 패키지 베어링 기판(6)과의 열팽창 계수의 차를 0으로 줄일 수 있고, 소정의 온도 변화에 의해 땜납(5) 및 패드(13, 14)에 발생하는 집중 응력이 0에 매우 가까와질 수 있다. 따라서, 캐리어 기판(4)과 패키지 베어링 기판(6)과의 갭에 상술한 바와 같은 언더필링재로 충전시키지 않고도 접속 신뢰성을 보장할 수 있다.
또, 캐리어 기판(4) 및 패키지 베어링 기판(6)으로서 동일한 재료를 사용해야 한다고 설명하였더라도, 캐리어 기판(4)과 패키지 베어링 기판(6)간의 열팽창 계수의 차가 캐리어 기판(4)의 열팽창 계수의 50% 이하라면, 땜납(5) 및 패드(13, 14)에 가해지는 응력은 문제를 발생시킬 만큼 충분히 크지 않을 것이다. 사용될 재료의 예로, 캐리어 기판(4)으로서 열팽창 계수가 약 5ppm인 유리 세라믹을 사용하고, 패키지 베어링 기판(6)으로서 열팽창 계수가 약 7ppm인 알루미나 세라믹을 사용한다.
또한, 반도체 소자(1)에 고장이 생긴 경우, 반도체 패키지(10)를 교체해야 할것이다. 교체하기 위해서는 캐리어 기판(4)의 패드(13)와 패키지 베어링기판(6)의 패드(14)를 접속하고 있는 땜납(5)이 용융될때 까지 가열을 행할 필요가 있으며, 이 때 반도체 소자(1)와 캐리어 기판(4)을 접속하고 있는 땜납(2)이 상기 땜납(5)과 동일한 용융점을 갖는다면, 땜납(2)은 용융되나, 반도체 소자(1)와 캐리어 기판(4)은 언더필(3)로 고착되어 있기 때문에 상호 분리되지 않을 것이다. 마찬가지로, 패키지 베어링 기판(6)과 배선판(9)을 접속하고 있는 땜납(8)이 상기 땜납(5)과 동일한 용융점을 갖는다면, 땜납(8)은 용융되나, 배선판(9)과 패키지 베어링 기판(6)이 모두 언더필(7)로 고착되어 있기 때문에 상호 분리되지 않을 것이다. 따라서, 반도체 패키지(10)는 땜납(5)이 용융됨으로써 용이하게 교체될 수 있다. 캐리어 기판(4)과 패키지 베어링 기판(6)을 접속하는 데 사용되는 땜납은 예를 들면 Sn과 Pb이 63/37의 중량비로 구성된 공정 땜납(eutectic solder)일 수 있고, 마찬가지로 땜납(2) 및 땜납(8)에도 공정 땜납을 사용한다. 만약, 땜납(5)보다 용융점이 높은 땜납 예를 들면 10/ 90의 중량비의 Sn과 Pb중 하나의 땜납이 땜납(2 및 8) 용으로 사용된다면, 반도체 패키지(10)를 교체할 경우, 반도체 소자(1)와 캐리어 기판(4)을 접속하고 있는 땜납(2) 또는, 패키지 베어링 기판(6)과 배선판(9)을 접속하고 있는 땜납(8)을 용융시키지 않고 캐리어 기판(4)과 패키지 베어링 기판(6)을 접속하고 있는 땜납(5)만이 용융될 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 반도체 소자의 장착 구조의 제조 방법에 대해 상세히 설명하기로 한다.
우선, 배선판(9) 상에 패키지 베어링 기판(6)을 부착하는 공정을 기술할 것이다.
도 3a를 참조하면, 패키지 베어링 기판(6)의 하면의 패드(15)에 땜납 범프(81)가 설치되어 있다. 땜납 범프(81)를 설치하는 방법으로서 패키지 베어링 기판(6)의 패드(15) 상에 스크린 인쇄(screen printing)에 의해 크림 땜납(cream solder)을 제공하고, 가열 리플로우를 행하는데 즉, 땜납이 Sn과 Pb가 63/37의 중량비로 된 공정 땜납인 경우, 210℃에서 크림 땜납을 가열시킨다. 이 크림 땜납은 용융되어 반구형의 땜납 범프(81)로 될 것이다. 별도의 방법으로서, 미리 구형으로 가공된 땜납볼을 패드(15) 상에 배치하여 가열 리플로우 처리시키는 방법도 있다. 패키지 베어링 기판(6)의 인접하는 패드(15) 간의 간격이 1㎜인 경우, 패드(15)의 형상은 직경 약 0. 5㎜ 정도의 구형이 바람직하고, 땜납 범프(81)의 높이는 0. 5 내지 0. 7㎜ 정도가 바람직하다.
다음에, 배선판(9) 상의 패드(16)와 패키지 베어링 기판(6) 상의 땜납 범프(81)가 상호 중첩되도록 정렬하여 가열 리플로우 처리함으로써, 도 3b에 도시한 바와 같이 패키지 베어링 기판(6)의 패드(15)와 배선판(9)의 패드(16)가 땜납(8)에 의해 상호 전기적 및 기계적으로 접속된다. 배선판(9) 상의 패드(16)의 크기도 패키지 베어링 기판(6)의 패드(15)와 거의 동일한 것이 바람직하다. 패키지 베어링 기판(6)과 배선판(9)간의 갭은 땜납(8)의 표면 장력에 의해 약 0. 5㎜ 정도 확보된다.
다음 공정은, 도 3c에 도시한 바와 같이 언더필(7)을 패키지 베어링 기판(6)과 배선판(9)과의 간극에 충전시키는 공정이다. 언더필(7)은 패키지 베어링 기판(6)의 주위로부터 주입된다. 언더필(7)은 가열 경화형(thermosetting)의 에폭시계 수지 등으로 구성되고, 패키지 베어링 기판(6)과 배선판(9)과의 갭에 보이드가 발생하는 것을 막기 위해 패키지 베어링 기판(6)의 1개의 변 또는 인접하는 2개의 변으로부터 제공하는 것이 바람직하다. 언더필(7)은 디스펜서(dispenser)로 주입되고, 주입된 언더필(7)은 패키지 베어링 기판(6)과 배선판(9)과의 갭을 모세관 현상(capillary action)에 의해 침투해 간다. 패키지 베어링 기판(6)과 배선판(9)과의 갭을 언더필(7)로 완전히 충전할 경우, 언더필(7)을 경화될 온도까지 가열하여 경화시킨다.
다음에 반도체 패키지(10)의 제조 공정을 설명하기로 한다.
도 4를 참조하면, 반도체 패키지(10)의 제조 방법은 상기 패키지 베어링 기판(6)을 배선판(9)에 부착하는 방법과 거의 동일하다. 도 4a에 도시한 바와 같이 우선, 반도체 소자(1)의 패드(11)에 미리 땜납 범프(21)를 설치한다. 반도체 소자(1)의 인접하는 패드(11) 간의 간격이 0. 5㎜로 미세할 경우, 크림 땜납 인쇄 방법을 적용하는 것은 곤란하기 때문에 미리 형상화된 땜납볼을 제공하는 것이 바람직하다. 땜납볼을 패드(11) 상에 배치하고, 예를 들면 땜납이 Sn과 Pb가 63/37의 중량비로 된 공정 땜납인 경우, 210℃에서 가열 리플로우시킴으로써 땜납 범프(21)가 형성된다.
다음에 캐리어 기판(4)의 상면의 패드(12)와 반도체 소자(1)의 땜납 범프(21)가 상호 중첩되도록 정렬시키고, 가열 리플로우를 행함으로써, 도 4b에 도시한 바와 같이 반도체 소자(1)의 패드(11)와 캐리어 기판(4)의 패드(12)를 땜납(2)에 의해 상호 전기적 및 기계적으로 접속한다. 반도체 소자(1)의 패드(11)는 캐리어 기판(4)의 패드(12)와 거의 동일한 것이 바람직하다.
다음 공정은, 도 4c에 도시한 바와 같이 언더필(3)을 반도체 소자(1)와 캐리어 기판(4) 간의 갭에 충전시키는 공정이다. 언더필(3)은 상기 언더필(7)과 마찬가지로 가열 경화형의 에폭시계 수지 등으로 구성되어, 반도체 소자(1)와 캐리어 기판(4) 간의 갭내에 보이드(void)가 발생하는 것을 막기 위해 디스펜스(dispense)에 의해 반도체 소자(1)의 1개의 변 또는 인접하는 2개의 변으로부터 제공하는 것이 바람직하다. 반도체 소자(1)와 캐리어 기판(4) 간의 갭을 언더필(3)로 완전히 충전시킨 경우, 언더필(3)을 경화 온도까지 가열하여 경화시킨다.
다음에 반도체 패키지(10)를 배선판(9) 상에 부착된 패키지 베어링 기판(6) 상에 부착하는 공정에 대해 설명하기로 한다.
도 2a를 참조하면, 반도체 패키지(10)의 캐리어 기판(4)의 하면의 패드(13)에는 땜납 범프(51)가 설치되어 있다. 땜납 범프(51)를 설치하는 한가지 방법으로 스크린 인쇄에 의해 캐리어 기판(4)의 패드(13) 상에 크림 땜납을 제공하여, 가열 리플로우 즉, Sn과 Pb의 공정 땜납이 63/37의 중량비라면 크림 솔더를 210℃에서 가열한다. 그러면 크림 땜납은 용융되어 반구형의 땜납 범프(51)로 될 것이다. 다른 방법으로는, 미리 형상화된 땜납볼을 패드(13)에 걸쳐 배치하여 가열 리플로우시키는 방법이 있다. 캐리어 기판(4)의 인접하는 패드(13)들 간의 간격이 1㎜인 경우, 패드(13)의 크기는 직경 약 0. 5㎜ 정도의 구형이 바람직하고, 땜납 범프(51)의 높이는 대략 0. 5 내지 0. 7㎜ 정도가 바람직하다.
다음, 패키지 베어링 기판(6) 상의 패드(14)와, 캐리어 기판(4) 상의 땜납범프(51)는 상호 중첩되도록 정렬되어 가열 리플로우를 행함으로써, 도 2b에 도시한 바와 같이, 캐리어 기판(4)의 패드(13)와, 패키지 베어링 기판(6)의 패드(14)가 땜납(5)에 의해 상호 전기적 및 기계적으로 접속된다. 패키지 베어링 기판(6) 상의 패드(14)의 크기도 캐리어 기판(4)의 패드(13)와 바람직하게는 거의 동일하다. 캐리어 기판(4)과 패키지 베어링 기판(6) 간의 갭은 땜납(5)의 표면 장력에 의해 약 0. 5㎜ 정도 확보된다. 이로써 반도체 패키지(10)를 배선판(9) 상에 부착된 패키지 베어링 기판(6) 상에 부착하는 공정을 완료한다.
다음에, 본 발명의 제2 실시예를 도면을 참조하여 설명할 것이며, 이 제2 실시예의 특징은 배선판 상에 복수의 패키지 베어링 기판이 배치되어 있다는 것에 있다. 구성의 다른 양태는 제1 실시예와 마찬가지이다.
도 5를 참조하면, 배선판(91) 상에 복수의 패키지 베어링 기판(6)이 배치되고, 제1 실시예와 마찬가지로, 각 패키지 베어링 기판(6)의 하면의 패드(15)가 땜납(82)에 의해 배선판(91)의 패드(161)에 전기적 및 기계적으로 접속되어 있고, 패키지 베어링 기판(6)과 배선판(91)과의 갭은 언더필(71)로 충전되어 있다. 각 패키지 베어링 기판(6) 상에는 땜납(52)에 의해 하나의 반도체 패키지(10)가 전기적 및 기계적으로 접속되어 있다.
다음에, 본 발명의 제3 실시예를 도면을 참조하여 설명할 것이며, 이는 복수의 반도체 패키지가 배선판 상의 패키지 베어링 기판 상에 장착되어 있는 것을 그 특징으로 한다. 구성의 다른 양태는 제1 실시예와 동일하다.
도 6을 참조하면, 복수의 반도체 패키지(10)가 땜납(53)에 의해 배선판(92)상의 패키지 베어링 기판(61) 상에 전기적 및 기계적으로 접속되어 있다. 패키지 베어링 기판(61) 상의 패드(141)는 복수의 반도체 패키지(10)의 패드(13)가 매칭되도록 배치되어 있고, 패키지 베어링 기판(61)의 하면의 패드(151)와, 배선판(92) 상의 패드(162)는 땜납(83)에 의해 전기적 및 기계적으로 접속되어 있고, 패키지 베어링 기판(61)과 배선판(92) 간의 갭은 언더필(72)로 충전되어 상술한 바와 같은 납땜부 및 패드 부착부에 가해지는 응력을 분산시키게 된다. 그러나, 패키지 베어링 기판(61)의 열팽창 계수가 배선판(92)의 열팽창 계수와 상당히 차이가 있는 경우, 예를 들어 패키지 베어링 기판(61)이 알루미나로 이루어지고 인쇄 회로 기판을 배선판(92)으로서 채용한 경우, 패키지 베어링 기판(61)의 외형이 지나치게 커지면 응력이 너무 커서 언더필(72)로 완화할 수 없게 되므로 언더필 자체로서 균열 또는 박리 등을 발생시킬 가능성이 있다. 따라서 패키지 베어링 기판(61)의 외형 칫수는 최대로도 50㎜×50㎜ 정도가 바람직하다.
다음, 본 발명의 제4 실시예를 도면을 참조하여 설명할 것이며, 이는 배선판 상에 복수의 패키지 베어링 기판이 배치되어 있고, 상기 패키지 베어링 기판 상에 복수의 반도체 패키지가 장착되어 있는 점을 특징으로 한다. 다른 구성의 양태는 제1 실시예와 동일하다.
도 7을 참조하면, 복수의 패키지 베어링 기판(61)이 배선판(93) 상에 배치되고, 배선판(93)과 패키지 베어링 기판(61)이 땜납(84)에 의해 전기적 및 기계적으로 접속되어 있고, 배선판(93)과 패키지 베어링 기판(61)과의 갭에는 언더필(73)이 충전되어 있다. 패키지 베어링 기판(61) 상에는 복수의 반도체 소자(10)가 제3 실시예에서와 동일한 구성으로 장착되어 있다.
이상의 설명에서 명백한 바와 같이 본 발명에 따르면, 반도체 패키지가 패키지 베어링 기판 상에 납땜에 의해 장착되어 있고, 상기 패키지 베어링 기판은 배선판 상에 이들 갭 사이가 언더필로 충전된 상태로 배열되어 이들이 납땜에 의해 접속되며, 반도체 패키지 캐리어 기판과 상기 패키지 베어링 기판이 거의 동일하거나 또는 상호 근사하기 때문에, 반도체 패키지를 패키지 베어링 기판에 직접 납땜에 의해 장착시킬 수 있다. 납땜된 단자들을 미세한 간격으로 배열하는 것이 가능해져서, 이 결과 고밀도 다핀 장착 구조가 실현될 수 있다.
또한, 상기 반도체 패키지를 상기 패키지 베어링 기판상에 납땜만으로 접속하고 있기 때문에 반도체 패키지의 교체를 용이하게 실현할 수 있다.

Claims (10)

  1. 하나 이상의 반도체 소자 장착 구조에 있어서,
    적어도 하나의 반도체 소자를 포함하는 적어도 하나의 반도체 패키지가 장착되어 있는 배선판(wiring board);
    그 외형 크기(external size)가 상기 반도체 패키지의 크기와 동일하거나 더 크고, 상면(upper surface)에 상기 반도체 패키지와 접속하기 위한 전극을 갖고 있고, 하면(lower surface)에는 상기 배선판과 접속하기 위한 전극을 갖는 패키지 베어링 기판(package bearing substrate);
    상기 배선판의 전극과 상기 패키지 베어링 기판의 하면 상에 있는 전극을 접속하기 위한 땜납(solder piece); 및
    상기 배선판 및 상기 패키지 베어링 기판을 고착시키기 위해 납땜된 접합부(soldered junction)를 충전하는 언더필링재(under-filling material)
    를 포함하는 것을 특징으로 하는 반도체 소자의 장착 구조.
  2. 제1항에 있어서, 상기 배선판 상에 복수의 패키지 베어링 기판이 장착되는 것을 특징으로 하는 반도체 소자의 장착 구조.
  3. 제1항에 있어서, 상기 반도체 패키지 중 하나가 납땜에 의해 상기 배선판 상의 하나의 패키지 베어링 기판 상에 접속되는 것을 특징으로 하는 반도체 소자의장착 구조.
  4. 제1항에 있어서, 상기 배선판 상에 복수의 패키지 베어링 기판이 배치되고, 상기 반도체 패키지중 하나가 납땜에 의해 하나의 패키지 베어링 기판에 접속되는 것을 특징으로 하는 반도체 소자의 장착 구조.
  5. 제1항에 있어서, 복수의 상기 반도체 패키지가 납땜에 의해 상기 배선판 상의 하나의 패키지 베어링 기판에 접속되는 것을 특징으로 하는 반도체 소자의 장착 구조.
  6. 제1항에 있어서, 복수의 패키지 베어링 기판이 상기 배선판 상에 배치되고, 복수의 상기 반도체 패키지가 납땜에 의해 하나의 패키지 베어링 기판에 접속되는 것을 특징으로 하는 반도체 소자의 장착 구조.
  7. 제3항에 있어서, 상기 배선판 상에 배치된 상기 패키지 베어링 기판의 열팽창 계수는 상기 반도체 패키지의 열팽창 계수와 거의 동일한 것을 특징으로 하는 반도체 소자의 장착 구조.
  8. 제3항에 있어서, 상기 배선판 상에 배치된 상기 패키지 베어링 기판의 열팽창 계수와 상기 반도체 패키지의 열팽창 계수와의 차는 상기 반도체 패키지의 열팽창 계수의 50% 이하인 것을 특징으로 하는 반도체 소자의 장착 구조.
  9. 제3항에 있어서, 상기 배선판과 상기 배선판 상에 배치된 상기 패키지 베어링 기판을 접속하는 땜납의 용융점은 상기 패키지 베어링 기판과 상기 반도체 패키지를 접속하는 땜납의 용융점과 같은 것을 특징으로 하는 반도체 소자의 장착 구조.
  10. 제3항에 있어서, 상기 배선판과 상기 배선판 상에 배치된 상기 패키지 베어링 기판을 접속하는 땜납의 용융점은 상기 패키지 베어링 기판과 상기 반도체 패키지를 접속하는 땜납의 용융점보다 더 높은 것을 특징으로 하는 반도체 소자의 장착 구조.
KR1019980031437A 1997-08-06 1998-08-01 반도체소자의장착구조 KR100294958B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9212065A JPH1154884A (ja) 1997-08-06 1997-08-06 半導体装置の実装構造
JP97-212065 1997-08-06

Publications (2)

Publication Number Publication Date
KR19990023296A KR19990023296A (ko) 1999-03-25
KR100294958B1 true KR100294958B1 (ko) 2001-07-12

Family

ID=16616294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980031437A KR100294958B1 (ko) 1997-08-06 1998-08-01 반도체소자의장착구조

Country Status (5)

Country Link
US (1) US5973930A (ko)
EP (1) EP0896501A3 (ko)
JP (1) JPH1154884A (ko)
KR (1) KR100294958B1 (ko)
CA (1) CA2242802C (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165819A (en) * 1992-10-20 2000-12-26 Fujitsu Limited Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure
US5981312A (en) * 1997-06-27 1999-11-09 International Business Machines Corporation Method for injection molded flip chip encapsulation
US5908544A (en) 1997-09-04 1999-06-01 Gould Electronics, Inc. Zinc-chromium stabilizer containing a hydrogen inhibiting additive
JPH11186326A (ja) * 1997-12-24 1999-07-09 Shinko Electric Ind Co Ltd 半導体装置
JP2000040867A (ja) * 1998-07-24 2000-02-08 Shinko Electric Ind Co Ltd 半導体チップ実装用回路基板
US6229218B1 (en) * 1998-11-06 2001-05-08 Mcms, Inc. Interconnect device and method for mating dissimilar electronic package footprints
US6331446B1 (en) 1999-03-03 2001-12-18 Intel Corporation Process for underfilling a controlled collapse chip connection (C4) integrated circuit package with an underfill material that is heated to a partial gel state
US6528345B1 (en) 1999-03-03 2003-03-04 Intel Corporation Process line for underfilling a controlled collapse
US20020014688A1 (en) 1999-03-03 2002-02-07 Suresh Ramalingam Controlled collapse chip connection (c4) integrated circuit package which has two dissimilar underfill materials
JP2000260912A (ja) * 1999-03-05 2000-09-22 Fujitsu Ltd 半導体装置の実装構造及び半導体装置の実装方法
JP2001007473A (ja) * 1999-06-17 2001-01-12 Nec Corp 集積回路素子の実装構造および方法
US6297562B1 (en) 1999-09-20 2001-10-02 Telefonaktieboalget Lm Ericsson (Publ) Semiconductive chip having a bond pad located on an active device
US6700209B1 (en) 1999-12-29 2004-03-02 Intel Corporation Partial underfill for flip-chip electronic packages
US6369448B1 (en) 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
US6335491B1 (en) 2000-02-08 2002-01-01 Lsi Logic Corporation Interposer for semiconductor package assembly
US6734540B2 (en) * 2000-10-11 2004-05-11 Altera Corporation Semiconductor package with stress inhibiting intermediate mounting substrate
US6665194B1 (en) 2000-11-09 2003-12-16 International Business Machines Corporation Chip package having connectors on at least two sides
US6816385B1 (en) * 2000-11-16 2004-11-09 International Business Machines Corporation Compliant laminate connector
US20020093109A1 (en) * 2001-01-12 2002-07-18 Kline Eric Vance Composition and method for containing metal ions in electronic devices
DE10134986B4 (de) * 2001-07-18 2004-04-29 Infineon Technologies Ag Verbindung gehäusegefaßter integrierter Speicherbausteine mit einer Leiterplatte
WO2003017367A1 (en) * 2001-08-17 2003-02-27 Virtual Integration, Inc. Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same
US6657134B2 (en) * 2001-11-30 2003-12-02 Honeywell International Inc. Stacked ball grid array
JP2004327951A (ja) * 2003-03-06 2004-11-18 Shinko Electric Ind Co Ltd 半導体装置
JP4383113B2 (ja) * 2003-07-29 2009-12-16 京セラ株式会社 積層型配線基板の製造方法
JP4771808B2 (ja) * 2003-09-24 2011-09-14 イビデン株式会社 半導体装置
CN100477180C (zh) * 2003-09-24 2009-04-08 揖斐电株式会社 中继基板及多层印刷电路板
US7566960B1 (en) * 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
KR100573302B1 (ko) * 2004-10-07 2006-04-24 삼성전자주식회사 와이어 본딩을 이용한 패키지 스택 및 그 제조 방법
KR100626618B1 (ko) * 2004-12-10 2006-09-25 삼성전자주식회사 반도체 칩 적층 패키지 및 제조 방법
US7939934B2 (en) * 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
JP2006269917A (ja) * 2005-03-25 2006-10-05 Kyocera Corp 積層配線基板及びその実装方法
JP4899406B2 (ja) 2005-10-12 2012-03-21 日本電気株式会社 フリップチップ型半導体装置
US7605477B2 (en) * 2007-01-25 2009-10-20 Raytheon Company Stacked integrated circuit assembly
JP5207659B2 (ja) * 2007-05-22 2013-06-12 キヤノン株式会社 半導体装置
US7768138B2 (en) * 2007-10-23 2010-08-03 Panasonic Corporation Semiconductor device
JP5548342B2 (ja) * 2007-10-23 2014-07-16 パナソニック株式会社 半導体装置
CN102513682A (zh) * 2012-01-06 2012-06-27 江苏华光双顺机械制造有限公司 一种焊机用轮式电极
US8932909B2 (en) * 2012-11-14 2015-01-13 International Business Machines Corporation Thermocompression for semiconductor chip assembly
KR20140101984A (ko) * 2013-02-13 2014-08-21 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
JP6623508B2 (ja) 2014-09-30 2019-12-25 日亜化学工業株式会社 光源及びその製造方法、実装方法
US10303203B2 (en) 2016-01-25 2019-05-28 Samsung Electronics Co., Ltd. Semiconductor device, semiconductor system and method for operating semiconductor device
WO2020214148A1 (en) * 2019-04-15 2020-10-22 Hewlett-Packard Development Company, L.P. Printed circuit boards with electrical contacts and solder joints of higher melting temperatures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3777221A (en) * 1972-12-18 1973-12-04 Ibm Multi-layer circuit package
JPH04154136A (ja) * 1990-10-18 1992-05-27 Fujitsu Ltd ベアチップの実装方法
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
JPH05211202A (ja) * 1991-06-27 1993-08-20 Motorola Inc 複合フリップ・チップ半導体装置とその製造およびバーンインの方法
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
DE4326104A1 (de) * 1993-08-04 1995-02-09 Blaupunkt Werke Gmbh Elektrische Baugruppe
US5473814A (en) * 1994-01-07 1995-12-12 International Business Machines Corporation Process for surface mounting flip chip carrier modules
US5477933A (en) * 1994-10-24 1995-12-26 At&T Corp. Electronic device interconnection techniques
JPH08191128A (ja) * 1995-01-09 1996-07-23 Hitachi Ltd 電子装置

Also Published As

Publication number Publication date
EP0896501A3 (en) 2000-12-06
EP0896501A2 (en) 1999-02-10
KR19990023296A (ko) 1999-03-25
JPH1154884A (ja) 1999-02-26
CA2242802C (en) 2002-03-26
US5973930A (en) 1999-10-26
CA2242802A1 (en) 1999-02-06

Similar Documents

Publication Publication Date Title
KR100294958B1 (ko) 반도체소자의장착구조
US6562662B2 (en) Electronic package with bonded structure and method of making
US5859470A (en) Interconnection of a carrier substrate and a semiconductor device
KR100552943B1 (ko) 솔더 범프를 위한 폴리머 칼라
EP0915505B1 (en) Semiconductor device package, manufacturing method thereof and circuit board therefor
KR100743342B1 (ko) 반도체 장치의 제조 방법
JP2842361B2 (ja) 半導体装置
US6163462A (en) Stress relief substrate for solder ball grid array mounted circuits and method of packaging
US6310403B1 (en) Method of manufacturing components and component thereof
US6396155B1 (en) Semiconductor device and method of producing the same
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JP4569605B2 (ja) 半導体装置のアンダーフィルの充填方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
US6943060B1 (en) Method for fabricating integrated circuit package with solder bumps
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
US6649833B1 (en) Negative volume expansion lead-free electrical connection
KR970013144A (ko) 반도체장치 및 그 제조방법
JP2001024029A (ja) フリップチップ実装型半導体装置及びその製造方法
JPH10247706A (ja) ボールグリッドアレイパッケージ
JP3405136B2 (ja) 電子部品および電子部品の製造方法ならびに電子部品の実装構造
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JP3757895B2 (ja) 半導体装置
KR100475338B1 (ko) 와이어본더를이용한칩스케일패키지및제조방법
JPH11330158A (ja) 半導体装置およびその製造方法
KR19990034732A (ko) 금속 입자를 이용한 플립칩 접속 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060410

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee