JPH10247706A - ボールグリッドアレイパッケージ - Google Patents
ボールグリッドアレイパッケージInfo
- Publication number
- JPH10247706A JPH10247706A JP6915697A JP6915697A JPH10247706A JP H10247706 A JPH10247706 A JP H10247706A JP 6915697 A JP6915697 A JP 6915697A JP 6915697 A JP6915697 A JP 6915697A JP H10247706 A JPH10247706 A JP H10247706A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resin
- ceramic substrate
- solder
- grid array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 搭載する基板との間の熱応力を軽減してパッ
ケージの大型化に対応することのできるＢＧＡパッケー
ジ電子部品の提供。 【解決手段】 電子部品１０は，セラミック基板１１
と，セラミック基板１１上に搭載された電子素子（半導
体チップ１２）と，外部接続用の半田ボール１３を接合
してなる合成樹脂製の樹脂基板１５と，セラミック基板
１１の底面と樹脂基板１５の上面との間に充填された合
成樹脂製のアンダーフィル１６と，セラミック基板１１
の底面と樹脂基板１５の上面との間を電気的に接続する
中継用の半田部材１７と，半導体チップ１２とセラミッ
ク基板１１の上部を被覆する樹脂モールド２１とを有
し，アンダーフィル１６の熱膨張係数は，セラミック基
板１１の熱膨張係数と樹脂基板１５の熱膨張係数の中間
の値を有している。
ケージの大型化に対応することのできるＢＧＡパッケー
ジ電子部品の提供。 【解決手段】 電子部品１０は，セラミック基板１１
と，セラミック基板１１上に搭載された電子素子（半導
体チップ１２）と，外部接続用の半田ボール１３を接合
してなる合成樹脂製の樹脂基板１５と，セラミック基板
１１の底面と樹脂基板１５の上面との間に充填された合
成樹脂製のアンダーフィル１６と，セラミック基板１１
の底面と樹脂基板１５の上面との間を電気的に接続する
中継用の半田部材１７と，半導体チップ１２とセラミッ
ク基板１１の上部を被覆する樹脂モールド２１とを有
し，アンダーフィル１６の熱膨張係数は，セラミック基
板１１の熱膨張係数と樹脂基板１５の熱膨張係数の中間
の値を有している。
Description
【０００１】
【技術分野】本発明は，半導体素子を搭載するためのボ
ールグリッドアレイパッケージに関する。
ールグリッドアレイパッケージに関する。
【０００２】
【従来技術】ボールグリッドアレイパッケージの電子部
品９０の基本的な構成は，図３に示すように，基板９２
に搭載された半導体チップなどの半導体素子９１と，プ
リント配線基板９６に接合し且つ電気的に接続するため
の半田ボール９３とを有し，樹脂モールド９５で半導体
素子９１を気密封止したり、絶縁性のキャップを用いて
封止したりしている。同図において，符号９４１はボン
ディングワイヤー，符号９４２は基板９２に形成された
導体回路である。なお，半導体素子の基板９２への接続
方法としては，フリップチップ方式のようなボンディン
グワイヤーを使用しない方法もある。そして，基板９２
の材料は，例えばアルミナ等のセラミックが多く用いら
れている。また，プリント配線基板９６には，合成樹脂
製の基板が多く用いられている。
品９０の基本的な構成は，図３に示すように，基板９２
に搭載された半導体チップなどの半導体素子９１と，プ
リント配線基板９６に接合し且つ電気的に接続するため
の半田ボール９３とを有し，樹脂モールド９５で半導体
素子９１を気密封止したり、絶縁性のキャップを用いて
封止したりしている。同図において，符号９４１はボン
ディングワイヤー，符号９４２は基板９２に形成された
導体回路である。なお，半導体素子の基板９２への接続
方法としては，フリップチップ方式のようなボンディン
グワイヤーを使用しない方法もある。そして，基板９２
の材料は，例えばアルミナ等のセラミックが多く用いら
れている。また，プリント配線基板９６には，合成樹脂
製の基板が多く用いられている。
【０００３】
【解決しようとする課題】しかしながら，上記ボールグ
リッドアレイパッケージの電子部品９０の基板９２とし
てセラミックを用い，合成樹脂製のプリント配線基板９
６に搭載した場合には，次のような問題点がある。それ
は，セラミック製の基板９２と合成樹脂製のプリント配
線基板９６との間の熱膨張係数の差により，電子部品９
０とプリント配線基板９６との間に熱応力が働き，半田
ボール９３にクラック等が発生して接合信頼性を著しく
損なうため、ボールグリッドアレイパッケージの大きさ
（面積）が制限されることである。その理由は，基板９
２の面積が大きいほど上記両部間に働く熱応力の大きさ
も大きくなるからである。その結果，電子部品１個当た
りの大きさ（面積）が制限され，ひいては電子部品を搭
載するプリントボード及び装置の小型化も妨げられるこ
とになる。
リッドアレイパッケージの電子部品９０の基板９２とし
てセラミックを用い，合成樹脂製のプリント配線基板９
６に搭載した場合には，次のような問題点がある。それ
は，セラミック製の基板９２と合成樹脂製のプリント配
線基板９６との間の熱膨張係数の差により，電子部品９
０とプリント配線基板９６との間に熱応力が働き，半田
ボール９３にクラック等が発生して接合信頼性を著しく
損なうため、ボールグリッドアレイパッケージの大きさ
（面積）が制限されることである。その理由は，基板９
２の面積が大きいほど上記両部間に働く熱応力の大きさ
も大きくなるからである。その結果，電子部品１個当た
りの大きさ（面積）が制限され，ひいては電子部品を搭
載するプリントボード及び装置の小型化も妨げられるこ
とになる。
【０００４】例えば，基板９２にアルミナを用い，プリ
ント配線基板９６の材料としてガラスエポキシ等を用い
た場合には，上記ボールグリッドアレイパッケージの大
きさは２５ｍｍ×２５ｍｍ程度に制限される。本発明
は，かかる従来の問題点に鑑みてなされたものであり，
電子部品と電子部品を搭載する基板との間の熱応力を軽
減し，サイズを大型化することのできるボールグリッド
アレイパッケージを提供しようとするものである。
ント配線基板９６の材料としてガラスエポキシ等を用い
た場合には，上記ボールグリッドアレイパッケージの大
きさは２５ｍｍ×２５ｍｍ程度に制限される。本発明
は，かかる従来の問題点に鑑みてなされたものであり，
電子部品と電子部品を搭載する基板との間の熱応力を軽
減し，サイズを大型化することのできるボールグリッド
アレイパッケージを提供しようとするものである。
【０００５】
【課題の解決手段】本願の発明は，半導体素子を構成す
るためのボールグリッドアレイパッケージであって，セ
ラミック基板と，このセラミック基板上に搭載される半
導体素子との接続端子と，外部との接続用の半田ボール
を接合してなる合成樹脂製の樹脂基板と，上記セラミッ
ク基板の底面と上記樹脂基板の上面との間に充填された
合成樹脂製のアンダーフィルと，上記セラミック基板の
底面と上記樹脂基板の上面との間を電気的に接続する中
継用の半田部材とを有しており，上記アンダーフィルの
熱膨張係数は，上記セラミック基板の熱膨張係数と上記
樹脂基板の熱膨張係数の中間の値を有していることを特
徴とするボールグリッドアレイパッケージにある。
るためのボールグリッドアレイパッケージであって，セ
ラミック基板と，このセラミック基板上に搭載される半
導体素子との接続端子と，外部との接続用の半田ボール
を接合してなる合成樹脂製の樹脂基板と，上記セラミッ
ク基板の底面と上記樹脂基板の上面との間に充填された
合成樹脂製のアンダーフィルと，上記セラミック基板の
底面と上記樹脂基板の上面との間を電気的に接続する中
継用の半田部材とを有しており，上記アンダーフィルの
熱膨張係数は，上記セラミック基板の熱膨張係数と上記
樹脂基板の熱膨張係数の中間の値を有していることを特
徴とするボールグリッドアレイパッケージにある。
【０００６】本発明において最も注目すべきことは，電
子部品を搭載するためのセラミック基板の他に底面に半
田ボールで接合した合成樹脂製の樹脂基板がもう一つ設
けられており，上記セラミック基板と樹脂基板との間に
アンダーフィルを介設させてあること，そして，上記ア
ンダーフィルの熱膨張係数は，上記セラミック基板の熱
膨張係数と上記樹脂基板の熱膨張係数の中間の値を有し
ていることである。
子部品を搭載するためのセラミック基板の他に底面に半
田ボールで接合した合成樹脂製の樹脂基板がもう一つ設
けられており，上記セラミック基板と樹脂基板との間に
アンダーフィルを介設させてあること，そして，上記ア
ンダーフィルの熱膨張係数は，上記セラミック基板の熱
膨張係数と上記樹脂基板の熱膨張係数の中間の値を有し
ていることである。
【０００７】その結果，第１に電子部品の底部に位置す
る基板を樹脂基板としたことにより，電子部品が搭載さ
れるプリント配線基板を合成樹脂基板とした場合にも，
電子部品の底部とプリント配線基板との間に働く熱応力
を小さくすることができる。従来のように電子部品の底
部をセラミック基板とした場合に比べて，プリント配線
基板とパッケージ底部との間の熱膨張係数の差が少なく
なるからである。従って，より面積の大きな大型のボー
ルグリッドアレイパッケージを電子部品に使用すること
が可能となり，電子装置の集約度を向上させることがで
きる。
る基板を樹脂基板としたことにより，電子部品が搭載さ
れるプリント配線基板を合成樹脂基板とした場合にも，
電子部品の底部とプリント配線基板との間に働く熱応力
を小さくすることができる。従来のように電子部品の底
部をセラミック基板とした場合に比べて，プリント配線
基板とパッケージ底部との間の熱膨張係数の差が少なく
なるからである。従って，より面積の大きな大型のボー
ルグリッドアレイパッケージを電子部品に使用すること
が可能となり，電子装置の集約度を向上させることがで
きる。
【０００８】また，第２点として，電子部品の内部にお
いては，セラミック基板と樹脂基板の間に中間的な熱膨
張係数のアンダーフィルを介設させてあるため，上下の
基板部に働く熱応力は分散されて低減する。その結果，
上記のようにボールグリッドアレイパッケージの面積を
大きくしても，電子部品をプリント配線板に搭載した場
合に生ずる熱応力の不具合が解消し実用上の問題が生じ
なくなる。上記のように，本発明に係るボールグリッド
アレイパッケージは，従来よりも大型化することが可能
となり，電子装置の小型化に寄与することができる。
いては，セラミック基板と樹脂基板の間に中間的な熱膨
張係数のアンダーフィルを介設させてあるため，上下の
基板部に働く熱応力は分散されて低減する。その結果，
上記のようにボールグリッドアレイパッケージの面積を
大きくしても，電子部品をプリント配線板に搭載した場
合に生ずる熱応力の不具合が解消し実用上の問題が生じ
なくなる。上記のように，本発明に係るボールグリッド
アレイパッケージは，従来よりも大型化することが可能
となり，電子装置の小型化に寄与することができる。
【０００９】なお，上記樹脂基板対しては，通常ビアホ
ールを形成して上記中継用の半田と半田ボールとの間を
電気的に接続する。また，請求項２記載のように，外部
接続用の半田ボールは，前記中継用の半田部材よりも融
点が低い共晶半田であることが好ましい。外部接続用の
半田ボールを介して、プリント配線板への接続時に中継
用の半田が溶融してはいけないからである。
ールを形成して上記中継用の半田と半田ボールとの間を
電気的に接続する。また，請求項２記載のように，外部
接続用の半田ボールは，前記中継用の半田部材よりも融
点が低い共晶半田であることが好ましい。外部接続用の
半田ボールを介して、プリント配線板への接続時に中継
用の半田が溶融してはいけないからである。
【００１０】
実施形態例 本例は，図１に示すように，本発明にかかるボールグリ
ッドアレイ（ＢＧＡ）パッケージ１０を用いたの電子部
品１を樹脂製のプリント配線基板４１に搭載した例であ
る。電子部品１は，半導体素子１２をＢＧＡパッケージ
１０に搭載し，樹脂モールド２１により封止したもので
ある。そして，ＢＧＡパッケージ１０は，セラミック基
板１１と，外部との接続用の半田ボール１３と，底面に
半田ボール１３を接合してなる合成樹脂製の樹脂基板１
５と，セラミック基板１１の底面と樹脂基板１５の上面
との間に充填された合成樹脂製のアンダーフィル１６
と，セラミック基板１１の底面と樹脂基板１５の上面と
の間を電気的に接続する中継用の半田部材１７とを有し
ている。
ッドアレイ（ＢＧＡ）パッケージ１０を用いたの電子部
品１を樹脂製のプリント配線基板４１に搭載した例であ
る。電子部品１は，半導体素子１２をＢＧＡパッケージ
１０に搭載し，樹脂モールド２１により封止したもので
ある。そして，ＢＧＡパッケージ１０は，セラミック基
板１１と，外部との接続用の半田ボール１３と，底面に
半田ボール１３を接合してなる合成樹脂製の樹脂基板１
５と，セラミック基板１１の底面と樹脂基板１５の上面
との間に充填された合成樹脂製のアンダーフィル１６
と，セラミック基板１１の底面と樹脂基板１５の上面と
の間を電気的に接続する中継用の半田部材１７とを有し
ている。
【００１１】そして，アンダーフィル１６の熱膨張係数
は，セラミック基板１１の熱膨張係数と樹脂基板１５の
熱膨張係数の中間の値を有している。また，樹脂基板１
５を形成する合成樹脂は，ガラスエポキシであり，アン
ダーフィル１６を形成する合成樹脂は，エポキシ樹脂で
ある。そして，プリント配線板４１の基板材料は，ガラ
スエポキシである。また，中継用の半田部材１７は，融
点２８０℃ぐらいの高融点半田であり，半田ボール１３
は，中継用の半田１７よりも融点が低い共晶半田であ
る。なお同図において，符号２２はボンディングワイヤ
ー，符号２３及び１１１は導体回路，符号１５３は半田
部材１７と半田ボール１３ドとの間を接続するビアホー
ルである。
は，セラミック基板１１の熱膨張係数と樹脂基板１５の
熱膨張係数の中間の値を有している。また，樹脂基板１
５を形成する合成樹脂は，ガラスエポキシであり，アン
ダーフィル１６を形成する合成樹脂は，エポキシ樹脂で
ある。そして，プリント配線板４１の基板材料は，ガラ
スエポキシである。また，中継用の半田部材１７は，融
点２８０℃ぐらいの高融点半田であり，半田ボール１３
は，中継用の半田１７よりも融点が低い共晶半田であ
る。なお同図において，符号２２はボンディングワイヤ
ー，符号２３及び１１１は導体回路，符号１５３は半田
部材１７と半田ボール１３ドとの間を接続するビアホー
ルである。
【００１２】そして，上記セラミック基板１１と樹脂基
板１５との一体構造は，次のような工程により製作され
る。即ち，図２（ａ）に示すように，始めに回路パター
ン１１１と図示しないビアホールを形成したセラミック
基板１１を用意する。次に，同図（ｂ）に示すように，
ビアホール１５３を形成した樹脂基板１５とセラミック
基板１１とを中継用の半田ボール１７で接合する。その
後，同図（ｃ）に示すように，樹脂を注入する方法によ
りアンダーフィル１６を両基板１１，１５の間に形成す
る。その後は，同図（ａ）に示すように従来と同様に半
導体素子１２を搭載し，モールディングして電子部品１
を形成する。
板１５との一体構造は，次のような工程により製作され
る。即ち，図２（ａ）に示すように，始めに回路パター
ン１１１と図示しないビアホールを形成したセラミック
基板１１を用意する。次に，同図（ｂ）に示すように，
ビアホール１５３を形成した樹脂基板１５とセラミック
基板１１とを中継用の半田ボール１７で接合する。その
後，同図（ｃ）に示すように，樹脂を注入する方法によ
りアンダーフィル１６を両基板１１，１５の間に形成す
る。その後は，同図（ａ）に示すように従来と同様に半
導体素子１２を搭載し，モールディングして電子部品１
を形成する。
【００１３】上記のようにＢＧＡパッケージ１０を構成
した結果，本例の電子部品１並びに電子部品１をプリン
ト配線板４１に搭載したプリントボード８は，次のよう
な作用効果を奏する。即ち，第１にパッケージ１０の底
部を樹脂基板１５としたことにより，電子部品１を搭載
するプリント配線基板４１を樹脂製とした場合にも，電
子部品１の底部とプリント配線基板４１との間に働く熱
応力が小さくなる。図３に示した従来の電子部品９０の
ように，底部をセラミック基板９２とした場合に比べ
て，プリント配線基板４１との間の熱膨張係数の差が少
なくなるからである。その結果，より大面積のボールグ
リッドアレイパッケージ１０を用いた電子部品１を樹脂
製のプリント配線基板４１に搭載することが可能とな
る。
した結果，本例の電子部品１並びに電子部品１をプリン
ト配線板４１に搭載したプリントボード８は，次のよう
な作用効果を奏する。即ち，第１にパッケージ１０の底
部を樹脂基板１５としたことにより，電子部品１を搭載
するプリント配線基板４１を樹脂製とした場合にも，電
子部品１の底部とプリント配線基板４１との間に働く熱
応力が小さくなる。図３に示した従来の電子部品９０の
ように，底部をセラミック基板９２とした場合に比べ
て，プリント配線基板４１との間の熱膨張係数の差が少
なくなるからである。その結果，より大面積のボールグ
リッドアレイパッケージ１０を用いた電子部品１を樹脂
製のプリント配線基板４１に搭載することが可能とな
る。
【００１４】また，電子部品１の内部においては，セラ
ミック基板１１と樹脂基板１５の間に中間的な熱膨張係
数を有するアンダーフィル１６を介設させてあるため，
上下の基板１１，１６の間に働く熱応力は分散されて低
減し，電子部品１及びＢＧＡパッケージ１０を大型化し
ても問題が生じなくなる。また，半田部材１７の融点を
半田ボール１３の融点より高くしたものを使うことによ
り、プリント配線板４１への搭載時の加熱があっても、
半田部材１７は溶融しないので、セラミック基板１１と
樹脂基板１５の剥離やズレ等の問題は起こらない。上記
のような作用効果により，本例のＢＧＡパッケージ１０
を用いることにより，相対的にプリントボード８又は電
子装置を小型化することができる。
ミック基板１１と樹脂基板１５の間に中間的な熱膨張係
数を有するアンダーフィル１６を介設させてあるため，
上下の基板１１，１６の間に働く熱応力は分散されて低
減し，電子部品１及びＢＧＡパッケージ１０を大型化し
ても問題が生じなくなる。また，半田部材１７の融点を
半田ボール１３の融点より高くしたものを使うことによ
り、プリント配線板４１への搭載時の加熱があっても、
半田部材１７は溶融しないので、セラミック基板１１と
樹脂基板１５の剥離やズレ等の問題は起こらない。上記
のような作用効果により，本例のＢＧＡパッケージ１０
を用いることにより，相対的にプリントボード８又は電
子装置を小型化することができる。
【００１５】
【発明の効果】上記のように，本発明によれば，電子部
品と電子部品を搭載する基板との間の熱応力を軽減する
ことができるためパッケージのサイズを大型化すること
ができ，その結果電子装置の小型化に寄与することので
きるボールグリッドアレイパッケージを得ることができ
る。
品と電子部品を搭載する基板との間の熱応力を軽減する
ことができるためパッケージのサイズを大型化すること
ができ，その結果電子装置の小型化に寄与することので
きるボールグリッドアレイパッケージを得ることができ
る。
【図１】実施形態例のボールグリッドアレイパッケージ
を用いた電子部品をプリント配線基板に搭載したプリン
トボードの断面図。
を用いた電子部品をプリント配線基板に搭載したプリン
トボードの断面図。
【図２】実施形態例のボールグリッドパッケージのセラ
ミック基板と樹脂基板とを接合する行程を示す図。
ミック基板と樹脂基板とを接合する行程を示す図。
【図３】従来のボールグリッドアレイパッケージを用い
た電子部品の断面図。
た電子部品の断面図。
１０．．．ボールグリッドアレイパッケージ， １１．．．セラミック基板， １３．．．半田ボール， １５．．．樹脂基板， １６．．．アンダーフィル， １７．．．半田部材，
Claims (2)
- 【請求項１】 半導体素子を構成するためのボールグリ
ッドアレイパッケージであって，セラミック基板と，こ
のセラミック基板上に搭載される半導体素子との接続端
子と，外部との接続用の半田ボールを接合してなる合成
樹脂製の樹脂基板と，上記セラミック基板の底面と上記
樹脂基板の上面との間に充填された合成樹脂製のアンダ
ーフィルと，上記セラミック基板の底面と上記樹脂基板
の上面との間を電気的に接続する中継用の半田部材とを
有しており，上記アンダーフィルの熱膨張係数は，上記
セラミック基板の熱膨張係数と上記樹脂基板の熱膨張係
数の中間の値を有していることを特徴とするボールグリ
ッドアレイパッケージ。 - 【請求項２】 請求項１において，前記外部接続用の半
田ボールは，前記中継用の半田部材よりも融点が低い共
晶半田であることを特徴とするボールグリッドアレイパ
ッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6915697A JPH10247706A (ja) | 1997-03-05 | 1997-03-05 | ボールグリッドアレイパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6915697A JPH10247706A (ja) | 1997-03-05 | 1997-03-05 | ボールグリッドアレイパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10247706A true JPH10247706A (ja) | 1998-09-14 |
Family
ID=13394546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6915697A Pending JPH10247706A (ja) | 1997-03-05 | 1997-03-05 | ボールグリッドアレイパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10247706A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2796497A1 (fr) * | 1999-07-13 | 2001-01-19 | Thomson Csf Detexis | Interconnexion perfectionnee entre un composant electronique et une carte |
| JP2001035968A (ja) * | 1999-07-01 | 2001-02-09 | Intersil Corp | ボールグリッドアレイを具えるパワー半導体実装パッケージ |
| WO2003017367A1 (en) * | 2001-08-17 | 2003-02-27 | Virtual Integration, Inc. | Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same |
| WO2003049512A1 (en) * | 2001-11-30 | 2003-06-12 | Honeywell International Inc. | Ball grid array package |
| US7226654B2 (en) | 2003-07-29 | 2007-06-05 | Kyocera Corporation | Laminated wiring board and its mounting structure |
| KR100816757B1 (ko) | 2006-11-06 | 2008-03-25 | 삼성전자주식회사 | 반도체 소자 패키지 실장용 인쇄 회로 기판 및 이를 이용한반도체 소자 패키지 검사 및 제조 방법 |
| CN113632227A (zh) * | 2019-03-28 | 2021-11-09 | 株式会社电装 | 电子装置 |
-
1997
- 1997-03-05 JP JP6915697A patent/JPH10247706A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001035968A (ja) * | 1999-07-01 | 2001-02-09 | Intersil Corp | ボールグリッドアレイを具えるパワー半導体実装パッケージ |
| FR2796497A1 (fr) * | 1999-07-13 | 2001-01-19 | Thomson Csf Detexis | Interconnexion perfectionnee entre un composant electronique et une carte |
| WO2003017367A1 (en) * | 2001-08-17 | 2003-02-27 | Virtual Integration, Inc. | Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same |
| WO2003049512A1 (en) * | 2001-11-30 | 2003-06-12 | Honeywell International Inc. | Ball grid array package |
| US6657134B2 (en) | 2001-11-30 | 2003-12-02 | Honeywell International Inc. | Stacked ball grid array |
| CN1326433C (zh) * | 2001-11-30 | 2007-07-11 | 霍尼韦尔国际公司 | 球栅阵列封装件 |
| US7226654B2 (en) | 2003-07-29 | 2007-06-05 | Kyocera Corporation | Laminated wiring board and its mounting structure |
| KR100816757B1 (ko) | 2006-11-06 | 2008-03-25 | 삼성전자주식회사 | 반도체 소자 패키지 실장용 인쇄 회로 기판 및 이를 이용한반도체 소자 패키지 검사 및 제조 방법 |
| CN113632227A (zh) * | 2019-03-28 | 2021-11-09 | 株式会社电装 | 电子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5610442A (en) | Semiconductor device package fabrication method and apparatus | |
| KR100480515B1 (ko) | 반도체 장치 | |
| KR100294958B1 (ko) | 반도체소자의장착구조 | |
| KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| JP2725637B2 (ja) | 電子回路装置およびその製造方法 | |
| US6084308A (en) | Chip-on-chip integrated circuit package and method for making the same | |
| US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
| KR100412156B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH11312712A (ja) | 半導体装置及びその製造方法 | |
| WO2007124410A2 (en) | Thermally enhanced bga package with ground ring | |
| JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| JPH08153830A (ja) | 半導体装置およびその製造方法 | |
| JPH10247706A (ja) | ボールグリッドアレイパッケージ | |
| TW202141718A (zh) | 半導體模組及其製造方法 | |
| KR100674501B1 (ko) | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 | |
| JP3706226B2 (ja) | ボールグリッドアレイパッケージの中間体及び製造方法 | |
| US6710434B1 (en) | Window-type semiconductor package and fabrication method thereof | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| KR20050033606A (ko) | 음의 부피 팽창특성을 갖는 무연 전기 접속기 | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| KR20030012994A (ko) | 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지 | |
| JP2940491B2 (ja) | マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP2713879B2 (ja) | 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ | |
| JP2001044307A (ja) | 半導体装置およびその製造方法 |