JP2940491B2 - マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板 - Google Patents

マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板

Info

Publication number
JP2940491B2
JP2940491B2 JP27450796A JP27450796A JP2940491B2 JP 2940491 B2 JP2940491 B2 JP 2940491B2 JP 27450796 A JP27450796 A JP 27450796A JP 27450796 A JP27450796 A JP 27450796A JP 2940491 B2 JP2940491 B2 JP 2940491B2
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
flip
base substrate
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27450796A
Other languages
English (en)
Other versions
JPH10126044A (ja
Inventor
八州志 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP27450796A priority Critical patent/JP2940491B2/ja
Publication of JPH10126044A publication Critical patent/JPH10126044A/ja
Application granted granted Critical
Publication of JP2940491B2 publication Critical patent/JP2940491B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、樹脂封止を行うフ
リップチップ実装構造及び方法並びにフリップチップ実
装用基板に関し、特に半導体チップの樹脂封止を行った
マルチチップモジュールに関する。
【０００２】
【従来の技術】従来の樹脂封止したマルチチップモジュ
ールについて、図面を参照して説明する。図７及び図８
はそれぞれ従来の樹脂封止したマルチチップモジュール
の断面図及び平面図である。ベース基板６の下面にはボ
ールグリッドアレイを成すソルダーボール９が取り付け
られ、ベース基板６の上面には複数の半導体チップ１が
搭載されている。半導体チップ１はベース基板６との接
合部となるバンプ２を有し、ベース基板６上には半導体
チップ１のバンプ２に対応してチップパッド５が設けら
れている。
【０００３】半導体チップ１のベース基板６への実装方
法は、ベース基板６上のチップパッド５にあらかじめは
んだ３を供給しておき、半導体チップ１のバンプ２とベ
ース基板６を事前に加熱し、はんだ３を融点以上で完全
に溶融させ、半導体チップ１をベース基板６の対応する
位置に合わせて載せ両者の接続を行う。なお、ベース基
板６のはんだを供給する部分以外にはレジスト８が塗布
されている。その後、半導体チップ１の回路面の保護と
半導体チップ１とベース基板６の熱膨張係数差により生
じる応力の緩和および接合部の補強のため、封止樹脂４
を半導体チップ１とベース基板６との間に流し込み、加
熱硬化を行い封止する。この場合、一般的にはベース基
板６上には層間の電気的接続を行うためのスルーホール
１２及びランド７が存在するが、このスルーホール１２
及びランド７は半導体チップ１が実装される位置の近傍
にも配置されている。特に、マルチチップモジュールの
場合半導体チップ相互間の電気的接続が複雑となり、ベ
ース基板６も多層基板となるのが一般的で、他層への信
号の接続のため多数のスルーホール１２及びランド７が
必要となってくる。このスルーホール１２及びランド７
は銅箔で形成され、銅メッキされるためランド７の表面
がベース基板６の表面より５０〜６０μｍ高くなるのが
一般的である。
【０００４】図９〜１２はベース基板６に半導体チップ
１を実装した後、封止樹脂により半導体チップ１を封止
する工程を示す。図９は、バンプ形成された半導体チッ
プ１とはんだ供給されたベース基板６をそれぞれ加熱し
た状態で位置合わせを行い、位置合わせした状態でベー
ス基板６上に半導体チップ１を所定の加圧量で搭載し、
はんだを融点以上で完全に溶融させ両者が接続された状
態を示す。図１０は半導体１とベース基板６の間に封止
樹脂装置のニードル１０で封止樹脂４を流し込んでいる
状態を示している。封止樹脂４を流し込んだ後、真空脱
泡を行うことにより接続部周辺の気泡を除去し、図１１
のように熱源１３を備えた恒温漕等により加熱を行い封
止樹脂４を硬化させる。図１２は封止工程終了時のマル
チチップモジュールの実装構造を示す。
【０００５】
【発明が解決しようとする課題】第１の問題点は、半導
体チップをベース基板に実装した後樹脂封止を行うが、
両者間の封止が完全に行われず、半導体チップの回路面
の保護や半導体チップとベース基板との熱膨張係数差に
より生じる応力の緩和および接合部の補強が十分ではな
く、両者間接続における長期信頼性に問題が生じること
である。
【０００６】その理由は、ベース基板上に実装された半
導体チップ近傍に配置されたスルーホールのランドがベ
ース基板の表面より高くなるためこれがダム構造を有す
ることになり、両者を封止するために流し込まれる封止
樹脂をはじき、完全な封止が行われないためである。
【０００７】第２の問題点は、半導体チップをベース基
板に実装した後の樹脂封止を行う工程に時間がかかるこ
とである。
【０００８】その理由は、ランドにより封止樹脂がはじ
かれ、封止樹脂を半導体チップと基板の間に流し込むの
を一回行うだけではランドの周囲から封止樹脂の流入径
路に沿って隙間が生じることがあるため、一回目の樹脂
流入後に封止樹脂をスルーホール及びランド上に厚く塗
布して上述の隙間を塞ぎ封止を完全にするためにスルー
ホール及びランド上に再度樹脂を流し込まなければなら
ないためである。
【０００９】本発明の目的はフリップチップ方式により
ベース基板に半導体チップを実装し樹脂封止する構造で
両者間の封止を完全に行うことにより、半導体チップ回
路面の保護や半導体チップとベース基板の熱膨張係数差
により生じる応力の緩和および接合部の補強を可能と
し、両者間の接続における長期信頼性を実現する。
【００１０】
【課題を解決するための手段】本発明のマルチチップモ
ジュールにおけるフリップチップ実装構造は、ベース基
板（図１の６）にバンプ（図１の２）を介して搭載され
た半導体チップ（図１の１）と，前記ベース基板と前記
半導体チップとの間に充填された封脂樹脂（図１の４）
とを有するフリップチップ実装構造において、前記ベー
ス基板の前記半導体チップの縁に沿った部分をランド禁
止領域とし、当該ランド禁止領域以外の領域にスルーホ
ール（図１の１２）及びランド（図１の７）を配置する
ことを特徴とし、ランド禁止領域は半導体チップの縁よ
り外側に約１．５ｍｍずれた外周と内側に約１ｍｍずれ
た内周との間であることが望ましい。
【００１１】本発明のマルチチップモジュールにおける
フリップチップ実装用基板は、バンプ（図１の２）を介
して搭載される半導体チップ（図１の１）の縁に沿った
部分をランド禁止領域とし、当該ランド禁止領域以外の
領域にスルーホール（図１の１２）及びランド（図１の
７）を配置することを特徴とし、ランド禁止領域は半導
体チップの縁より外側に約１．５ｍｍずれた外周と内側
に約１ｍｍずれた内周との間であることが望ましい。
【００１２】本発明のマルチチップモジュールにおける
フリップチップ実装方法は、上述のマルチチップモジュ
ールにおけるフリップチップ実装用基板（図１の６）に
バンプ（図１の２）を介して半導体チップ（図１の１）
を搭載した後に、ランド禁止領域にニードル（図４の１
０）により封止樹脂（図４の４）を供給し、前記ランド
禁止領域から前記封止樹脂を前記フリップチップ実装用
基板と前記半導体チップとの間に流し込むことを特徴と
する。
【００１３】
【発明の実施の形態】次に、本発明について、図面を参
照して説明する。
【００１４】図１及び図２はそれぞれ本発明の実施の形
態のマルチチップモジュールの樹脂封止構造の断面図及
び平面図である。
【００１５】ベース基板６の下面には、ボールグリッド
アレイを成すソルダーボール９が取り付けられ、ベース
基板６の上面には複数の半導体チップ１が搭載されてい
る。半導体チップ１はその電極上にベース基板６との接
合部となるバンプ２を有し、バンプ２ははんだ３により
ベース基板６上のチップパッド５と接続される。ベース
基板６上には半導体チップ１のバンプ２に対応するチッ
プパッド５、電気回路を構成するパターン（図示略）及
びレジスト８を有している。ベース基板６上のパターン
には層間の電気的接続を行うためのスルーホール１２及
びランド７が含まれるが、このスルーホール１２及びラ
ンド７は、ベース基板６の半導体チップ１の周囲の一定
領域には配置していない。
【００１６】半導体チップ１のベース基板６への実装方
法は、ベース基板６上のチップパッド５にあらかじめは
んだメッキやはんだペースト印刷法等によりはんだ３を
供給しておく。この後、半導体チップ１のバンプ２とは
んだ供給されたベース基板６をそれぞれ加熱した状態で
互いの位置合わせを行い、その状態でベース基板６上に
半導体チップ１を所定の加圧量で搭載し、はんだを融点
以上で完全に溶融させ、両者を接続させる。両者を接続
した後、半導体チップ１の回路面の保護と半導体チップ
１とベース基板６の熱膨張係数差により生じる応力の緩
和および接合部の補強のため、それぞれの半導体チップ
ごとに封止樹脂４を半導体チップ１とベース基板６の間
に流し込み、加熱硬化を行い封止する。この場合半導体
チップ１の近傍にはスルーホール１２及びランド７が配
置されていないため、封止樹脂４がランド７にはじかれ
ず封止樹脂４の流し込みを円滑に行うことができる。封
止樹脂４を流し込んだ後、真空脱泡により接続部周辺の
気泡を除去し、恒温漕等により加熱を行い封止樹脂４を
硬化させる。
【００１７】図３〜図６はベース基板６に半導体チップ
１を接続した後、封止樹脂４により半導体チップ１を封
止する工程を示す。図３は、バンプ形成された半導体チ
ップ１とはんだ供給されたベース基板６をそれぞれ加熱
した状態で位置合わせを行い、その状態でベース基板６
上に半導体チップ１を所定の加圧量で搭載し、はんだ３
を融点以上で完全に溶融させ両者が接続された状態を示
す。図４は半導体１とベース基板６の間に封止樹脂装置
のニードル１０で封止樹脂４を流し込んでいる状態を示
している。封止樹脂４を流し込んだ後、脱泡装置により
真空脱泡を行い接続部周辺の気泡を除去し、図５のよう
に恒温漕等により加熱を行い封止樹脂４を硬化させる。
このようにして図６のよに半導体チップ１を完全に封止
することにより、半導体チップ１の回路面の保護と半導
体チップ１とベース基板６の膨張係数差により生じる応
力の緩和及び接合部の補強が可能となる。
【００１８】［実施例］次に、図１及び図２に基づいて
本発明の一実施例のマルチチップモジュールの樹脂封止
構造を説明する。
【００１９】ベース基板６上に複数の半導体チップ１が
搭載され、その裏面にソルダーボール９が形成されてマ
ルチチップモジュールのパッケージを構成している。半
導体チップ１はアルミパッドの電極上にベース基板６と
接続されるためのバンプ２を有し、はんだ３によりベー
ス基板６のチップパッド５と接続される。バンプ２はボ
ールボンディングにより形成され、材質は金である。ベ
ース基板６上には、半導体チップ１が実装される任意の
位置に半導体チップ１のバンプ２と接続されるためのチ
ップパッド５と電気回路を構成しているパターン（図示
略）及びレジスト８を有している。ベース基板６は、セ
ラミック基板またはガラスエポキシ基板等が使用され、
ソルダーボール９には共晶はんだが使用される。このベ
ース基板６は厚みが訳１．０ｍｍ程度であり、内層には
信号層・電源層・グランド層を有する多層構造となって
おり、これらの内層と表面層との電気的接続は、スルー
ホール１２により行われている。また、このスルーホー
ル１２及びこのスルーホール１２に接続して設けられる
ランド７は、ベース基板６の半導体チップ１の縁すなわ
ちチップ端面より外側に約１．５ｍｍ、チップ端面より
内側に約１ｍｍの範囲には配置されていない。
【００２０】半導体チップ１のベース基板６への実装で
は、ベース基板６上のチップパッド５にはんだメッキや
はんだペースト印刷法等によりあらかじめはんだ３を供
給しておく。この後、半導体チップ１に形成されたバン
プ２とはんだ供給済みのベース基板６をそれぞれ加熱し
た状態で位置合わせを行い、その状態でベース基板６上
に半導体チップ１を所定の加圧量で搭載し、リフロー炉
等によりはんだを融点以上で完全に溶融させ、ベース基
板６上に半導体チップ１を接続させる。ベース基板６に
半導体チップ１を接続した後、半導体チップ１の回路面
の保護と半導体チップ１とベース基板６の熱膨張係数差
により生じる応力の緩和および接合部の補強のため、そ
れぞれの半導体チップ１ごとに封止樹脂４を樹脂封止装
置により半導体チップ１とベース基板６の間に流し込
み、加熱硬化を行い封止する。封止樹脂４はシリコーン
樹脂やエポキシ樹脂を使用し、樹脂封止装置のニードル
１０で半導体チップ１のチップ端面に沿ってベース基板
６上に供給し、毛細管現象を利用して半導体チップ１の
下部に流入させる。この場合、ベース基板６上の半導体
チップ１の搭載位置の近傍にパッド７が配置されていな
いため、封止樹脂４の流し込みを円滑に行うことが可能
となる。封止樹脂４を流し込んだ後、脱泡装置により封
止樹脂４の真空脱泡を行い接続部周辺の気泡を除去し、
恒温漕等により加熱を行い封止樹脂４を硬化させる。
【００２１】
【発明の効果】第１の効果は、半導体チップをベース基
板に実装・接続した後の樹脂封止を完全に行うことがで
きるため、半導体チップ回路面の保護や半導体チップと
ベース基板の熱膨張係数差により生じる応力の緩和及び
接合部の補強が可能となり両者間の接続における長期信
頼性が向上する。
【００２２】その理由は、ベース基板上の半導体チップ
の縁に沿った部分にスルーホール及びランドが配置され
ておらず、樹脂封止時にベース基板と半導体チップ間へ
の封止樹脂の流れ込みを邪魔するダム構造がないため、
半導体チップの封止を円滑に行うことが可能となるため
である。
【００２３】第２の効果は、半導体チップをベース基板
に実装した後の樹脂封止を行う工程を高速化できること
である。
【００２４】その理由は、ベース基板上の半導体チップ
の縁に沿った部分にスルーホール及びパッドが配置され
ていないため封止樹脂の流し込みが円滑に行われるため
である。
【図面の簡単な説明】
【図１】本発明の実施の形態の樹脂封止を行ったマルチ
チップモジュールの断面図である。
【図２】図１に示す樹脂封止を行ったマルチチップモジ
ュールの平面図である。
【図３】本発明の実施の形態の樹脂封止を行ったマルチ
チップモジュールにおけるフリップチップ実装方法の最
初の工程を示す断面図である。
【図４】本発明の実施の形態のフリップチップ実装方法
の２番目の工程を示す断面図である。
【図５】本発明の実施の形態のフリップチップ実装方法
の３番目の工程を示す断面図である。
【図６】本発明の実施の形態のフリップチップ実装方法
の全工程終了時を示す断面図である。
【図７】従来の樹脂封止を行ったマルチチップモジュー
ルの断面図である。
【図８】図７に示す樹脂封止を行ったマルチチップモジ
ュールの平面図である。
【図９】従来の樹脂封止を行ったマルチチップモジュー
ルにおけるフリップチップ実装方法の最初の工程を示す
断面図である。
【図１０】従来のフリップチップ実装方法の２番目の工
程を示す断面図である。
【図１１】従来のフリップチップ実装方法の３番目の工
程を示す断面図である。
【図１２】従来のフリップチップ実装方法の全工程終了
時を示す断面図である。
【符号の説明】
１ 半導体チップ ２ バンプ ３ はんだ ４ 封止樹脂 ５ チップパッド ６ ベース基板 ７ ランド ８ レジスト ９ ソルダーボール １０ ニードル １１ 導電性接着材 １２ スルーホール

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 ベース基板にバンプを介して搭載された
    半導体チップと，前記ベース基板と前記半導体チップと
    の間に充填された封脂樹脂とを有するマルチチップモジ
    ュールにおけるフリップチップ実装構造において、前記
    ベース基板の前記半導体チップの縁に沿った部分をラン
    ド禁止領域とし、当該ランド禁止領域以外の領域にスル
    ーホール及びランドを配置することを特徴とするマルチ
    チップモジュールにおけるフリップチップ実装構造。
  2. 【請求項２】 ランド禁止領域は半導体チップの縁より
    外側に約１．５ｍｍずれた外周と内側に約１ｍｍずれた
    内周との間であることを特徴とする請求項１記載のマル
    チチップモジュールにおけるフリップチップ実装構造。
  3. 【請求項３】 バンプを介して搭載される半導体チップ
    の縁に沿った部分をランド禁止領域とし、当該ランド禁
    止領域以外の領域にスルーホール及びランドを配置する
    ことを特徴とするマルチチップモジュールにおけるフリ
    ップチップ実装用基板。
  4. 【請求項４】 ランド禁止領域は半導体チップの縁より
    外側に約１．５ｍｍずれた外周と内側に約１ｍｍずれた
    内周との間であることを特徴とする請求項３記載のマル
    チチップモジュールにおけるフリップチップ実装用基
    板。
  5. 【請求項５】 請求項３または４記載のフリップチップ
    実装用基板にバンプを介して半導体チップを搭載した後
    に、ランド禁止領域にニードルにより封止樹脂を供給
    し、前記ランド禁止領域から前記封止樹脂を前記フリッ
    プチップ実装用基板と前記半導体チップとの間に流し込
    むことを特徴とするマルチチップモジュールにおけるフ
    リップチップ実装方法。
JP27450796A 1996-10-17 1996-10-17 マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板 Expired - Fee Related JP2940491B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27450796A JP2940491B2 (ja) 1996-10-17 1996-10-17 マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27450796A JP2940491B2 (ja) 1996-10-17 1996-10-17 マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板

Publications (2)

Publication Number Publication Date
JPH10126044A JPH10126044A (ja) 1998-05-15
JP2940491B2 true JP2940491B2 (ja) 1999-08-25

Family

ID=17542668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27450796A Expired - Fee Related JP2940491B2 (ja) 1996-10-17 1996-10-17 マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板

Country Status (1)

Country Link
JP (1) JP2940491B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6696765B2 (en) 2001-11-19 2004-02-24 Hitachi, Ltd. Multi-chip module
US6507099B1 (en) * 2000-10-20 2003-01-14 Silverbrook Research Pty Ltd Multi-chip integrated circuit carrier
JP2008124538A (ja) * 2006-11-08 2008-05-29 Matsushita Electric Works Ltd ピンホールカメラ
JP4769837B2 (ja) * 2008-03-31 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH10126044A (ja) 1998-05-15

Similar Documents

Publication Publication Date Title
US5610442A (en) Semiconductor device package fabrication method and apparatus
JP3597754B2 (ja) 半導体装置及びその製造方法
EP0684644B1 (en) Method for manufacturing bump leaded film carrier type semiconductor device
JP3414342B2 (ja) 集積回路チップの実装構造および実装方法
JP3604248B2 (ja) 半導体装置の製造方法
JPH08340064A (ja) 再加工可能な電子デバイス及び形成方法
KR20010066939A (ko) 반도체 장치 및 그 제조 방법
JPH11312712A (ja) 半導体装置及びその製造方法
JPH09237806A (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JP2003068931A (ja) 半導体パッケージ及びその製造方法
JP2000323623A (ja) 半導体装置
KR100367955B1 (ko) 솔더볼과 기판 사이의 결합이 강화된 반도체 장치
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JP3391282B2 (ja) 電子部品の製造方法
JPH08153830A (ja) 半導体装置およびその製造方法
JP2000200870A (ja) 半導体装置およびその製造方法
JP2007243106A (ja) 半導体パッケージ構造
JP2940491B2 (ja) マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板
JPH01235261A (ja) 半導体装置及びその製造方法
JP2003092376A (ja) 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法
KR20090122514A (ko) 플립 칩 패키지 및 그 제조방법
JP3565204B2 (ja) 電子装置
JP2967080B1 (ja) 半導体装置の実装体の製造方法
JPH10247706A (ja) ボールグリッドアレイパッケージ
JP2003133366A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990518

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees