KR20010066939A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20010066939A
KR20010066939A KR1020000041343A KR20000041343A KR20010066939A KR 20010066939 A KR20010066939 A KR 20010066939A KR 1020000041343 A KR1020000041343 A KR 1020000041343A KR 20000041343 A KR20000041343 A KR 20000041343A KR 20010066939 A KR20010066939 A KR 20010066939A
Authority
KR
South Korea
Prior art keywords
heat sink
semiconductor element
semiconductor device
heat spreader
heat
Prior art date
Application number
KR1020000041343A
Other languages
English (en)
Other versions
KR100609320B1 (ko
Inventor
가또요시쓰구
아베미쓰오
이께모또요시히꼬
호소야마다수미까즈
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR20010066939A publication Critical patent/KR20010066939A/ko
Application granted granted Critical
Publication of KR100609320B1 publication Critical patent/KR100609320B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8547—Zirconium (Zr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 소자로부터 발생하는 열을 방열하는 방열판을 가진 반도체 장치 및 그 제조 방법에 관한 것이고, 신뢰성의 향상을 도모하면서 저비용화를 도모함을 과제로 한다.
반도체 소자(11)와, 일단에 솔더 볼(15)이 접속되는 동시에 타단에 반도체 소자(11)로부터의 와이어가 접속되는 배선층(16)을 갖는 프린트 배선 기판(12A)과, 반도체 소자(11)와 열적으로 접속된 히트 스프레더(heat spreader)(13A)를 구비하는 반도체 장치에 있어서, 프린트 배선 기판(12A)에 접합부(38)를 형성하고, 이 접합부(38)와 히트 스프레더(13A)를 레이저 용접에 의해 용착함으로써, 히트 스프레더(13A)를 프린트 배선 기판(12A)에 고정한다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF PRODUCING THE SAME}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것이며, 특히 작동에 수반하여 반도체 소자로부터 발생하는 열을 방열하는 방열판을 가진 반도체 장치 및 그 제조 방법에 관한 것이다.
근년의 반도체 소자는 고밀도화에 수반하여 소비 전력도 증가하여, 반도체 소자가 발생하는 발열량도 증대하는 경향에 있다. 이 때문에, 반도체 소자를 탑재하는 반도체 장치에 방열판을 설치하여, 반도체 소자에서 발생하는 열을 효율좋게 방열하는 것이 행해지고 있다.
한편, 반도체 장치는 각종 전자 기기에 탑재되어 있고, 이들 전자 기기에는 높은 신뢰성이 요구되고 있다. 따라서, 반도체 장치에도 높은 신뢰성이 요망되고 있다.
도1은 종래의 정밀 피치 타입의 반도체 장치(1)를 나타내고 있다. 도1에 나타내는 반도체 장치(1)는 FBGA(Fine-pich Ball Grid Array)라 불리는 패키지 구조를 가진 것이고, 반도체 소자(2), 배선 기판(3), 솔더 볼(7), 및 봉지 수지(8) 등으로 구성되어 있다.
반도체 소자(2)는 고밀도화된 것이고, 인터포우저로서 기능하는 배선 기판(3)의 상부에 접착재(5)를 사용하여 고정되어 있다. 배선 기판(3)은 예를 들면 프린트 배선 기판 또는 플렉시블 프린트 기판에 의해 구성되어 있다(도1에는 플렉시블 프린트 기판을 사용한 예를 나타내고 있다). 이 배선 기판(3)은 폴리이미드(PI) 테이프의 상부에 배선층(4)을 형성한 구성으로 되어 있다. 이 배선 기판(3)에 형성된 배선층(4)과 반도체 소자(2)는 와이어(6)에 의해 전기적으로 접속된 구성으로 되어 있다.
또, 폴리이미드 테이프의 소정 위치에는 개구부가 형성되어 있고, 솔더 볼(7)은 이 개구부를 통하여 배선층(4)에 접합되어 있다. 이에 의하여, 반도체 소자(2)는 와이어(6), 배선층(4)을 통하여 외부 접속 단자로서 기능하는 솔더 볼(7)에 전기적으로 접속된 구성이 된다.
또, 봉지 수지(8)는 배선 기판(3)의 반도체 소자(2)가 탑재된 면을 오버 몰딩한 구성으로 되어 있고, 이에 의하여 반도체 소자(2), 배선층(4), 및 와이어(6)는 봉지 수지(8)에 의해 보호된다.
그런데, 상기한 바와 같이 반도체 소자의 고밀도화에 수반하여 반도체 소자가 발생하는 발열량은 증대하는 경향에 있다. 그런데, 도1에 나타내는 종래 구성의 반도체 장치(1)에서는 반도체 소자(2)로부터 나온 열은 봉지 수지(8) 혹은 배선 기판(3)를 통해서 외부로 나가는 것 이외 열전달 경로가 없었다. 이 봉지 수지(8) 및 배선 기판(3)을 구성하는 수지 재료는 열전달성 측면에서 효율이 반드시 좋다고는 할 수 없다.
따라서, 종래의 반도체 장치(1)에서는 방열 효율이 낮아져서, 반도체 소자(2)의 열을 충분히 방열할 수 없어, 반도체 소자(2)가 과열됨으로써 동작 불량이 발생될 염려가 있다는 문제점이 있었다. 이 때문에, 예를 들면 특개평7-283336호 공보에 나타내는 바와 같이, 반도체 소자와 열적으로 접속된 방열판을 설치한 반도체 장치가 제안되었다. 이 반도체 장치는 방열판을 배선 기판에 접착제를 사용하여 고정한 구성으로 되어 있다. 또, 반도체 소자는 방열판에 직접 탑재되어 있고, 방열판은 반도체 장치의 상면에 노출된 구성으로 되어 있다. 이 때문에, 반도체 소자에서 발생한 열은 방열판에 직접 열전도되고, 이 방열판에서 방열되기 때문에, 반도체 소자를 효율좋게 냉각할 수 있다.
그런데, 상기와 같이 방열판을 배선 기판에 접착제를 사용하여 고정한 구성의 반도체 장치는 접착제의 경시(經時) 열화에 의해 방열판과 배선 기판이 박리할 염려가 있다. 이 때문에, 접착제의 사용에 기인하여 반도체 장치의 신뢰성이 저하되는 문제점이 있었다.
또, 반도체 장치를 제조할 때, 방열판을 배선 기판에 접착제를 사용하여 고정하는 반도체 장치에서는 그 제조 공정에서 접착제를 방열판 또는 배선 기판에 도포하는 공정(이하, 접착제 도포 공정이라고 함)이 필요하게 된다. 그렇지만, 접착제 도포 공정은 자동화가 곤란하고, 따라서 제조 비용이 상승되는 문제점도 있다.
본 발명은 상기의 문제점을 감안하여 행하여진 것이며, 신뢰성의 향상을 도모하면서 저비용화를 도모한 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
도1은 종래의 하나의 예인 반도체 장치를 설명하기 위한 도면.
도2는 본 발명의 제1 실시예인 반도체 장치를 설명하기 위한 도면.
도3은 본 발명의 하나의 실시예인 반도체 장치의 제조 방법을 나타내는 공정도.
도4는 본 발명의 하나의 실시예인 반도체 장치의 제조 방법에서의 히트 스프레더 형성 공정을 설명하기 위한 도면(그 1).
도5는 본 발명의 하나의 실시예인 반도체 장치의 제조 방법에서의 히트 스프레더 형성 공정을 설명하기 위한 도면(그 2).
도6은 본 발명의 하나의 실시예인 반도체 장치의 제조 방법에서의 히트 스프레더 형성 공정을 설명하기 위한 도면(그 3).
도7은 본 발명의 하나의 실시예인 반도체 장치의 제조 방법에서의 히트 스프레더 형성 공정을 설명하기 위한 도면(그 4).
도8은 본 발명의 하나의 실시예인 반도체 장치의 제조 방법에서의 프린트 배선 기판 형성 공정을 설명하기 위한 도면(그 1).
도9는 본 발명의 하나의 실시예인 반도체 장치의 제조 방법에서의 프린트 배선 기판 형성 공정을 설명하기 위한 도면(그 2).
도10은 본 발명의 하나의 실시예인 반도체 장치의 제조 방법에서의 히트 스프레더 고정 공정을 설명하기 위한 도면(그 1).
도11은 본 발명의 하나의 실시예인 반도체 장치의 제조 방법에서의 히트 스프레더 고정 공정을 설명하기 위한 도면(그 2).
도12는 본 발명의 하나의 실시예인 반도체 장치의 제조 방법에서의 히트 스프레더 고정 공정을 설명하기 위한 도면(그 3).
도13은 본 발명의 하나의 실시예인 반도체 장치의 제조 방법에서의 반도체 소자 탑재 공정 및 와이어 본딩 공정을 설명하기 위한 도면.
도14는 본 발명의 하나의 실시예인 반도체 장치의 제조 방법에서의 봉지 수지 형성 공정을 설명하기 위한 도면(그 1).
도15는 본 발명의 하나의 실시예인 반도체 장치의 제조 방법에서의 봉지 수지 형성 공정을 설명하기 위한 도면(그 2).
도16은 본 발명의 하나의 실시예인 반도체 장치의 제조 방법에서의 봉지 수지 형성 공정을 설명하기 위한 도면(그 3).
도17은 본 발명의 제2 실시예인 반도체 장치를 설명하기 위한 도면.
도18은 본 발명의 제3 실시예인 반도체 장치를 설명하기 위한 도면.
도19는 본 발명의 제3 실시예인 반도체 장치의 제조 방법에서의 봉지 수지 형성 공정을 설명하기 위한 도면.
도20은 본 발명의 제4 실시예인 반도체 장치를 설명하기 위한 도면.
도21은 본 발명의 제5 실시예인 반도체 장치를 설명하기 위한 도면.
도22는 본 발명의 제6 실시예인 반도체 장치를 설명하기 위한 도면.
도23은 본 발명의 제7 실시예인 반도체 장치를 설명하기 위한 도면.
도24는 본 발명의 제8 실시예인 반도체 장치를 설명하기 위한 도면.
도25는 본 발명의 제9 실시예인 반도체 장치를 설명하기 위한 도면.
도26은 본 발명의 제10 실시예인 반도체 장치를 설명하기 위한 도면.
부호의 설명
10A~10J 반도체 장치
11 반도체 소자
13, 13A, 13B 히트 스프레더
14A~14C 봉지 수지
15, 15A~15C 솔더 볼
16 배선층
17 본딩 패드
19A~19C 와이어
20 레지스트재
21 절연층
23A~23C 고정부
24A~24C 스테이지부
25A~25C 연결부
26A~26C 제1 봉지 수지부
27A~27C 제2 봉지 수지부
38 접합부
39 용접부
40 개구부
45 상형
46 하형
47 상형 캐비티
49 하형 캐비티
55 레이저 용접 장치
56 제1 히트 스프레더부
57 제2 히트 스프레더부
59, 61 벤트 홀
60 지지 핀
62, 62A~62C 비아
63A, 63B 다층 프린트 배선 기판
64A GND 배선층
64B 전원 배선층
64C 신호 배선층
66 층간 접속부
67 TAB 기판
상기 과제를 해결하기 위해서 본 발명에서는 다음에 기술하는 각 수단을 강구한 것을 특징으로 하는 것이다.
청구항1 기재의 발명은
반도체 소자와,
외부 접속 단자가 배설되는 동시에 상기 반도체 소자에 전기적으로 접속되어 있고, 상기 외부 접속 단자와 상기 반도체 소자를 전기적으로 접속하는 기판과,
상기 반도체 소자와 열적으로 접속된 방열판을 구비하는 반도체 장치에 있어서,
상기 기판에 금속의 접합부를 형성하고, 상기 접합부와 상기 방열판을 용착함으로써, 상기 방열판과 상기 기판을 접합한 구성으로 한 것을 특징으로 하는 것이다.
또, 청구항2 기재의 발명은
청구항1 기재의 반도체 장치에 있어서,
상기 방열판을 제1 방열판과 제2 방열판으로 구성하고,
상기 제1 방열판에 상기 접합부 및 중앙 개구부를 형성하고, 상기 접합부와 상기 제1 방열판을 용착함으로써 상기 제1 방열판과 상기 기판을 용착하고,
또한, 상기 제2 방열판이 장치 외부에 노출되도록 상기 제1 방열판에 배설되는 동시에 상기 반도체 소자가 상기 중앙 개구부를 통하여 상기 제2 방열판에 열적으로 접속된 구성으로 한 것을 특징으로 하는 것이다.
또, 청구항3 기재의 발명은
청구항1 또는 2 기재의 반도체 장치에 있어서,
상기 방열판의 상기 반도체 소자가 배설되는 측에 형성되어 상기 반도체 소자를 봉지하는 제1 봉지 수지부와, 상기 방열판의 상기 반도체 소자가 접합되는 측과 반대 측면에 형성되는 제2 봉지 수지부로 되는 봉지 수지를 설치하고,
상기 제2 봉지 수지부에, 상기 방열판에 도달하는 홀부를 형성한 것을 특징으로 하는 것이다.
또, 청구항4 기재의 발명은
청구항1 내지 3 중 어느 하나에 기재한 반도체 장치에 있어서,
상기 방열판을 도전성 금속 재료로 형성하는 동시에, 상기 방열판을 상기 외부 접속 단자 중, 접지되는 외부 접속 단자에 접속한 구성으로 한 것을 특징으로 하는 것이다.
또, 청구항5 기재의 발명에 관한 반도체 장치의 제조 방법은
일단에 외부 접속 단자가 배설되는 동시에 타단에 반도체 장치가 전기적으로 접속되는 배선과, 금속재로 되는 접합부가 형성된 기판을 형성하는 기판 형성 공정과
상기 기판에 고정되는 고정부와, 상기 고정부에 오목하게 형성된 스테이지부와,상기 고정부와 상기 스테이지부를 연결하는 연결부를 갖는 방열판을 형성하는 방열판형성 공정과,
상기 스테이지부가 상기 개구부와 대향하도록 위치 결정한 다음, 상기 방열판을 상기 기판에 용착하여 고정하는 방열판 고정 공정과,
상기 스테이지부에 상기 개구부를 통하여 상기 반도체 소자를 고정하는 반도체 소자 탑재 공정과,
상기 반도체 소자와 상기 기판에 형성된 배선을 전기적으로 접속하는 접속 공정과,
적어도 상기 반도체 소자를 봉지하도록 상기 방열판의 양면에 각각 봉지 수지를 형성하는 봉지 수지 형성 공정을 갖는 것을 특징으로 하는 것이다.
또한 청구항6 기재의 발명은
청구항5 기재의 반도체 장치의 제조 방법에 있어서,
봉지 수지 형성 공정에서 상기 봉지 수지를 형성하는데 사용하는 금형에, 상기 방열판의 고정부와 접촉하고 상기 방열판을 캐비티내에서 지지하는 지지부를 설치한 것을 특징으로 하는 것이다.
상기한 각 수단은 다음과 같이 작용한다.
청구항1 기재의 발명에 의하면,
기판과 방열판의 접합을 접착재를 사용하는 일없이 기판에 형성된 접합부와 방열판을 용착함으로써 접합한 구성으로 함으로써 신뢰성의 향상을 도모할 수 있다. 즉, 종래의 접착제를 사용한 구성에서는 접착제의 경시 열화에 의해 기판과 방열판이 박리할 염려가 있었지만, 기판과 방열판을 직접 용착함으로써 경시 열화의 발생을 억제할 수 있고, 따라서 기판과 방열판의 박리를 방지할 수 있어, 반도체 장치의 신뢰성을 향상시킬 수 있다.
또, 반도체 소자는 방열판에 열적으로 접속된 상태에서 접합된 구성으로 되어 있기 때문에, 반도체 소자에서 발생한 열은 방열판으로부터 효율좋게 외부로 방열된다. 따라서 반도체 소자를 효율좋게 냉각할 수 있어, 오동작의 발생을 방지할 수 있다.
또, 청구항2 기재의 발명에 의하면,
방열판을 제1 방열판과 제2 방열판으로 구성하고, 제1 방열판을 주로 기판과의 고정에 사용하고, 제2 방열판을 주로 반도체 소자의 방열을 행하는데 사용하는 구성으로 함으로써, 방열판과 기판의 고정 강도를 유지하면서, 높은 방열 특성을 얻는 것이 가능해진다.
또, 청구항3 기재의 발명에 의하면,
방열판상에 형성되는 제2 봉지 수지부에 방열판에 도달하는 홀부를 형성함으로써, 이 홀부는 장치내에 발생하는 수증기를 빼내는 벤트 홀로서 기능한다. 따라서 장치내에 발생하는 수증기에 기인하여 발생하는 크랙(소위, 팝 콘 크랙)의 발생을 억제할 수 있어, 반도체 장치의 신뢰성을 향상시킬 수 있다.
또, 청구항4 기재의 발명에 의하면,
방열판을 도전성 금속 재료로 형성하고, 이 방열판을 접지된 외부 접속 단자와 접속한 구성으로 함으로써, 방열판을 쉴드판으로도 사용할 수 있다. 이에 의하여, 반도체 소자에 외란(外亂)의 영향이 미치는 것을 방지할 수 있어, 반도체 소자의 소자 동작의 신뢰성을 높일 수 있다.
또, 청구항5 기재의 발명에 의하면,
방열판 고정 공정에서 방열판을 기판에 용착하여 고정하는 방법을 사용함으로써, 방열판과 기판을 고정하는 처리를 용이하고 또한 저비용으로 행할 수 있다.
즉, 종래와 같이 방열판과 기판을 접착제로 고정하는 방법에서는 접착제를 도포하는 작업이 번거롭고, 또 자동화가 곤란하기 때문에, 제조 비용을 상승시키는 원인이 되고 있었다.
그런데, 방열판을 기판에 용착하는 방법으로는 예를 들면 레이저 용접 등의 자동화가 용이한 고정 방법을 사용할 수 있다. 또, 접착제를 도포하는 번거로운 작업도 필요로 하지 않는다. 따라서 제조 효율을 향상시킬 수 있어, 방열판과 기판을 고정하는 처리를 저비용으로 행할 수 있다.
또한 청구항6 기재의 발명에 의하면,
봉지 수지 형성 공정에서 봉지 수지를 형성하는데 사용하는 금형에, 방열판의 고정부와 접촉하고 방열판을 캐비티내에서 지지하는 지지부를 설치함으로써, 봉지 수지 형성 공정에서 봉지 수지 누출을 막을 수 있다.
즉, 방열판의 양면에 각각 봉지 수지를 형성하는 양면 몰딩 구조에서는 금형내에 방열판을 지지하는 구성이 없으면 몰딩되는 봉지 수지의 주입 압력 등에 의해 방열판이 변형되고, 이 변형 개소로부터 봉지 수지 누출이 발생할 가능성이 있다. 그렇지만, 방열판의 고정부와 접촉하고 방열판을 캐비티내에서 지지하는 지지부를 설치함으로써, 지지부는 방열판을 고정하기 때문에, 봉지 수지 누출을 막을 수 있어, 신뢰성이 우수한 반도체 장치를 제조할 수 있다.
발명의 실시예
다음에, 본 발명의 실시예에 대해서 도면과 함께 설명한다.
도2는 본 발명의 제1 실시예인 반도체 장치(10A)를 나타내는 단면도이다. 이 반도체 장치(10A)는 대략 반도체 소자(11), 프린트 배선 기판(12A)(기판), 히트 스프레더(13A)(방열판), 봉지 수지(14A), 및 솔더 볼(15) 등으로 구성되어 있다.
반도체 소자(11)는 고밀도화된 반도체 장치이고, 또 소비 전력이 높은 소자이다. 이 때문에, 반도체 소자(11)는 작동함으로써 고열량의 발열을 행하게 된다.
또, 본 실시예에서는 기판으로서 프린트 배선 기판(12A)을 사용하고 있다. 이 프린트 배선 기판(12A)은 예를 들면 유리-에폭시계의 수지 기판이고, 이 솔더 볼(15)이 배설되는 측의 면(이하, 실장측면(28)이라고 함)에는 배선층(16)이 형성되어 있다. 또, 프린트 배선 기판(12A)의 실장측면(28)과 반대 측면(이하, 상면(29)이라고 함)에는 금속 재료로 되는 접합부(38)가 형성되어 있다.
배선층(16)은 예를 들면 동(Cu)막에 의해 형성되어 있고, 또 그 표면에는 레지스트재(20)가 도포됨으로써 보호되고 있다. 이 배선층(16)의 일단에는 외부 접속 단자로 되는 솔더 볼(15)이 레지스트재(20)에 형성된 홀부(42)(도13 참조)를 통하여 접합되어 있고, 또한, 타단에는 반도체 소자(11)와 전기적으로 접속하는 와이어(19A,19C)가 본딩되는 본딩 패드(17)가 형성되어 있다.
또, 프린트 배선 기판(12A)의 대략 중앙 위치에는 구형상으로 된 개구부(40)가 형성되어 있다. 이 개구부(40)의 위로부터 본 상태의 크기는 반도체 소자(11)를 위로부터 본 상태의 크기보다도 크게 설정되어 있다. 즉, 반도체 소자(11)는 개구부(40)내에 장착 자유자재인 구성으로 되어 있다.
히트 스프레더(13A)는 방열판으로서 기능하는 것이고, 동(Cu) 혹은알루미늄(Al) 등의 열전도성의 양호한 금속에 의해 형성되어 있다. 또 도시되지 않지만, 이 히트 스프레더(13A)의 표면에는 니켈(Ni)로 되는 박막이 코팅되어 있다. 이 히트 스프레더(13A)는 고정부(23A), 스테이지부(24A), 및 연결부(25A)를 일체적으로 형성한 구성으로 되어 있다.
히트 스프레더(13A)의 상세 구성에 대해서, 도1에 더하여 도5를 사용하여 설명한다.
도5는 히트 스프레더(13A)를 위로부터 본 상태를 나타내고 있다.
또한 도시 및 설명의 편의상, 도5에 나타내는 히트 스프레더(13A)는 개별화되기 전의 상태를 나타내고 있다(도4에서의 화살표A로 나타내는 파선의 원영역을 확대하여 나타내고 있음).
고정부(23A)는 후에 상술하는 바와 같이 프린트 배선 기판(12A)의 상면(29)에 고정되는 부위이고, 복수의 엥커 홀(33A)이 형성되어 있다. 본 실시예에서는 이 고정부(23A)는 프린트 배선 기판(12A)의 외주 단부까지 연장되어 나오도록 형성되어 있다. 또, 스테이지부(24A)는 프린트 배선 기판(12A)에 형성된 개구부(40)와 대향하는 위치에 형성되어 있고, 고정부(23A)에 대하여 도2에 화살표Z로 나타내는 방향으로 오목하게 형성되어 있다. 이 스테이지부(24A)에는 반도체 소자(11)가 탑재되지만, 이 반도체 소자(11)가 탑재되는 위치에는 도5에 사선에서 나타내는 바와 같이 오목부(35)가 형성되어 있다.
반도체 소자(11)를 스테이지부(24A)에 접합하는 데에는 접착제(22)(다이 부재)를 사용한다. 이 접착제(22)는 예를 들면 내부에 금속가루 등을 함유시켜 열전도성을 높인 것이며, 따라서 반도체 소자(11)를 접착제(22)로 접합함으로써 스테이지부(24A)와 반도체 소자(11)는 열적으로 접속된 상태에서 접합된다. 또한 접착제(22)는 열전도성이 높은 것이면, 다른 구성의 접착제를 사용할 수도 있다.
또, 상기와 같이 오목부(35)가 형성됨으로써, 스테이지부(25A)의 반도체 소자(11)가 탑재되는 면에는 오목 볼록이 형성된 구성으로 되어 있다. 따라서 스테이지부(24A)에 반도체 소자(11)를 접착제(22)를 사용하여 접합할 때, 접착제(22)는 오목 볼록 내에 충전되어 도포량을 증대할 수 있기 때문에, 스테이지부(24A)와 반도체 소자(11)의 밀착성을 확보할 수 있다.
또한 본 실시예에서는 오목부(35)를 직선이 교차된 격자상으로 형성한 구성으로 했지만, 오목부(35)의 형상은 직선상에 한정되는 것이 아니라, 스테이지부(24A)와 반도체 소자(11)의 밀착성을 향상할 수 있는 형상이면, 원 형상, 삼각 형상 등의 다른 형상으로 하여도 좋다.
연결부(25A)는 상기한 고정부(23A)와 스테이지부(24A)를 연결하는 것이고, 본 실시예에서는 스테이지부(24A)의 4 귀퉁이와 고정부(23A) 사이에 설치되어 있다. 도2에 나타내는 바와 같이, 이 연결부(25A)와 고정부(23A)의 연결 위치, 및 연결부(25A)와 스테이지부(24A)의 연결 위치에서 구부려짐으로써, 상기와 같이 스테이지부(24A)는 고정부(23A)에 대하여 도면중 화살표Z으로 나타내는 방향으로 오목한 구성으로 된다. 또한 고정부(23A)의 내측 가장자리와 프린트 배선 기판(12A)의 개구부(40)의 가장자리는 대략 일치하도록 구성되어 있기 때문에, 연결부(25A)는 프린트 배선 기판(12A)에 형성되어 있는 개구부(40)의 가장자리로부터 뻗어 나오는 구성으로 되어 있다.
또, 상기와 같이 스테이지부(24A)를 고정부(23A)에 대하여 도면중 화살표Z으로 나타내는 방향으로 오목한 구성으로 하는 동시에 프린트 배선 기판(12A)의 스테이지부(24A)와 대향하는 위치에 개구부(40)를 형성함으로써, 반도체 장치(10A)의 중앙 부분에는 공간부(캐비티부(41))가 형성된다. 그리고, 반도체 소자(11)는 이 캐비티부(41)내에 장착된 구성으로 되어 있다.
봉지 수지(14A)는 제1 봉지 수지부(26A)와 제2 봉지 수지부(27A)로 구성되어 있다. 이 제1 봉지 수지부(26A)와 제2 봉지 수지부(27A)는 연결부(25A)의 측부에 형성되어 있는 수지 충전 개구(43A)(도5 참조)를 통하여 일체적으로 연속한 상태로 형성되어 있다.
제1 봉지 수지부(26A)는 히트 스프레더(13A)의 반도체 소자(11)가 접합되는 측에 형성되어 있고, 반도체 소자(11) 및 와이어(19A~19C)를 보호하는 기능을 부여하는 것이다. 또, 제2 봉지 수지부(27A)는 히트 스프레더(13A)의 반도체 소자(11)가 접합되는 측과 반대 측면에 형성되어 있고, 상기한 스테이지부(24A)는 제2 봉지 수지부(27A)로부터 노출되도록 구성되어 있다.
또, 상기와 같이 본 실시예에서는 외부 접속 단자로 솔더 볼(15)을 사용하고 있고, 레지스트재(20)에 형성된 홀부(42)를 통하여 배선층(16)과 전기적으로 접속되어 있다. 이 솔더 볼(15)은 프린트 배선 기판(12A)의 실장측면(28)의 전면에 걸처서(단, 개구부(40)의 형성 위치는 제외함) 형성할 수 있기 때문에, 그리드상으로 배설할 수 있다.
따라서 비교적 볼간 피치를 넓게 유지하면서, 다수의 솔더 볼(15)을 프린트 배선 기판(12A)에 배설할 수 있다. 이 때문에, 반도체 소자(11)가 고밀도화되고, 이에 수반하여 단자수가 증대되어도, 이에 충분히 대응할 수 있다.
상기 구성으로 된 반도체 장치(10A)는 반도체 소자(11)가 히트 스프레더(13A)에 열적으로 접속된 상태에서 접합되어 있고, 또한 히트 스프레더(13A)의 반도체 소자(11)가 접합되는 스테이지부(24A)는 봉지 수지(14A)(제2 봉지 수지부(27A))로부터 노출한 구성으로 되어 있기 때문에, 반도체 소자(11)에서 발생한 열은 주로 스테이지부(24)로부터 효율좋게 외부로 방열된다.
또, 상기한 바와 같이 스테이지부(24A)는 고정부(23A)에 대하여 화살표 Z방향으로 오목되게 형성되어 있고, 또한 프린트 배선 기판(12A)에는 개구부(40)가 형성되어 있기 때문에, 반도체 소자(11)의 배설 위치에는 캐비티부(41)가 형성되어 있다. 따라서 반도체 소자(11)를 방열판에 탑재한 상태에서, 반도체 소자(11)의 일부는 프린트 배선 기판(12A)내에 위치하는 구성으로 된다.
구체적으로는 본 실시예의 구성에 의해서, 반도체 소자(11)의 회로 형성면(와이어(19A,19B)가 본딩되는 면)은 프린트 배선 기판(12A)의 실장측면(28)과 일면이 되던가, 실장측면(28)보다 오목한 위치로 된다. 이에 의하여, 도1에 나타낸 종래의 반도체 장치(1)와 같이 회로 기판(3)상에 반도체 소자(2)를 탑재하는 구성에 비해, 반도체 장치(10A)의 박형화를 도모할 수 있다.
또, 봉지 수지(14A)를 제1 및 제2 봉지 수지부(26A,27A)에 의해 구성하고, 이 제1 및 제2 봉지 수지부(26A,27A)가 히트 스프레더(13A)를 사이에 두고 배설된구성으로 함으로써, 열이 인가된 경우에 제1 및 제2 봉지 수지부(26A,27A)는 대략 같은 열변형을 행한다. 이 때문에, 봉지 수지(14A)를 히트 스프레더(13A) 중 어느 일면에만 형성한 구성에 비하여, 히트 스프레더(13A)(반도체 장치(10A))에 휨이 발생되는 것을 방지할 수 있다.
또, 상기한 바와 같이 본 실시예에서는 고정부(23A)의 내측 가장자리부와 개구부(40)의 가장자리부는 일치하도록 구성되어 있고, 따라서 연결부(25A)는 프린트 배선 기판(12A)에 형성되어 있는 개구부(40)의 가장자리부로부터 뻗어 나오는 구성으로 되어 있다. 또, 와이어(19A,19C)가 본딩되는 본딩 패드(17)는 프린트 배선 기판(12A)의 개구부(40)의 주변에 형성되어 있다. 따라서 본 실시예의 구성에 의하면, 본딩 패드(17)의 형성 위치의 후측 위치(본딩 위치와 반대측의 위치)에 히트 스프레더(13A)의 고정부(23A)가 반드시 위치하는 구성으로 된다.
이에 의하여, 히트 스프레더(13A)의 고정부(23A)는 와이어 본딩 때의 소위 백보오드(backing board)로서 기능하고, 와이어 본딩시에 인가되는 초음파 진동을 확실하게 와이어(19A,19C) 및 프린트 배선 기판(12A)에 전달할 수 있기 때문에, 와이어 본딩성을 유지할 수 있다. 또, 상기와 같이 연결부(25A)가 개구부(40)의 가장자리부에서 뻗어 나오도록 형성함으로써, 개구부(40)의 가장자리부는 필연적으로 히트 스프레더(13A)의 연결부(25A) 및 스테이지부(24A)와 대향하는 위치에는 뻗어 나오지 않는 구성으로 된다. 즉, 연결부(25A) 및 스테이지부(24A)와 대향하는 위치에, 프린트 배선 기판(12A)은 존재하지 않는 구성으로 된다.
따라서 반도체 소자(11)를 스테이지부(24A)상에 탑재하고, 이 반도체소자(11)에 와이어 본딩을 행할 때, 프린트 배선 기판(12A)이 캐필러리의 동작을 방해하는 일은 없어, 이에 의해서도 원활한 와이어 본딩성을 유지할 수 있다.
또한 본 실시예에서는 와이어(19B)는 반도체 소자(11)와 히트 스프레더(13A)를 전기적으로 접속하고 있고, 또 와이어(19C)는 히트 스프레더(13A)와 프린트 배선 기판(12A)을 전기적으로 접속하고 있다. 이 와이어(19B,19C)는 프린트 배선 기판(12A)의 접지 배선 및 반도체 소자(11)의 접지 단자에 접속되어 있다.
따라서 히트 스프레더(13A)는 와이어(19B,19C)에 의해 접지된 구성으로 되어 있다. 이에 의하여, 히트 스프레더(13A)는 반도체 소자(11)에서 발생하는 열을 방열하는 기능과 함께, 반도체 소자(11)에 전자적인 외란의 침입을 방지하는 쉴드 기능도 발휘하게 된다. 따라서, 반도체 소자(11)의 동작의 신뢰성을 높일 수 있다.
여기서, 프린트 배선 기판(12A)과 히트 스프레더(13A)의 고정 구조에 주목한다. 본 실시예에서는 프린트 배선 기판(12A)의 상면에 접합부(38)를 형성하고, 이 접합부(38)와 히트 스프레더(13A)를 용착함으로써, 프린트 배선 기판(12A)과 히트 스프레더(13A)를 접합한 구성으로 하고 있다. 또, 구체적인 용착 수단으로는 레이저 용접법을 사용하고 있다. 이 때문에, 히트 스프레더(13A)의 고정부(23A)에는 용접시에 용접부(39)가 형성되고, 이 용접부(39)가 접합부(38)와 일체적으로 접합한 구성으로 되어 있다.
상기한 바와 같이 접착제를 사용하여 프린트 배선 기판과 히트 스프레더를 고정하는 방법에서는 접착제의 경시 열화에 의해 반도체 장치의 신뢰성이 저하되지만, 본 실시예와 같이 프린트 배선 기판(12A)과 히트 스프레더(13A)를 용착(용접)에 의해 접합하는 구성으로 함으로써, 접착제를 사용한 경우에 비해 접합부에서의 경시 열화의 발생을 현저하게 저감시킬 수 있다.
즉, 프린트 배선 기판(12A)(접합부(38))과 히트 스프레더(13A)를 직접 용착(용접)한 구성에서는 접합부(38)와 히트 스프레더(13A) 사이에 접합부(38)의 금속과 히트 스프레더(13A)의 금속이 용융하여 서로 용해된 합금이 형성되기 때문에, 접합부(38)와 히트 스프레더(13A)는 일체화된다. 이 때문에, 이 용착(용접) 부위에 경시 열화가 발생되는 일은 거의 없고, 따라서 프린트 배선 기판(12A)과 히트 스프레더(13A)의 박리를 확실하게 방지할 수 있고, 반도체 장치(10A)의 신뢰성을 향상시킬 수 있다.
계속해서, 본 발명의 하나의 실시예인 반도체 장치의 제조 방법에 대해서, 도3 내지 도13을 사용하여 설명한다. 또한 이하의 설명에서는 도2를 사용하여 설명한 반도체 장치(10A)의 제조 방법을 예로 들어 설명하기로 한다.
도3은 반도체 장치(10A)의 제조 공정을 나타내는 공정도이다. 도3에 나타내는 바와 같이, 반도체 장치(10A)의 제조 공정은 프린트 배선 기판 형성 공정(스텝1. 또한 이하 스텝을 S로 약칭함), 히트 스프레더 형성 공정(S2), 히트 스프레더 고정 공정(S3), 반도체 소자 탑재 공정(S4), 와이어 본딩공정(S5), 봉지 수지 형성 공정(S6), 날인 공정(S7), 외부 접속 단자 배설 공정(S8), 절단 공정(S9)을 갖고 있다.
프린트 배선 기판 형성 공정(S1)은 프린트 배선 기판(12A)을 형성하는 공정이다. 이 프린트 배선 기판 형성 공정에서는 예를 들면 유리-에폭시계의 수지 기재(44A)(도10 참조)의 하면에, 도금법 및 에칭법을 사용하여, 일단에 솔더 볼(15)이 배설되는 접합 전극(18)(도8 참조)을 갖는 동시에 타단에 본딩 패드(17)를 갖는 배선층(16)을 형성한다. 또, 배선층(16)을 보호하기 위하여, 접합 전극(18) 및 본딩 패드(17)을 제거하고, 수지 기재(44A)의 하면에 레지스트제(20)를 배설한다.
한편, 기재(44A)의 상면에는 도금법 및 에칭법을 사용함으로써, 접합부(38)를 형성한다. 이 접합부(38)는 그 하부로부터 동층(38C)(약 12㎛의 두께), 니켈층(38B)(약 3㎛의 두께), 및 금층(38A)(약 1㎛의 두께)가 적층된 구성으로 되어 있다. 또, 접합부(38)가 형성된 후, 이 접합부(38)의 형성 위치를 제거하고, 수지 기재(44A)의 상면에는 레지스트층(44B)을 형성한다. 또, 프린트 배선 기판(12A)의 대략 중앙 위치에는 반도체 소자(11)가 장착되는 개구부(40)를 형성한다. 이 개구부(40)는 예를 들면 프레스 펀칭 가공에 의해 형성한다. 이 프레스 펀칭 가공은 배선층(16), 접합부(38)의 형성전에 실시하여도 좋고, 또 배선층(16), 접합부(38)의 형성후에 실시하여도 좋다.
또, 본 실시예에서는 1매의 기재로부터 복수의 프린트 배선 기판(12A)을 형성하는, 소위 멀티 캐비티 몰딩을 행하는 구성으로 하고 있다. 구체적으로는 1매의 기재로부터 20개의 프린트 배선 기판(12A)을 형성하는 구성으로 하고 있다.
도8 및 도9는 프린트 배선 기판 형성 공정(S1)을 실시함으로서 형성된 프린트 배선 기판(12A)의 부분 확대도이다. 도8은 프린트 배선 기판(12A)의 실장측면(28)을 나타내고 있고, 도9는 프린트 배선 기판(12A)의 상면(29)을 나타내고 있다.
도8에 나타내는 바와 같이, 본 실시예에서는 프린트 배선 기판 형성 공정(S1)에서, 본딩 패드(17)를 스태거 패턴(staggered pattern)으로 정렬 배치하고, 본딩 패드(17)가 형성되는 형성 영역에 간헐적으로 본딩 패드(17)가 형성되지 않는 간극부(37)를 설치하고 있다.
반도체 소자(11)의 고밀도가 진행되면, 그 단자수는 증대하여 프린트 배선 기판(12A)에 형성되는 본딩 패드수가 증대한다. 또, 반도체 장치(10A)의 소형화를 도모하기 위해서는 본딩 패드(17)가 형성되는 영역의 면적을 작게 할 필요가 있다. 이 때문에, 본딩 패드(17)를 스태거 패턴으로 정렬 배치하여, 본딩 패드(17)의 형성 영역의 소면적화를 도모하고 있다.
그런데, 본딩 패드(17)를 근접 배치하면, 와이어(19)를 본딩했을 때, 인접하는 와이어 간에 교차가 발생할 염려가 있다. 그래서 본 실시예에서는 본딩 패드(17)가 형성되는 형성 영역에 간헐적으로 본딩 패드가 형성되지 않는 간극부(37)를 설치한 구성으로 하고 있다. 간극부(37)를 설치함으로써, 이 간극부(37)의 형성 위치에서 와이어 본딩하는 위치가 전후 바뀌게 되고, 따라서 와이어(19)의 배설 스페이스에 여유가 생기기 때문에, 와이어(19)에 교차가 발생하는 것을 회피할 수 있다.
또, 도9에 나타내는 바와 같이, 프린트 배선 기판(12A)의 상면(29)에는 복수의 접합부(38)가 드러낸 상태가 되어 있다. 이 접합부(38)의 배설 위치 및 크기(면적)은 히트 스프레더(13A)와 프린트 배선 기판(12A)을 접합했을 때, 박리가 발생하지 않는 접합력이 얻어지도록 설정되어 있다. 또, 접합부(38)는 레이저 용접이행해지는 부위이기 때문에, 배선층(16)이 배설되어 있지 않은 위치에 설정되어 있다.
히트 스프레더 형성 공정(S2)은 히트 스프레더(13A)를 형성하는 공정이다. 이 히트 스프레더 형성 공정에서는 기재로 되는 열전도성이 양호한 동판 혹은 알루미늄판에 에칭 가공, 프레스 가공 및 도금 가공을 실시하고, 이에 의하여 히트 스프레더(13A)를 형성한다.
도4는 히트 스프레더 가고정(假固定) 공정을 실시함으로써 형성된 히트 스프레더(13)를 나타내고 있다. 동일 도면에 나타내는 바와 같이, 본 실시예에서는 소위 멀티 캐비티 몰딩을 행하는 구성으로 되어 있고, 1매의 히트 스프레더(13)에 20개의 히트 스프레더(13A)를 일괄적으로 형성하고 있다.
또한 이하의 설명에서는 반도체 장치(10A)에 내설된 개개의 방열판을 히트 스프레더(13A)로 나타내고, 절단 전의 다수개가 연결되어 있는 상태(도4에 나타내는 상태)의 방열판을 히트 스프레더(13)로 나타내는 것으로 한다.
도4에 나타내는 바와 같이, 히트 스프레더 형성 공정을 실시한 상태에서, 히트 스프레더(13)의 외주 위치에는 외주 엥커 홀(31A)이 형성되는 동시에, 격자상으로 절단용 슬릿 구멍(30)이 형성되어 있다. 또, 히트 스프레더(13)의 소정 위치 결정 위치에는 위치 결정 홀(32A)이 형성된다. 또한 각 히트 스프레더(13A)의 대략 중앙 위치에 형성되는 스테이지부(24A)는 고정부(23A)에 대하여 오목한 구성이 되도록 성형된다.
외주 엥커 홀(31A)은 후술하는 봉지 수지 형성 공정(S6)에서, 봉지수지(14A)와 히트 스프레더(13)의 접합성을 향상시키기 위해서 설치되어 있다. 또, 절단용 슬릿 구멍(30)은 후술하는 절단 공정(S9)에서 블레이드를 사용하여 반도체 장치(10A)를 개별화할 때, 이 블레이드에 의한 절단 위치를 따라 형성되어 있다.
또한 위치 결정 홀(32A)는 후술하는 히트 스프레더 고정 공정(S3) 및 봉지 수지 형성 공정(S6)에서, 히트 스프레더(13)와 프린트 배선 기판(12A)의 위치 결정, 및 히트 스프레더(13)와 각 금형(45,46)(도11 참조)의 위치 결정에 사용되는 것이다.
또한 상기한 실시예에서는 외주 엥커 홀(31A)의 위로부터 본 형상을 원 형상으로 하고, 절단용 슬릿 구멍(30)의 위로부터 본 형상을 홀쪽한 구형상으로 했지만, 외주 엥커 홀(31A) 및 절단용 슬릿 구멍(30)의 형상은 이에 한정되는 것이 아니다.
여기서, 히트 스프레더(13)에 형성된 복수의 히트 스프레더(13A) 중, 그 1개를 확대하여 도5에 나타낸다. 동일 도면에 나타내는 바와 같이, 각 히트 스프레더(13A)에는 고정부(23A), 스테이지부(24A), 연결부(25A), 절단용 슬릿 구멍(30). 엥커 홀(33A), 슬릿(34), 수지 충전 개구(43A) 등이 형성되어 있다. 또한 고정부(23A), 스테이지부(24A), 연결부(25A), 절단용 슬릿 구멍(30), 및 수지 충전 개구(43A)에 대해서는 먼저 설명하고 있기 때문에, 여기서는 설명을 생략한다.
엥커 홀(33A)은 본 실시예에서는 위로부터 본 상태가 원 형상을 갖는 관통구멍(예를 들면, 직경 0.15mm)이고, 스테이지부(24A)를 둘러싸도록 고정부(23A)에 80개 형성되어 있다. 또, 후술하는 바와 같이 히트 스프레더(13A)는 프린트 배선 기판(12A)에 접합되지만, 이 접합 상태에서 프린트 배선 기판(12A)의 엥커 홀(33A)과 대향하는 위치에는 엥커홈 혹은 엥커 홀(도시하지 않음)이 형성되어 있다.
슬릿(34)은 고정부(23A)와 연결부(25A)의 접합 위치에 형성되어 있다. 이 슬릿(34)은 대략 U자 형상을 갖고 있고, 예를 들면 슬릿폭 0.15mm, 슬릿 길이 0.50mm로 되어 있다. 이 슬릿(34)을 고정부(23A)와 연결부(25A)의 접합 위치에 형성함으로써, 스테이지부(24A)를 고정부(23A)에 대하여 오목하게 가공을 행할 때에 불필요한 변형이나 외곡이 발생하는 것을 방지할 수 있다.
즉, 스테이지부(24A)를 고정부(23A)에 대하여 오목하게 프레스 가공을 행하면, 절곡 부위인 연결부(25A)와 고정부(23A)의 접합 위치에 응력이 집중된다. 따라서 이것을 피하는 기구를 설치하여 두지 않으면, 상기 접합 위치에 응력에 의한 변형이나 외곡이 발생된다.
그런데, 본 실시예와 같이, 이 응력이 집중되는 위치에 슬릿(34)을 형성하여 둠으로써, 인가되는 응력은 슬릿(34)이 변형함으로써 흡수되기 때문에, 고정부(23A), 스테이지부(24A), 및 연결부(25A)에 불필요한 변형이나 외곡이 발생하는 것을 방지할 수 있다. 또한 본 실시예에서는 연결부(25A)와 고정부(23A)의 접합 위치에만 슬릿(34)을 형성한 구성으로 했지만, 스테이지부(24A)와 연결부(25A)의 접합 위치에 슬릿을 형성하는 구성으로 하여도 좋고, 또 양쪽에 설치하는 구성으로 하여도 좋다.
도6 및 도7은 도5에 나타낸 히트 스프레더(13A)의 변형예인 히트 스프레더(13B,13C)를 나타내고 있다.
도6에 나타내는 히트 스프레더(13B)는 엥커 홀(33B)의 형상을 대략 장방 형상으로 한 것을 특징으로 하는 것이다. 도5에 나타낸 히트 스프레더(13A)에서는 엥커 홀(33A)을 원형상의 구멍으로 했지만, 엥커 홀의 형상은 이에 한정되는 것이 아니라, 도6에 나타내는 바와 같이 대략 장방형상으로 하여도 좋고, 또 다른 형상으로 하여도 좋다.
또, 도7에 나타내는 히트 스프레더(13C)는 연결부(25C)의 면적을 작게 한 구성으로 되어 있다. 이와 같이, 연결부(25C)의 면적을 작게 함으로써, 엥커 홀(33C)을 수지 충전 개구로서도 기능시킬 수 있다. 따라서 엥커 홀(33C)은 프린트 배선 기판(12A)과의 접합성을 향상시킬 수 있고, 또 수지 충전 개구는 후술하는 봉지 수지 형성 공정에서 봉지 수지(14A)의 충전성을 향상시킬 수 있다.
또한 상기한 프린트 배선 기판 형성 공정(S1)과 히트 스프레더 형성 공정(S2)은 별개 공정으로서 동시에 실시할 수 있고, 그 실시의 순서에 정함이 있는 것은 아니다.
상기한 프린트 배선 기판 형성 공정(S1) 및 히트 스프레더 형성 공정(S2)이 종료되면, 계속해서 히트 스프레더 고정 공정(S3)이 실시된다. 이 히트 스프레더 고정 공정에서는 히트 스프레더(13(13A))와 프린트 배선 기판(12A)을 고정한다. 도10 내지 도12는 히트 스프레더 고정 공정을 구체적으로 나타내는 도면이다.
히트 스프레더 고정 공정에서는 먼저 위치 결정 구멍(32) 등을 사용하여 히트 스프레더(13A)의 스테이지부(24A)가 프린트 배선 기판(12A)에 형성된 개구부(40)와 대향하도록 위치 결정한다. 계속해서, 위치 결정된 프린트 배선 기판(12A) 및 히트 스프레더(13A)를 레이저 용접 장치(55)(도면에서는 레이저 용접 장치(55)의 레이저 조사 장치만 나타내고 있다)에 장착한다. 이 때, 히트 스프레더(13A)가 레이저 용접 장치(55)와 대향하도록, 또한 레이저광의 조사 위치가 접합부(38)와 대향하도록 위치 결정 처리가 행해진다.
상기 각 위치 결정 처리가 종료하면, 레이저 용접 장치(55)는 히트 스프레더(13A)를 향해 레이저광의 조사를 개시한다. 도10은 레이저 용접 장치(55)가 레이저광의 조사를 개시한 직후의 상태를 나타내고 있다. 레이저광이 히트 스프레더(13A)에 조사됨으로써, 조사 위치에서의 히트 스프레더(13A)는 용융된다.
또한 레이저광에 의한 히트 스프레더(13A)의 용융이 진행되면, 도11에 나타내는 바와 같이, 레이저광은 히트 스프레더(13A)를 관통하여, 프린트 배선 기판(12A)에 형성된 접합부(38)에 도달한다. 그리고, 레이저광은 접합부(38)의 일부도 용융한다. 이 때, 레이저 용접 장치(55)는 레이저광이 접합부(38)에 도달하여 그 일부를 용융한 시점에서 조사를 종료하도록 조사 시간의 제어를 행하고 있다. 따라서 레이저광이 프린트 배선 기판(12A)의 기재(44A)에 미치는 일은 없다.
도12는 레이저 용접 장치(55)에 의한 레이저광의 조사 처리가 종료된 상태를 나타내고 있다. 레이저광의 조사가 정지됨으로써, 히트 스프레더(13A) 및 접합부(38)의 용융하고 있던 금속은 레이저 조사에 의해 형성된 홀내로 들어가서 용접부(39)를 형성한다. 이 때, 용접부(39)와 접합부(38)의 용융 부분은 합금을형성하고, 따라서 금 용접부(39)와 접합부(38)는 일체화된 구성으로 된다. 이와 같이 용착(용접)에 의해 일체화된 금 용접부(39)와 접합부(38)의 접합 강도는 종래와 같은 접착제에 의한 접착력보다 강하고, 또한 경시 열화의 발생도 적다. 이 때문에, 프린트 배선 기판(12A)과 히트 스프레더(13A)의 박리를 확실하게 방지할 수 있어, 반도체 장치(10A)의 신뢰성을 향상시킬 수 있다.
또, 히트 스프레더 고정 공정에서 히트 스프레더(13A)를 프린트 배선 기판(12A)에 레이저 용착하여 고정하는 방법을 사용함으로써, 프린트 배선 기판(12A)과 히트 스프레더(13A)를 고정하는 처리를 용이하게 또한 저비용으로 행할 수 있다.
즉, 상기한 바와 같이 프린트 배선 기판과 히트 스프레더를 접착제로 고정하는 종래 방법에서는 접착제를 도포하는 작업이 번거롭고, 또 자동화가 곤란하기 때문에, 제조 비용을 상승시키는 원인이 되고 있었다. 그런데, 본 실시예와 같이 프린트 배선 기판(12A)과 히트 스프레더(13A)를 레이저 용접에 의해 용착(용접)하는 방법을 사용함으로써, 자동화가 가능해지고, 또 접착제를 도포하는 번거로운 작업도 불필요해지기 때문에, 제조 효율을 향상시킬 수 있다. 따라서, 본 실시예와 같이 레이저 용착에 의해 고정하는 방법을 채용함으로써, 히트 스프레더(13A)와 프린트 배선 기판(12A)의 고정 처리를 효율좋게 저비용으로 행할 수 있다.
또한 본 실시예에서는 프린트 배선 기판(12A)과 히트 스프레더(13A)를 고정하는데 레이저 용접법을 사용했지만, 저항 용접법, 초음파 용접법, 및 전자파를 사용한 용접법 등의 다른 용접 방법을 사용하는 것도 가능하고, 이 경우라도 상기와동일한 효과를 실현할 수 있다.
상기한 히트 스프레더 고정 공정(S3)이 종료되면, 계속해서 반도체 소자 탑재 공정(S4) 및 와이어 본딩 공정(S5)이 순차 실시된다.
이 각 공정을 실시할 때, 상기한 바와 같이 개구부(40)의 가장자리부는 히트 스프레더(13A)의 연결부(25A)에는 뻗어 나오지 않도록 구성되어 있다.
따라서 반도체 소자(11)를 스테이지부(24A)에 장착하는 처리, 및 와이어(19A~19C)의 와이어 본딩 처리를 원활하게 행할 수 있다. 도13은 반도체 소자 탑재 공정(S4) 및 와이어 본딩 공정(S5)이 종료한 상태를 나타내고 있다.
상기한 반도체 소자 탑재 공정(S4) 및 와이어 본딩 공정(S5)이 종료하면, 계속해서 봉지 수지 형성 공정(S6)이 실시된다. 이 봉지 수지 형성 공정에서는 봉지 수지(14A)(제1 봉지 수지부(26A), 제2 봉지 수지부(27A))가 형성된다. 또한 본 실시예에서는 봉지 수지(14A)를 트랜스퍼 몰딩법에 의해 형성하는 예에 대해서 설명한다.
도14는 봉지 수지(14A)를 형성하기 위한 금형을 나타내고 있다. 반도체 소자(11)가 탑재된 히트 스프레더(13) 및 프린트 배선 기판(12A)은 이 금형내에 장착됨으로써 봉지 수지(14A)가 형성된다. 도14a에 나타내는 것은 상형(45)이고, 도14b에 나타내는 것은 하형(46)이다. 상형(45)에는 상부 캐비티(47) 및 위치 결정 구멍(48) 등이 형성되어 있다. 이 상부 캐비티(47)는 히트 스프레더(13) 및 프린트 배선 기판(12A)이 장착된 상태에서, 반도체 소자(11)와 대향하는 위치에 형성되어 있다. 이 상부 캐비티(47)는 주로 제1 봉지 수지부(26A)을 형성하는데 사용되는 것이다.
또, 하형(46)에는 하부 캐비티(49), 수지를 충전하기 위한 런너(50), 게이트(51), 에어 벤트(52)(공기 구멍), 및 상형(45)의 위치 결정을 행하는 위치 결정 핀(53)등이 설치되어 있다. 하부 캐비티(49)는 주로 제2 봉지 수지부(27A)를 형성하는데 사용되는 것이고, 본 실시예에서는 복수(20개)의 히트 스프레더(13A)에 일괄적으로 제2 봉지 수지부(27A)를 형성하는 구성으로 되어 있다. 이 때문에, 하형(46)은 런너(50)에 대하여 다수의 게이트(51)를 가진 구성으로 되어 있고, 따라서 대면적(대용적)의 하부 캐비티(49)라도 원활하게 수지가 충전되도록 구성되어 있다.
사출 성형기(도시하지 않음)로부터 사출된 수지는 도14b에 화살표로 나타내는 방향으로부터 런너(50)에 충전되고, 이 수지는 게이트(51)로부터 하부 캐비티(49)내로 진행하여 간다. 또, 상기한 바와 같이 각 히트 스프레더(13A)에는 수지 충전 개구(43A)(도5참조)가 형성되어 있기 때문에, 하부 캐비티(49)로 진행한 수지는 이 수지 충전 개구(43A)를 통하여 상형(45)의 상형 캐비티(47)내로 진행한다. 따라서 제1 및 제2 봉지 수지부(26A,27A)는 봉지 수지 형성 공정에서 동시에 일괄적으로 형성된다.
이와 같이 봉지 수지 형성 공정에서 히트 스프레더(13)의 전면에 대하여 일괄적으로 대면적의 제2 봉지 수지부(27A)(단, 스테이지부(24A)의 형성 위치를 제외한다)를 형성함으로써, 소위 큰 판 몰딩이 가능해진다. 이 때문에, 먼저 히트 스프레더(13A) 및 프린트 배선 기판(12A)을 개별화하여 두고, 그 후에 개개로 봉지수지를 형성하는 구성에 비해 제조 효율을 높일 수 있는 동시에 제품 비용의 저감을 도모할 수 있다.
또, 상기한 바와 같이, 프린트 배선 기판 형성 공정(S1) 및 히트 스프레더 형성 공정(S2)에서도, 복수의 히트 스프레더(13A) 및 프린트 배선 기판(12A)(1개의 반도체 장치(10A)에 대응하는 프린트 배선 기판)이 일괄적으로 다수개 형성되기 때문에, 이에 의해서도 제조 효율을 높이는 동시에 제품 비용의 저감을 도모할 수 있다.
도15 및 도16은 봉지 수지 형성 공정이 종료된 히트 스프레더(13) 및 프린트 배선 기판(12A)을 나타내고 있다. 도15는 수지 성형된 것을 히트 스프레더(13)측에서 본 도면이고, 도16은 프린트 배선 기판(12A)측에서 본 도면이다.
이와 같이 봉지 수지(14A)가 형성됨으로써, 제2 봉지 수지부(27A)는 히트 스프레더(13)의 각 고정부(23A)에 형성된 엥커 홀(33A), 및 이 엥커 홀(33A)와 대향하도록 형성된 프린트 배선 기판(12A)의 엥커홈(혹은 엥커 홀)에도 장전된다.
또한 히트 스프레더(13)의 외주 위치에 형성된 외주 엥커 홀(31A)(도4 참조)에도 수지는 충전된다. 이에 의하여, 상기한 접합부(38)와 용접부(39)의 접합과 함께, 봉지 수지(14A)는 히트 스프레더(13)를 프린트 배선 기판(12A)에 고정하는 고정부재로서도 기능하여, 히트 스프레더(13)는 프린트 배선 기판(12A)에 의해 확실하게 고정된다.
상기한 봉지 수지 형성 공정(S6)이 종료되면, 봉지 수지(14A)가 형성된 히트 스프레더(13) 및 프린트 배선 기판(12A)은 금형(45,46)으로부터 이형된다. 계속해서, 봉지 수지부(14A)의 소정 위치에 반도체 장치(10A)를 식별하기 위한 날인 처리를 행하는 날인 공정(S7)이 실시되고, 그 후에 솔더 볼(15)을 배설하는 외부 접속 단자 배설 공정(S8)이 실시된다. 이 솔더 볼(15)을 프린트 배선 기판(12A)에 배설하는 방법으로는 예를 들면 전사법 등을 사용할 수 있다.
외부 접속 단자 배설 공정(S8)이 종료되면, 계속해서 절단 공정(S9)이 실시된다. 이 절단 공정(S9)에서는 블레이드(절단 칼날)를 사용하여 히트 스프레더(13), 프린트 배선 기판(12A), 및 봉지 수지(14A)를 개개의 반도체 장치(10A)에 대응하는 외주 위치에서 일괄적으로 절단한다. 이에 의하여, 도2에 나타나는 반도체 장치(10A)가 형성된다.
이 절단 공정 때, 상기한 바와 같이 히트 스프레더(13)에는 블레이드에 의한 절단 위치를 따라 절단용 슬릿 구멍(30)이 형성되어 있다(도4 참조). 또, 이 절단용 슬릿 구멍(30)은 히트 스프레더(13)의 외주단 가장자리까지 형성되어 있다. 따라서 절단 처리를 행하는 블레이드에 인가되는 부하를 경감할 수 있어, 블레이드의 수명을 길게 도모할 수 있다.
계속해서, 도17을 사용하여, 본 발명의 제2 실시예인 반도체 장치(10B)에 대해서 설명한다. 또한 이하 설명하는 각 실시예에서, 먼저 도2를 사용하여 설명한 제1 실시예에 관한 반도체 장치(10A)와 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
도2을 사용하여 설명한 제1 실시예인 반도체 장치(10A)는 히트 스프레더(13A)는 1매 판구조이고, 또한 봉지 수지(14A)로부터 노출되고 있는 것은스테이지부(24A)만 이고, 연결부(25A) 및 고정부(23A)는 봉지 수지(14A)에 매설된 구성으로 되어 있었다. 이 때문에, 반도체 소자(11)에서 발생한 열이 방열되는 것은 주로 스테이지부(24A)로부터이다. 반도체 소자(11)의 발열량이 비교적 적은 경우는 이 구성으로 충분하지만, 반도체 소자(11)의 발열량이 큰 경우에는 충분한 방열 특성이 얻어지지 않을 염려가 있다.
그래서, 본 실시예에 관한 반도체 장치(10B)는 히트 스프레더(13B)를 제1 히트 스프레더부(56)와 제2 히트 스프레더부(57)로 구성한 것을 특징으로 하고 있다.
제1 히트 스프레더부(56)는 제1 실시예인 반도체 장치(10A)에 설치되어 있던 히트 스프레더(13A)와 유사한 구성을 갖고 있다. 즉, 고정부(23A)는 용접부(39)와 접합부(38)의 용착에 의해 프린트 배선 기판(12A)에 고정되어 있고, 또 이 고정부(23A)로부터 뻗어 나온 연결부(25A)를 갖고 있다. 또, 고정부(23A) 및 연결부(25A)는 봉지 수지(14A)에 매설된 구성으로 되어 있다.
그런데, 제1 히트 스프레더부(56)는 스테이지부(25A)에 중앙 개구부(58)가 형성되어 있는 점에서 반도체 장치(10A)에 설치되어 있던 히트 스프레더(13A)와 차이가 있다. 이 중앙 개구부(58)는 반도체 소자(11)가 삽통(揷通) 가능한 면적을 갖고 있다.
또, 제2 히트 스프레더부(57)는 평판상의 금속판이고, 제1 히트 스프레더부(56)의 스테이지부(25A)에 용접됨으로써 고정되어 있다. 이에 의하여, 제1 히트 스프레더부(56)와 제2 히트 스프레더부(57)는 일체화하여, 히트 스프레더(13B)를 구성하고 있다. 따라서, 제1 히트 스프레더부(56)에 형성되어 있는 중앙 개구부(58)는 제2 히트 스프레더부(57)에 의해 막혀진 구성으로 되어 있다.
또, 반도체 소자(11)는 제1 히트 스프레더부(56)에 형성된 중앙 개구부(58)를 통하여 제2 히트 스프레더부(57)에 접착제(22)를 사용하여 접합된다. 상기한 바와 같이 접착제(22)는 열전도성이 높기 때문에, 반도체 소자(11)를 접착제(22)로 접합함으로써 제2 히트 스프레더부(57)와 반도체 소자(11)는 열적으로 접속된 상태에서 접합된다. 또한 제2 히트 스프레더부(57)는 봉지 수지(14)의 상부에서 그 상면 전면이 노출되도록 배설되어 있다.
따라서, 제2 히트 스프레더부(57)의 방열 특성은 매우 높게 되어 있다. 따라서, 발열량이 높은 반도체 소자(11)에서도, 본 실시예의 구성으로 하면, 반도체 소자(11)에서 발생하는 열을 효율좋게 방열할 수 있게 된다.
또, 제2 히트 스프레더부(57)를 봉지 수지(14A)로부터 넓게 노출시킨 구성으로 하여도, 이 제2 히트 스프레더부(57)와 용착된 제1 히트 스프레더부(56)는 봉지 수지(14A)내에 매설되고, 또한 프린트 배선 기판(12A)에 고정되어 있기 때문에, 히트 스프레더(13B)가 반도체 장치(10B)로부터 이탈해 버리는 일 없이, 높은 신뢰성을 유지할 수 있다.
계속해서, 도18을 사용하여, 본 발명의 제3 실시예인 반도체 장치(10C)에 대해서 설명한다.
본 실시예에 관한 반도체 장치(10C)는 봉지 수지(14A)를 구성하는 제2 봉지 수지부(27A)에 벤트 홀(59)을 형성한 것을 특징으로 하는 것이다. 이 벤트 홀(59)은 히트 스프레더(13A)의 고정부(23A)에 도달하도록 형성되어 있다.
이와 같이 제2 봉지 수지부(27A)에 고정부(23A)에 도달하는 벤트 홀(59)을 형성함으로써, 반도체 장치(10C)내에서 발생하는 수증기를 벤트 홀(59)을 통하여 장치 외부로 빼낼 수 있게 된다. 즉, 히트 스프레더(13A)와 봉지 수지(14A)의 계면 등에 수분이 개재되어 있는 경우, 이것이 반도체 소자(10C)의 실장시 등에서 가열되면 수증기가 되어 체적이 팽창된다. 따라서, 이 수증기를 빼내는 수단이 존재하지 않으면, 히트 스프레더(13A)와 봉지 수지(14A)의 계면에 소위 팝 콘 크랙이 발생된다.
그런데, 제2 봉지 수지부(27A)에 고정부(23A)에 도달하는 벤트 홀(59)을 형성함으로써, 상기와 같이 발생하는 수증기는 벤트 홀(59)을 통하여 장치 외부에 방출된다. 따라서 팝 콘 크랙의 발생을 억제할 수 있어, 반도체 장치(10C)의 신뢰성을 향상시킬 수 있다.
도19는 상기한 반도체 장치(10C)의 제조 공정에서의, 봉지 수지 형성 공정을 나타내고 있다. 제2 봉지 수지부(27A)에 벤트 홀(59)을 형성하기 위하여, 본 실시예의 봉지 수지 형성 공정에서 사용하는 금형(하형(49))에는 지지 핀(60)이 설치되어 있다. 이 지지 핀(60)은 하형(49)에 대하여 삽입 삽탈할 수 있는 구성으로 되어 있다.
그리고, 프린트 배선 기판(12A) 및 히트 스프레더(13A)를 상하 금형(45,46)으로 클램프한 후, 지지 핀(60)을 하형(49)에 삽입하여 히트 스프레더(13A)의 고정부(23A)에 접촉시킨다. 이 상태에서 봉지 몰딩함으로써, 제2 봉지 수지부(27A)에벤트 홀(59)을 가진 봉지 수지(14A)가 형성된다.
이 봉지 수지 형성 공정 때, 지지 핀(60)은 벤트 홀(59)을 형성하는 형으로서 기능하는 동시에, 히트 스프레더(13A)를 지지하는 지지부로서도 기능한다. 이에 의하여, 봉지 수지 형성 공정에서 소정 수지봉지 위치 이외에 수지가 부착 형성되는 수지 누출의 발생을 막을 수 있다.
즉, 히트 스프레더(13A)의 양면 각각에 제1 봉지 수지부(26A) 및 제2 봉지 수지부(27A)를 형성하는 양면 몰딩 구조에서는 금형내에 방열판을 지지하는 구성이 없으면 몰딩되는 수지의 주입 압력 등에 의해 히트 스프레더(13A)에 변형이 발생되고, 이 변형 개소로부터 수지 누출이 발생하여 불필요한 개소에 수지가 부착 형성되어 버릴 염려가 있다.
그렇지만, 수지 몰딩시에 고정부(23A)와 접촉하여 히트 스프레더(13A)를 캐비티(47,49)내에서 지지하는 지지 핀(60)을 설치함으로써, 지지 핀(60)은 히트 스프레더(13A) 및 프린트 배선 기판(12A)을 상형(45)을 향해 눌러서 고정할 수 있다. 따라서 몰딩되는 수지의 주입 압력이 인가되어도, 히트 스프레더(13A)에 변형이 발생하는 것을 방지할 수 있다.
이에 의하여, 수지 누출의 발생을 막을 수 있어, 신뢰성이 우수한 반도체 장치(10C)를 제조할 수 있다. 또, 상기와 같이 지지 핀(60)은 벤트 홀(59)을 형성하는 형으로도 기능하기 때문에, 금형(45,49)의 구성의 간단화를 도모할 수 있다.
계속해서, 도20을 사용하여, 본 발명의 제4 실시예인 반도체 장치(10D)에 대해서 설명한다.
본 실시예에서는 히트 스프레더(13A)를 프린트 배선 기판(12B)에 배설되는 복수의 솔더 볼(15) 중, 실장시에 접지되는 솔더 볼(15A)에 비아(62)를 사용하여 접속한 구성으로 한 것을 특징으로 하는 것이다. 상기한 바와 같이 히트 스프레더(13A)는 도전성 금속 재료인 동(Cu)에 의해 형성되어 있기 때문에, 상기 구성으로 함으로써 히트 스프레더(13A)는 접지된 구성으로 된다.
따라서 히트 스프레더(13A)를 쉴드판으로도 사용할 수 있게 되어, 반도체 소자(11)에 외부의 영향이 미치는 것을 방지할 수 있다. 이에 의하여, 반도체 소자(11)의 소자 동작의 신뢰성을 높일 수 있다.
그런데, 상기한 제1 실시예의 반도체 장치(10A)(도2 참조)에서는 히트 스프레더(13A)를 접지하는데, 프린트 배선 기판(12A)에 형성된 접지 배선층(16)과 히트 스프레더(13A)를 와이어(19C)를 사용하여 접속하는 구성으로 하였다. 그런데, 이 구성에서는 접지된 솔더 볼(15A)로부터 히트 스프레더(13A)에 도달하는 배선 경로가 길어지는 동시에 좁은 와이어(19C)를 사용함으로써 인덕턴스가 높아져서, 히트 스프레더(13A)에 의한 쉴드 효과가 저감되는 것이 고려된다.
그렇지만, 본 실시예와 같이 솔더 볼(15A)과 히트 스프레더(13A)를 비아(62)를 사용하여 직접 접속하는 구성으로 함으로써, 인덕턴스의 저감을 도모할 수 있다. 이에 의하여, 히트 스프레더(13A)에 의한 쉴드 효과를 높일 수 있어, 반도체 소자(11)의 동작 신뢰성을 높일 수 있다. 또한 비아(62)의 인덕턴스는 비아(62)의 직경 치수를 크게 설정함으로써 저감시킬 수 있다.
계속해서, 도21을 사용하여, 본 발명의 제5 실시예인 반도체 장치(10E)에 대해서 설명한다.
본 실시예에 관한 반도체 장치(10E)는 히트 스프레더(13B)에 설치되는 스테이지부(24A)에, 실장시에 장치내의 수증기를 빼내는 벤트 홀(61)을 형성한 것을 특징으로 하는 것이다. 본 실시예에서는 벤트 홀(61)을 스테이지부(24A)의 대략 중앙 위치에 1개 형성하고 있고, 또 그 형상은 원형상으로 하고 있다. 그런데, 벤트 홀(61)의 형성 위치는 스테이지부(24A)의 중앙 위치에한정되는 것이 아니고, 또 그 형성 개수 및 형상도 본 실시예의 구성에 한정되는 것이 아니다.
이와 같이 봉지 수지(14A)(제1 봉지 수지부(26A))로부터 노출한 스테이지부(24A)에 벤트 홀(61)을 형성함으로써, 실장시에 인가되는 열에 의해 장치 내(특히, 봉지 수지(14A) 내)에 침입한 수분이 수증기로 되어도, 이 수증기는 벤트 홀(61)로부터 외부로 빠진다. 따라서 가열 처리가 실시되어도, 반도체 장치(10E)내에 크랙(팝 콘 크랙) 등의 손상이 발생하는 것을 방지할 수 있어, 반도체 장치(10E)의 신뢰성을 높일 수 있다.
또한 본 실시예에서는 반도체 소자(11)를 히트 스프레더(13B)에 고정하는 접착제(22)에 의해 벤트 홀(61)이 메워진 구성으로 되어 있지만, 접착제(22)로서 경화시에 다공질로 되는 것을 사용하고 있기 때문에, 수증기를 벤트 홀(61)로부터 빼낼 수 있다.
또, 상기한 반도체 소자 탑재 공정(S4)에서 반도체 소자(11)를 스테이지부(24A)에 탑재할 때, 스테이지부(24A)에 벤트 홀(61)이 형성된 구성에서는 접착제(22)가 이 벤트 홀(61)로부터 누락되는 것이 고려된다. 그런데, 이 문제점은 스테이지부(24A)의 반도체 소자(11)가 탑재되는 측의 면에, 벤트 홀(61)을 폐색하는 테이프부재를 첩착해 둠으로써 해결할 수 있다.
또, 이 테이프부재는 그대로 첩착한 상태에서는 장치내에서 발생하는 수증기를 벤트 홀(61)을 통하여 뺄 수 없기 때문에, 반도체 장치(10E)에 대하여 가열 처리가 행해지기 전(즉, 수증기가 발생되기 전)에 구멍을 낸다. 이 구멍 내는 방법으로는 예를 들면 벤트 홀(61)에 레이저 조사를 행함으로써 용해하는 방법, 벤트 홀(61)에 치구를 삽입함으로써 파괴하는 방법 등이 고려된다.
계속해서, 도22를 사용하여, 본 발명의 제6 실시예인 반도체 장치(10F)에 대하여 설명한다.
본 실시예에 관한 반도체 장치(10F)는 히트 스프레더(13A)를 사이에 두어 그 상부 및 하부에 배설되는 제1 및 제2 봉지 수지부(26B,27B)가 모두 프린트 배선 기판(12A)에 형성된 개구부(40)의 근방에만 배설된 구성으로 한 것을 특징으로 하는 것이다. 따라서 히트 스프레더(13A)의 고정부(23A)는 거의 외부에 노출한 구성으로 되어 있다. 또, 제1 봉지 수지부(26B) 및 제2 봉지 수지부(27B)는 히트 스프레더(13A)를 사이에 두고 대략 상하 대칭인 형상으로 되어 있다.
봉지 수지(14B)(제1 봉지 수지부(26B), 제2 봉지 수지부(27B))를 상기 구성으로 함으로써, 반도체 장치(10F)에 열이 인가된 경우, 제1 및 제2 봉지 수지부(26B,27B)에 발생하는 열변형을 대략 동일하게 할 수 있다. 즉, 본 실시예의 구성에 의하면, 제1 및 제2 봉지 수지부(26B,27B)가 히트 스프레더(13A)를 사이에 두고 상하에서의 응력 밸런스가 균형을 이루므로, 따라서 히트 스프레더(13A)에휨이 발생하는 것을 방지할 수 있다.
따라서, 반도체 장치(10F)을 실장 기판에 실장할 때, 솔더 볼(15)과 실장 기판 사이에 간극이 발생되거나, 또 히트 스프레더(13A)의 휨에 기인하여 봉지 수지(14B)에 크랙이 발생하는 것을 방지할 수 있어, 반도체 장치(10F)의 신뢰성을 향상시킬 수 있다. 또, 상기와 같이 히트 스프레더(13A)의 고정부(23A)는 거의 외부에 노출한 구성으로 되기 때문에, 히트 스프레더(13A)에 의한 반도체 소자(11)의 방열을 보다 확실하게 행할 수 있다.
계속해서, 도23을 사용하여, 본 발명의 제7 실시예인 반도체 장치(10G)에 대해서 설명한다.
상기한 제6 실시예에 관한 반도체 장치(10F)에서는 히트 스프레더(13A)의 상하에서의 응력 밸런스를 균형시키기 때문에, 제1 및 제2 봉지 수지부(26B,27B)를 모두 프린트 배선 기판(12A)의 개구부(40) 근방에만 배설한 구성으로 했다. 이 구성에서는 상기와 같이 히트 스프레더(13A)에 의한 반도체 소자(11)의 방열 효율을 향상할 수 있는 한편, 프린트 배선 기판(12A) 및 히트 스프레더(13A)의 강도가 저하된다. 또, 히트 스프레더(13A)와 제2 봉지 수지부(27B)의 밀착 강도도 저하된다. 그래서, 본 실시예에서는 제2 봉지 수지부(27C)를 히트 스프레더(13A)의 단부까지 배설하고, 히트 스프레더(13A)를 제2 봉지 수지부(27C)로 덮도록 구성한 것을 특징으로 하는 것이다. 그렇지만, 스테이지부(24A)의 형성 위치에서의 제2 봉지 수지부(27C)의 두께로 히트 스프레더(13A) 전체를 덮은 경우에는 제2 봉지 수지부(27C)와 제1 봉지 수지부(26C)의 응력 밸런스가 불균일하게 된다. 이 때문에, 히트 스프레더(13A)의 고정부(23A)와 대치하는 위치에서의 제2 봉지 수지부(27C)는 그 두께를 얇게 형성하고 있다.
본 실시예의 구성에 의하면, 제2 봉지 수지부(27C)를 히트 스프레더(13A)의 단부까지 배설함으로써, 히트 스프레더(13A)와 제2 봉지 수지부(27C)의 밀착성을 높일 수 있다. 또, 제2 봉지 수지부(27C)는 프린트 배선 기판(12A) 및 히트 스프레더(13A)를 보강하는 기능도 발휘하기 때문에, 반도체 장치(10G)의 실장시에서의 내실장성 및 신뢰성을 향상시킬 수 있다.
계속해서, 도24를 사용하여, 본 발명의 제8 실시예인 반도체 장치(10H)에 대해서 설명한다.
본 실시예에 관한 반도체 장치(10H)는 기판으로서 다층 프린트 배선 기판(63A)을 사용한 것을 특징으로 하는 것이다. 본 실시예에서 사용하고 있는 다층 프린트 배선 기판(63A)은 제1 내지 제3 절연층(65A~65C) 사이에, 2층의 배선층을 형성한 구성으로 되어 있다. 이 각 배선층은 접지 배선층(64A)(이하, GND 배선층이라고 함), 전원 배선층(64B), 및 신호 배선층(64C)으로 구성되어 있다. 또한 이하의 설명에서, 다층 프린트 배선 기판(63A)의 히트 스프레더(13A)와 대치하는 측을 상층으로 하고, 솔더 볼(15A~15C)이 배설되는 측을 하층으로 한다.
실장에 의해 접지되는 솔더 볼(15A)은 하층의 접지 배선층(64A)과 접속되어 있다. 이 하층의 접지 배선층(64A)은 비아(62A), 상층의 접지 배선층(64A), 접합부(38) 및 용접부(39)를 통하여 히트 스프레더(13A)에 접속되어 있다. 이에 의하여, 히트 스프레더(13A)는 접지되어, 쉴드판으로서도 기능한다. 또, 히트 스프레더(13A)는 와이어(19C)에 의해 반도체 소자(11)의 접지 전극에 접속되어 있다.
또, 실장에 의해 전원 접속되는 솔더 볼(15B)은 하층의 전원 배선(64B)과 접속되어 있다. 이 하층의 전원 배선(64B)은 비아(62B)를 통하여 상층의 전원 배선(64B)에 접속되고, 비아(62C)에 의해 개구부(40)의 근방에 형성된 하층의 전원 배선(64B)에 접속되어 있다. 이 개구부(40)의 근방의 전원 배선(64B)은 와이어(19B)에 의해 반도체 소자(11)의 전원 전극에 접속되어 있다.
또한 실장에 의해 신호 입력이 행해지는 솔더 볼(15C)은 하층에 형성된 신호 배선층(64)에 접속되어 있다. 이 신호 배선층(64)은 와이어(19A)에 의해 반도체 소자(11)의 신호 전극에 접속되어 있다.
본 실시예와 같이 기판으로서 다층 프린트 배선 기판(63A)을 사용함으로써, 상기와 같이 각 배선(64A~64C)의 배선 레이아웃의 자유도를 향상시킬 수 있고, 또 각 배선(64A~64C)의 배설 피치를 협피치화하는 것도 가능해진다. 이에 의하여, 반도체 소자(11)가 고밀도화하여도, 이것에 확실하게 대응할 수 있다.
또, 접지된 히트 스프레더(13A)와 상층의 전원 배선층(64B)이 절연층(65A)을 사이에 두고 대향한 상태로 배설되기 때문에, 히트 스프레더(13A)(GND 배선)와 전원 배선층(64B) 사이의 디커플링 용량을 늘릴 수 있어, 전기 특성(특히, 고주파 특성)이 우수한 반도체 장치(10H)를 실현할 수 있다. 또한 히트 스프레더(13A)를 전원 접속하고, 상층의 전원 배선층(64B)을 접지하여 GND 배선층으로 해도 같은 효과를 얻을 수 있다.
계속해서, 도25를 사용하여, 본 발명의 제9 실시예인 반도체 장치(10I)에 대해서 설명한다. 또한 도25에서, 도24에 나타낸 제8 실시예인 반도체 장치(10H)와 동일 구성에 대해서는 동일 부합을 붙이고 그 설명을 생략한다.
상기한 제8 실시예인 반도체 장치(10H)는 각 배선층(64A,64B)을 층간 접속하는데 비아(62A~62C)를 사용한 구성으로 했다. 이에 비하여 본 실시예에 관한 반도체 장치(10I)에서는 다층 프린트 배선 기판(63B)의 단부에 층간 접속용 배선부(66)(이하, 층간 접속부라고 함)를 형성하고, 이 층간 접속부(66)에 의해 각 배선층(64A,64B)을 층간 접속하는 구성으로 한 것을 특징으로 하는 것이다.
본 실시예에 의하면, 다층 프린트 배선 기판(63A)의 면내에 형성되는 비아(62A~62C)에 비하여, 층간 접속부(66)는 다층 프린트 배선 기판(63B)의 단부에 형성되어 있기 때문에 넓게 형성할 수 있어, 인덕턴스의 저감을 도모할 수 있다. 따라서 전기 특성이 우수한(특히, 고주파 특성이 우수한) 층간 접속을 할 수 있어, 반도체 장치(10I)의 전기 특성을 더욱 향상시킬 수 있다.
계속해서, 도26을 사용하여, 본 발명의 제10 실시예인 반도체 장치(10J)에 대해서 설명한다.
먼저 도2를 사용하여 설명한 제1 실시예에 관한 반도체 장치(10A)는 배선 기판으로서 프린트 배선 기판(12A)을 사용하였다. 이에 비하여, 본 실시예에 관한 반도체 장치(10J)는 기판으로서 TAB(Tape Automated 본딩) 기판(67)을 사용한 것을 특징으로 하는 것이다.
이 TAB 기판(67)은 테이프기재(68)로서 폴리이미드(PI)를 사용하고 있고, 또 배선층(16)은 프린트 배선 기판(12A)과 마찬가지로 동박을 사용하고 있다. 이 TAB기판(67)은 프린트 배선 기판(12A)에 비해 배선층(16)의 미세 가공이 가능하고, 따라서 배선 밀도를 높일 수 있다.
따라서, 기판으로서 TAB 기판(67)을 사용함으로써, 고밀도화된 반도체 소자(11)에 확실하게 대응할 수 있다. 또, 프린트 배선 기판(12A)에 비해 TAB 기판(67)은 얇기 때문에, 반도체 장치(10J)의 박형화를 도모할 수도 있다. 구체적인 디자인 룰로는 예를 들면 라인 앤드 스페이스(L/S)에서 L/S=30/30㎛로 할 수 있다.
이상의 설명에 관해서, 이하의 항을 더 개시한다.
(1) 반도체 소자와,
일단에 외부 접속 단자가 배설되는 동시에 타단에 상기 반도체 소자와 전기적으로 접속하는 와이어가 본딩되는 제1 배선이 실장측면에 배설되는 동시에, 대략 중앙 위치에 상기 반도체 소자가 장착되는 개구부가 형성되어 되는 배선 기판과,
상기 배선 기판의 상기 실장측면과 반대 측면에 고정되는 고정부와, 상기 개구부와 대향하는 위치에 상기 고정부에 오목하게 형성된 스테이지부와, 상기 고정부와 상기 스테이지부를 연결하는 연결부를 갖고, 상기 스테이지부에 상기 반도체 소자가 열적으로 접속된 상태에서 접합되는 방열판과,
상기 방열판의 상기 반도체 소자가 접합되는 측에 형성되어 상기 반도체 소자를 봉지하는 제1 봉지 수지부와, 상기 방열판의 상기 반도체 소자가 접합되는 측과 반대 측면에 상기 스테이지부를 노출한 상태로 형성되는 제2 봉지 수지부로 되는 봉지 수지를 구비하는 반도체 장치에 있어서,
상기 배선 기판에 금속으로 되는 접합부를 형성하고, 상기 접합부와 상기 방열판의 상기 고정부를 용착함으로써, 상기 방열판을 상기 기판에 고정한 구성으로 한 것을 특징으로 하는 반도체 장치.
(2) (1) 기재의 반도체 장치에 있어서,
상기 스테이지부에, 장치내에 발생하는 수증기를 빼내는 벤트 홀을 형성한 것을 특징으로 하는 반도체 장치.
(3) (1) 또는 (2) 기재의 반도체 장치에 있어서,
상기 제1 봉지 수지부 및 상기 제2 봉지 수지부가 모두 상기 배선 기판의 개구부 근방에만 배설된 구성으로 한 것을 특징으로 하는 반도체 장치.
(4) (1) 또는 (2) 기재의 반도체 장치에 있어서,
상기 제2 봉지 수지부를 상기 방열판의 단부까지 배설한 것을 특징으로 하는 반도체 장치.
(5) (1) 내지 (4) 기재의 반도체 장치에 있어서,
상기 배선 기판으로서 다층 프린트 배선 기판을 사용한 것을 특징으로 하는 반도체 장치.
(6) (5) 기재의 반도체 장치에 있어서,
상기 다층 프린트 배선 기판의 단부에 층간 접속용 배선부를 형성한 것을 특징으로 하는 반도체 장치.
(7) (1) 내지 (5) 기재의 반도체 장치에 있어서,
상기 배선 기판으로서 TAB(Tape Automated 본딩) 기판을 사용한 것을 특징으로 하는 반도체 장치.
(8) 일단에 외부 접속 단자가 배설되는 동시에 타단에 반도체 장치가 전기적으로 접속되는 배선과, 금속재로 되는 접합부가 형성된 기판을 형성하는 기판 형성 공정과,
상기 기판에 고정되는 고정부와, 상기 고정부에 오목하게 형성된 스테이지부와, 상기 고정부와 상기 스테이지부를 연결하는 연결부를 갖는 방열판을 형성하는 방열판형성 공정과,
상기 스테이지부가 상기 개구부와 대향하도록 위치 결정한 다음, 상기 방열판을 상기 배선 기판에 용착하여 고정하는 방열판 고정 공정과,
상기 스테이지부에 상기 개구부를 통하여 상기 반도체 소자를 고정하는 반도체 소자 탑재 공정과,
상기 반도체 소자와 상기 배선 기판에 형성된 배선를 전기적으로 접속하는 접속 공정과,
적어도 상기 반도체 소자를 봉지하는 봉지 수지를 형성하는 봉지 수지 형성 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
(9) (8) 기재의 반도체 장치의 제조 방법에 있어서,
상기 방열판 고정 공정에서 상기 방열판을 상기 배선 기판에 용착하는 방법으로서, 레이저 용접법, 저항 용접법, 초음파 용접법, 및 전자파를 사용한 용접법 중, 어느 하나의 방법을 사용한 것을 특징으로 하는 반도체 장치의 제조 방법.
또, 상기한 각 항은 다음과 같이 작용한다.
상기한 (2) 구성에 의하면,
스테이지부에, 장치내에 발생하는 수증기를 빼내는 벤트 홀를 형성함으로써, 실장시 등에 장치내에 침입한 수분이 수증기로 되어도, 이 수증기는 벤트 홀로부터 외부로 빠지기 때문에, 반도체 장치내에 크랙 등의 손상이 발생하는 것을 방지할 수 있다.
상기한 (3) 구성에 의하면,
봉지 수지를 제1 및 제2 봉지 수지부에 의해 구성하고, 제1 봉지 수지부를 방열판의 반도체 소자가 접합되는 측에 형성하고, 제2 봉지 수지부를 방열판의 반도체 소자가 접합되는 측과 반대 측면에 형성함으로써, 제1 및 제2 봉지 수지부는 방열판을 사이에 두고 배설된 구성으로 된다.
이 때문에, 열이 인가된 경우, 제1 및 제2 봉지 수지부는 대략 같은 열변형을 행하기 때문에, 봉지 수지를 방열판 중 어느 일면에만 형성한 구성에 비하여, 방열판(반도체 장치)에 휨이 발생하는 것을 방지할 수 있다.
또한 제1 봉지 수지부 및 상기 제2 봉지 수지부가 모두 상기 기판의 개구부 근방에만 배설되는 구성으로 함으로써, 열이 인가된 경우, 제1 및 제2 봉지 수지부는 대략 같은 열변형을 행하기 때문에 제1 및 제2 봉지 수지부의 밸런스가 균형잡힌 상태가 되어, 기판에 휨이 발생하는 것을 보다 확실하게 방지할 수 있다.
상기한 (4) 구성에 의하면,
제2 봉지 수지부를 방열판의 단부까지 배설함으로써, 방열판과 제2 봉지 수지부의 밀착성을 높일 수 있고, 또 제2 봉지 수지부는 방열판 및 기판을 보강하는 기능도 발휘하기 때문에, 반도체 장치의 실장시에서의 내실장성 및 신뢰성을 향상시킬 수 있다.
상기한 (5) 구성에 의하면,
기판으로서 다층 프린트 기판을 사용함으로써, 배선 레이아웃의 자유도를 향상시킬 수 있고, 또 배선의 협피치화를 도모할 수 있다.
상기한 (6) 구성에 의하면,
다층 프린트 기판의 단부에 층간 접속용 배선부를 형성함으로써, 다층 프린트 기판의 면내에 형성되는 비아에 비해 층간 접속용 배선부는 인덕턴스를 저감할 수 있고, 따라서 전기 특성이 우수한(특히, 고주파 특성이 우수한) 층간 접속을 할 수 있다.
상기한 (7) 구성에 의하면,
기판으로서 TAB(Tape Automated 본딩) 기판을 사용함으로써, TAB 기판은 프린트 기판에 비해 배선 밀도를 높일 수 있기 때문에, 반도체 소자의 고밀도화에 의해 확실하게 대응할 수 있다.
상기한 (9) 구성에 의하면,
용착 방법으로서, 레이저 용접법, 저항 용접법, 초음파 용접법, 및 전자파를 사용 용접법 중 어느 하나의 방법을 사용함으로써, 용착 처리가 용이화 되는 동시에 자동화에도 대응할 수 있다.
상술한 바와 같이 본 발명에 의하면, 다음에 기술하는 각종 효과를 실현할 수 있다.
청구항1 기재의 발명에 의하면, 기판과 방열판을 직접 용착하기 때문에, 종래 발생하고 있던 접착제의 경시 열화에 의한 기판과 방열판의 박리를 방지할 수 있어, 반도체 장치의 신뢰성을 향상시킬 수 있다.
또, 청구항2 기재의 발명에 의하면, 방열판을 제1 방열판과 제2 방열판으로 구성하고, 제1 방열판을 주로 기판의 고정에 사용하고, 제2 방열판을 주로 반도체 소자의 방열을 행하는데 사용하는 구성으로 함으로써, 방열판과 기판의 고정 강도를 유지하면서, 높은 방열 특성을 얻을 수 있게 된다.
또, 청구항3 기재의 발명에 의하면, 제2 봉지 수지부에 형성된 홀부는 장치내에 발생하는 수증기를 빼내는 벤트 홀로서 기능하기 때문에, 소위 팝 콘 크랙의 발생을 억제할 수 있어, 반도체 장치의 신뢰성을 향상시킬 수 있다.
또, 청구항4 기재의 발명에 의하면, 방열판을 쉴드판으로도 사용할 수 있기 때문에, 반도체 소자에 외란의 영향이 미치는 것을 방지할 수 있어, 반도체 소자의 소자 동작의 신뢰성을 높일 수 있다.
또, 청구항5 기재의 발명에 의하면, 방열판 고정 공정에서 방열판을 기판에 용착하여 고정하는 방법을 사용함으로써, 방열판과 기판을 고정하는 처리를 용이하고 또한 저비용으로 행할 수 있다.
또한 청구항6 기재의 발명에 의하면, 방열판의 고정부와 접촉하고 방열판을 캐비티내에서 지지하는 지지부를 설치함으로써, 지지부는 방열판을 고정하기 때문에, 봉지 수지 누출을 방지할 수 있어, 신뢰성이 우수한 반도체 장치를 제조할 수 있다.

Claims (6)

  1. 반도체 소자와,
    외부 접속 단자가 배설되는 동시에 상기 반도체 소자에 전기적으로 접속되어 있고, 상기 외부 접속 단자와 상기 반도체 소자를 전기적으로 접속하는 기판과,
    상기 반도체 소자와 열적으로 접속된 방열판을 구비하는 반도체 장치에 있어서,
    상기 기판에 금속의 접합부를 형성하고, 상기 접합부와 상기 방열판을 용착(溶着)함으로써, 상기 방열판과 상기 기판을 접합한 구성으로 한 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 방열판을 제1 방열판과 제2 방열판으로 구성하고,
    상기 제1 방열판에 상기 접합부 및 중앙 개구부를 형성하고, 상기 접합부와 상기 제1 방열판을 용착함으로써 상기 제1 방열판과 상기 기판을 용착하고,
    또한, 상기 제2 방열판이 장치 외부에 노출되도록 상기 제1 방열판에 배설되는 동시에 상기 반도체 소자가 상기 중앙 개구부를 통하여 상기 제2 방열판에 열적으로 접속된 구성으로 한 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 방열판의 상기 반도체 소자가 배설되는 측에 형성되어 상기 반도체 소자를 봉지하는 제1 봉지 수지부와, 상기 방열판의 상기 반도체 소자가 접합되는 측과 반대 측면에 형성되는 제2 봉지 수지부로 되는 봉지 수지를 설치하고,
    상기 제2 봉지 수지부에, 상기 방열판에 도달하는 홀부를 형성한 것을 특징으로 하는 반도체 장치.
  4. 제1항 내지 제3항 중 어느 한항에 있어서,
    상기 방열판을 도전성 금속 재료로 형성하는 동시에, 상기 방열판을 상기 외부 접속 단자 중에서, 접지되는 외부 접속 단자에 접속한 구성으로 한 것을 특징으로 하는 반도체 장치.
  5. 일단에 외부 접속 단자가 배설되는 동시에 타단에 반도체 장치가 전기적으로 접속되는 배선과, 금속재로 되는 접합부가 형성된 기판을 형성하는 기판 형성 공정과,
    상기 기판에 고정되는 고정부와, 상기 고정부에 오목하게 형성된 스테이지부와, 상기 고정부와 상기 스테이지부를 연결하는 연결부를 갖는 방열판을 형성하는 방열판형성 공정과,
    상기 스테이지부가 상기 개구부와 대향하도록 위치 결정한 다음, 상기 방열판을 상기 기판에 용착하여 고정하는 방열판 고정 공정과,
    상기 스테이지부에 상기 개구부를 통하여 상기 반도체 소자를 고정하는 반도체 소자 탑재 공정과,
    상기 반도체 소자와 상기 기판에 형성된 배선을 전기적으로 접속하는 접속 공정과
    적어도 상기 반도체 소자를 봉지하도록 상기 방열판의 양면에 각각 봉지 수지를 형성하는 봉지 수지 형성 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    봉지 수지 형성 공정에서 상기 봉지 수지를 형성하는데 사용하는 금형에, 상기 방열판의 고정부와 접촉하고 상기 방열판을 캐비티내에서 지지하는 지지부를 설치한 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020000041343A 1999-12-13 2000-07-19 반도체 장치 및 그 제조 방법 KR100609320B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-353727 1999-12-13
JP35372799A JP3269815B2 (ja) 1999-12-13 1999-12-13 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20010066939A true KR20010066939A (ko) 2001-07-11
KR100609320B1 KR100609320B1 (ko) 2006-08-03

Family

ID=18432818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000041343A KR100609320B1 (ko) 1999-12-13 2000-07-19 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (2) US6559536B1 (ko)
JP (1) JP3269815B2 (ko)
KR (1) KR100609320B1 (ko)
TW (1) TW451441B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030055410A (ko) * 2001-12-26 2003-07-04 주식회사 심텍 저항용접용 더미패턴을 갖는 이비지에이 반도체 패키지용인쇄회로기판 및 이를 이용한 이비지에이 반도체 패키지의제조방법

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3269815B2 (ja) * 1999-12-13 2002-04-02 富士通株式会社 半導体装置及びその製造方法
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
EP1276153A4 (en) * 2001-01-11 2005-05-25 Matsushita Electric Ind Co Ltd PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME
DE10129388B4 (de) * 2001-06-20 2008-01-10 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils
KR100426501B1 (ko) * 2001-07-03 2004-04-13 앰코 테크놀로지 코리아 주식회사 반도체패키지의 제조 방법
US6599779B2 (en) * 2001-09-24 2003-07-29 St Assembly Test Service Ltd. PBGA substrate for anchoring heat sink
JP4079699B2 (ja) * 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
JP2003249607A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
TW554500B (en) * 2002-07-09 2003-09-21 Via Tech Inc Flip-chip package structure and the processing method thereof
KR100701378B1 (ko) 2002-12-30 2007-03-28 동부일렉트로닉스 주식회사 반도체 소자 패키징 방법
US6833289B2 (en) * 2003-05-12 2004-12-21 Intel Corporation Fluxless die-to-heat spreader bonding using thermal interface material
TWI242275B (en) * 2003-05-16 2005-10-21 Via Tech Inc Multi-column wire bonding structure and layout method for high-frequency IC
CN1332445C (zh) * 2003-10-09 2007-08-15 威盛电子股份有限公司 一种高频集成电路多排线打线结构
KR100585226B1 (ko) * 2004-03-10 2006-06-01 삼성전자주식회사 방열판을 갖는 반도체 패키지 및 그를 이용한 적층 패키지
US7052069B2 (en) * 2004-04-28 2006-05-30 Phyllis Louise Vance Protective device for a vehicle door
US20060018098A1 (en) * 2004-07-22 2006-01-26 Adrian Hill PCB board incorporating thermo-encapsulant for providing controlled heat dissipation and electromagnetic functions and associated method of manufacturing a PCB board
JP2006073651A (ja) 2004-08-31 2006-03-16 Fujitsu Ltd 半導体装置
FR2877865B1 (fr) * 2004-11-15 2008-06-06 Valeo Electronique Sys Liaison Procede de soudure sans apport de matiere et dispositif electrique susceptible d'etre realise par ce procede
US20070001291A1 (en) * 2005-06-30 2007-01-04 Infineon Technologies Ag Anti-warp heat spreader for semiconductor devices
US8624346B2 (en) 2005-10-11 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Exclusion zone for stress-sensitive circuit design
JP4800019B2 (ja) * 2005-11-28 2011-10-26 ミヤチテクノス株式会社 半導体レーザパッケージ装置及びその製造方法
JP2007184351A (ja) 2006-01-05 2007-07-19 Nec Electronics Corp 半導体装置及びその製造方法
US7400049B2 (en) * 2006-02-16 2008-07-15 Stats Chippac Ltd. Integrated circuit package system with heat sink
JP5017977B2 (ja) * 2006-09-14 2012-09-05 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP5076440B2 (ja) * 2006-10-16 2012-11-21 富士電機株式会社 半導体装置及び半導体装置の製造方法
US7952167B2 (en) * 2007-04-27 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line layout design
US8125052B2 (en) * 2007-05-14 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure with improved cracking protection
US8643147B2 (en) 2007-11-01 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure with improved cracking protection and reduced problems
JP4981712B2 (ja) * 2008-02-29 2012-07-25 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
US8324723B2 (en) * 2008-03-25 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and dual-angle cavity in bump
US8314438B2 (en) * 2008-03-25 2012-11-20 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and cavity in bump
US8334582B2 (en) * 2008-06-26 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protective seal ring for preventing die-saw induced stress
JP5550225B2 (ja) * 2008-09-29 2014-07-16 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
US7906836B2 (en) * 2008-11-14 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreader structures in scribe lines
US8368180B2 (en) * 2009-02-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line metal structure
KR101058156B1 (ko) * 2009-03-17 2011-08-24 에스아이디주식회사 방열판 제조방법 및 그 방법으로 제조된 방열판
FR2957192B1 (fr) * 2010-03-03 2013-10-25 Hispano Suiza Sa Module electronique de puissance pour un actionneur pour aeronef
JP5572890B2 (ja) * 2010-06-08 2014-08-20 ミヨシ電子株式会社 半導体モジュールおよび半導体装置
US20130077256A1 (en) * 2010-06-09 2013-03-28 Sharp Kabushiki Kaisha Heat dissipation structure for electronic device
KR20120036446A (ko) * 2010-10-08 2012-04-18 삼성전자주식회사 보드 온 칩 패키지용 인쇄회로기판, 이를 포함하는 보드 온 칩 패키지 및 이의 제조 방법
US9048124B2 (en) * 2012-09-20 2015-06-02 Apple Inc. Heat sinking and electromagnetic shielding structures
DE102012216926A1 (de) * 2012-09-20 2014-03-20 Jumatech Gmbh Verfahren zur Herstellung eines Leiterplattenelements sowie Leiterplattenelement
DE102012219879A1 (de) * 2012-10-30 2014-04-30 Osram Gmbh Verfahren zum Herstellen eines LED-Moduls mit Kühlkörper
US20150115433A1 (en) * 2013-10-25 2015-04-30 Bridge Semiconductor Corporation Semiconducor device and method of manufacturing the same
CN104701187A (zh) * 2013-10-25 2015-06-10 钰桥半导体股份有限公司 半导体装置以及其制备方法
CN104851812B (zh) * 2014-02-19 2017-10-20 钰桥半导体股份有限公司 半导体元件及其制作方法
DE112015000141B4 (de) * 2014-03-31 2021-11-11 Fuji Electric Co., Ltd. Stromrichtvorrichtung
US9570372B1 (en) * 2016-03-24 2017-02-14 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
JP6612723B2 (ja) * 2016-12-07 2019-11-27 株式会社東芝 基板装置
US11832419B2 (en) * 2019-12-20 2023-11-28 Intel Corporation Full package vapor chamber with IHS

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223741A (en) * 1989-09-01 1993-06-29 Tactical Fabs, Inc. Package for an integrated circuit structure
US5147821A (en) * 1990-09-28 1992-09-15 Motorola, Inc. Method for making a thermally enhanced semiconductor device by holding a leadframe against a heatsink through vacuum suction in a molding operation
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
JPH06275677A (ja) * 1993-03-23 1994-09-30 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
US5420460A (en) 1993-08-05 1995-05-30 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology
US5420752A (en) * 1993-08-18 1995-05-30 Lsi Logic Corporation GPT system for encapsulating an integrated circuit package
US5397921A (en) 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
JP3617072B2 (ja) 1994-04-05 2005-02-02 凸版印刷株式会社 チップキャリア
JP3576228B2 (ja) * 1994-09-28 2004-10-13 大日本印刷株式会社 表面実装型半導体装置
KR0178255B1 (ko) * 1995-11-17 1999-03-20 황인길 Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법
US5843808A (en) 1996-01-11 1998-12-01 Asat, Limited Structure and method for automated assembly of a tab grid array package
US5834336A (en) * 1996-03-12 1998-11-10 Texas Instruments Incorporated Backside encapsulation of tape automated bonding device
DE69627643D1 (de) * 1996-06-28 2003-05-28 St Microelectronics Srl Verfahren zur Herstellung einer Plastikpackung für eine elektronische Anordnung mit vollständig isolierter Wärmesenke
JP3615651B2 (ja) * 1998-03-06 2005-02-02 株式会社ルネサステクノロジ 半導体装置
JP2000150730A (ja) * 1998-11-17 2000-05-30 Fujitsu Ltd 半導体装置及びその製造方法
JP3269815B2 (ja) * 1999-12-13 2002-04-02 富士通株式会社 半導体装置及びその製造方法
US6659659B1 (en) * 2001-04-11 2003-12-09 Optical Communication Products, Inc. High-speed optical sub-assembly utilizing ceramic substrate, direct coupling and laser welding

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030055410A (ko) * 2001-12-26 2003-07-04 주식회사 심텍 저항용접용 더미패턴을 갖는 이비지에이 반도체 패키지용인쇄회로기판 및 이를 이용한 이비지에이 반도체 패키지의제조방법

Also Published As

Publication number Publication date
US6796024B2 (en) 2004-09-28
US6559536B1 (en) 2003-05-06
JP3269815B2 (ja) 2002-04-02
US20030161112A1 (en) 2003-08-28
TW451441B (en) 2001-08-21
JP2001168244A (ja) 2001-06-22
KR100609320B1 (ko) 2006-08-03

Similar Documents

Publication Publication Date Title
KR100609320B1 (ko) 반도체 장치 및 그 제조 방법
US6288444B1 (en) Semiconductor device and method of producing the same
JP2833996B2 (ja) フレキシブルフィルム及びこれを有する半導体装置
JP5271886B2 (ja) 半導体装置およびその製造方法
KR100384260B1 (ko) 반도체장치 및 그 제조방법
KR100596549B1 (ko) 반도체장치와그제조방법및반도체패키지
JP3793628B2 (ja) 樹脂封止型半導体装置
JP2000106417A (ja) マルチモジュ―ル相互接続構造物及び製造方法
JP2003017518A (ja) 混成集積回路装置の製造方法
JP2001352021A (ja) 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法
JP2001308258A (ja) 半導体パッケージ及びその製造方法
JP2956617B2 (ja) 樹脂封止型半導体装置
US20040173903A1 (en) Thin type ball grid array package
JP2940491B2 (ja) マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板
JP3314574B2 (ja) 半導体装置の製造方法
JP2001068604A (ja) 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器
JP3382516B2 (ja) 半導体パッケージ
JP2003068970A (ja) 自動車用電子回路装置
KR100244090B1 (ko) 패키지형 집적회로장치와 그 제조방법
JP4688647B2 (ja) 半導体装置とその製造方法
JP2002261198A (ja) 自動車用電子回路装置及びそのパッケージ製造方法
JPH1084055A (ja) 半導体装置及びその製造方法
JP3063691B2 (ja) フレキシブルフィルム及びこれを有する半導体装置
JP2000286379A (ja) 半導体装置及びその製造方法
JP2002261197A (ja) 自動車用電子回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140716

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee