JP2003249607A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器

Info

Publication number
JP2003249607A
JP2003249607A JP2002049513A JP2002049513A JP2003249607A JP 2003249607 A JP2003249607 A JP 2003249607A JP 2002049513 A JP2002049513 A JP 2002049513A JP 2002049513 A JP2002049513 A JP 2002049513A JP 2003249607 A JP2003249607 A JP 2003249607A
Authority
JP
Japan
Prior art keywords
semiconductor device
radiator
substrate
manufacturing
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002049513A
Other languages
English (en)
Inventor
Toshiki Nakayama
敏紀 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002049513A priority Critical patent/JP2003249607A/ja
Priority to CN03106176A priority patent/CN1441489A/zh
Priority to US10/375,866 priority patent/US20040012099A1/en
Publication of JP2003249607A publication Critical patent/JP2003249607A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

(57)【要約】 【課題】 半導体装置の放熱性を向上させるとともに、
電気的特性の安定化を図ることにある。 【解決手段】 半導体装置は、配線パターン１４が形成
された基板１１と、基板１１に搭載された半導体チップ
２０と、基板１１上で半導体チップ２０を封止する封止
部５１と、基板１１の上方で封止部５１に支持されてな
る半導体チップ２０の放熱体３２と、を含み、放熱体３
２は、配線パターン１４の一部に電気的に接続されてな
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】半導体装置の開発においては、半導体チ
ップの電気的特性の安定化を図ることが重要である。例
えば、導電箔にＧＮＤ電位の部分を接続することが知ら
れている。こうすることで、半導体チップにおける他の
デバイスへのノイズの発生や、他のデバイスからのノイ
ズの受け取りを減少させることができる。導電箔の面積
が大きいとノイズを減少させる効果が高い。
【０００３】ところで、小型の半導体装置を考慮する
と、半導体装置の部品点数は少ないほうが好ましい。ま
た、半導体装置の信頼性を高めるためには、半導体チッ
プの放熱性を向上させることも重要になってくる。
【０００４】本発明は、上述した課題を解決するための
ものであり、その目的は、半導体装置の放熱性を向上さ
せるとともに、電気的特性の安定化を図ることにある。
【０００５】
【課題を解決するための手段】（１）本発明に係る半導
体装置は、配線パターンが形成された基板と、前記基板
に搭載された半導体チップと、前記基板上で前記半導体
チップを封止する封止部と、前記基板の上方で前記封止
部に支持されてなる前記半導体チップの放熱体と、を含
み、前記放熱体は、前記配線パターンの一部に電気的に
接続されてなる半導体装置。
【０００６】本発明によれば、半導体チップの熱を放射
するための放熱体が配線パターンの一部に電気的に接続
されている。例えば、配線パターンのＧＮＤ電位の部分
を放熱体に導通させることによって、半導体チップの電
気的特性の安定化を図ることができる。配線パターンに
導通される部分は、半導体チップの熱を放射する放熱体
の部分であるので、部品点数を少なくすることができ、
半導体装置内のスペースを有効に利用することができ
る。
【０００７】（２）この半導体装置において、前記配線
パターンに第１の端部がボンディングされ、前記放熱体
に向けて引き出されてなるワイヤをさらに含み、前記ワ
イヤの中間部が前記放熱体に接触することで、前記放熱
体が前記配線パターンに電気的に接続されてもよい。
【０００８】これによれば、ワイヤの中間部が放熱体に
接触している。ワイヤの高さをコントロールすること
で、簡単に、配線パターンと放熱体とを電気的に接続す
ることができる。
【０００９】（３）この半導体装置において、前記半導
体チップは、電極を有する面が前記基板とは反対側を向
いてなり、前記ワイヤの第２の端部は、前記半導体チッ
プの電極にボンディングされてもよい。
【００１０】（４）この半導体装置において、前記ワイ
ヤの第２の端部は、前記基板の前記配線パターンに電気
的に接続されてもよい。
【００１１】（５）この半導体装置において、前記基板
に設けられ、前記放熱体に向けて延びるピンをさらに含
み、前記ピンの先端部が前記放熱体に接触することで、
前記放熱体が前記配線パターンに電気的に接続されても
よい。
【００１２】これによれば、基板に設けられたピンが放
熱体に接触している。所定の高さのピンを設けるだけ
で、より簡単に、配線パターンと放熱体とを電気的に接
続することができる。
【００１３】（６）この半導体装置において、前記基板
は、前記配線パターンに電気的に接続されたスルーホー
ルを含み、前記ピンの基端部は前記スルーホールに挿入
されてもよい。
【００１４】これによって、ピンを基板上に確実に固定
することができる。
【００１５】（７）この半導体装置において、前記ピン
は、前記放熱体の方向に弾力性を有してもよい。
【００１６】これによって、ピンによって放熱体に与え
られる応力を緩和することができる。
【００１７】（８）この半導体装置において、前記放熱
体の一部は、前記基板の方向に屈曲してなり、前記放熱
体の前記屈曲部が前記配線パターンに接触してもよい。
【００１８】これによって、部品点数を減らすことがで
きるので、コストを抑えることができる。
【００１９】（９）この半導体装置において、前記放熱
体は、前記基板とは反対側において前記封止部から露出
してもよい。
【００２０】これによって、半導体チップの電気的特性
を安定にするとともに、放熱性をより向上させることが
できる。
【００２１】（１０）この半導体装置において、前記放
熱体は、前記基板とは反対側において前記封止部で覆わ
れてもよい。
【００２２】（１１）この半導体装置において、前記放
熱体は、前記封止部の側部に露出してもよい。
【００２３】（１２）この半導体装置において、前記放
熱体の少なくともいずれか一方の面は、粗面に形成され
てもよい。
【００２４】（１３）この半導体装置において、前記放
熱体には、複数の貫通穴が形成され、前記貫通穴内に前
記封止部の材料が充填されてもよい。
【００２５】これによって、放熱体と封止部の材料との
密着性を向上させることができる。
【００２６】（１４）この半導体装置において、前記放
熱体は、前記基板の方向に突起してなる凸部を有しても
よい。
【００２７】これによって、放熱体と半導体チップとの
距離が小さくなるので、半導体チップの放熱性をさらに
向上させることができる。
【００２８】（１５）本発明に係る回路基板は、上記半
導体装置が実装されてなる。
【００２９】（１６）本発明に係る電子機器は、上記半
導体装置を有する。
【００３０】（１７）本発明に係る半導体装置の製造方
法は、（ａ）放熱体を型の凹部にセットし、（ｂ）配線
パターンを有し半導体チップが搭載されてなる基板を、
前記半導体チップを前記凹部内に配置するように前記型
にセットし、（ｃ）前記凹部に封止材を充填すること
で、前記半導体チップを封止するとともに、前記放熱体
を取り付けることを含み、前記（ｃ）工程で、前記配線
パターンの一部を前記放熱体に電気的に接続させた状態
で、前記封止材を充填する。
【００３１】本発明によれば、配線パターンの一部を、
半導体チップの熱を放射するための放熱体に電気的に接
続させた状態で、封止材を充填する。例えば、配線パタ
ーンのＧＮＤ電位の部分を放熱体に導通させることによ
って、半導体チップの電気的特性の安定化を図ることが
できる。配線パターンに導通される部分は、半導体チッ
プの熱を放射する放熱体の部分であるので、部品点数を
少なくすることができ、半導体装置内のスペースを有効
に利用することができる。
【００３２】（１８）この半導体装置の製造方法におい
て、前記（ｂ）工程前に、ワイヤの第１の端部を、前記
配線パターンにボンディングすることをさらに含み、前
記（ｃ）工程で、前記ワイヤの中間部を前記放熱体に接
触させた状態で、前記封止材を充填してもよい。
【００３３】これによれば、ワイヤの中間部を放熱体に
接触させる。ワイヤの高さをコントロールすることで、
簡単に、配線パターンと放熱体とを電気的に接続するこ
とができる。
【００３４】（１９）この半導体装置の製造方法におい
て、前記半導体チップは、電極を有する面が前記基板と
は反対側を向いてなり、前記（ｂ）工程前に、前記ワイ
ヤの第２の端部を、前記半導体チップの前記電極にボン
ディングすることをさらに含んでもよい。
【００３５】（２０）この半導体装置の製造方法におい
て、前記（ｂ）工程前に、前記ワイヤの第２の端部を、
前記基板の前記配線パターンにボンディングすることを
さらに含んでもよい。
【００３６】（２１）この半導体装置の製造方法におい
て、前記（ｂ）工程前に、前記基板にピンを設けること
をさらに含み、前記（ｃ）工程で、前記ピンの先端部を
前記放熱体に接触させた状態で、前記封止材を充填して
もよい。
【００３７】これによれば、基板に設けたピンを放熱体
に接触させる。所定の高さのピンを設けるだけで、より
簡単に、配線パターンと放熱体とを電気的に接続するこ
とができる。
【００３８】（２２）この半導体装置の製造方法におい
て、前記基板は、前記配線パターンに電気的に接続され
たスルーホールを含み、前記ピンの基端部を前記スルー
ホールに挿入してもよい。
【００３９】これによって、ピンを基板上に確実に固定
することができる。
【００４０】（２３）この半導体装置の製造方法におい
て、前記ピンは、前記放熱体の方向に弾力性を有しても
よい。
【００４１】これによって、ピンによって放熱体に与え
られる応力を緩和することができる。
【００４２】（２４）この半導体装置の製造方法におい
て、前記（ａ）工程前に、前記放熱体の一部を立ち上げ
るように屈曲させることをさらに含み、前記（ｃ）工程
で、前記放熱体の前記屈曲部を前記配線パターンに接触
させた状態で、前記封止材を充填してもよい。
【００４３】これによって、部品点数を減らすことがで
きるので、コストを抑えることができる。
【００４４】（２５）この半導体装置の製造方法におい
て、前記基板には、複数の前記半導体チップが平面的に
並べて搭載され、前記（ａ）工程で、複数の前記放熱体
が一体化してなる集合体を、前記型の前記凹部にセット
し、前記（ｂ）工程で、前記基板を前記複数の半導体チ
ップを前記凹部内に配置するようにセットし、前記
（ｃ）工程で、前記複数の半導体チップを封止するとと
もに、前記集合体を取り付けてもよい。
【００４５】これによれば、複数の放熱体を一括して取
り付けることができるので、生産性が向上する。
【００４６】（２６）この半導体装置の製造方法におい
て、前記（ｃ）工程後に、（ｄ）前記封止部及び前記基
板を、前記集合体ごと切断することで、前記放熱体を備
える個片にすることをさらに含んでもよい。
【００４７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。ただし、本発明は、以下の
実施の形態に限定されるものではない。
【００４８】（第１の実施の形態）図１〜図６は、本発
明の第１の実施の形態に係る半導体装置及びその製造方
法を示す図である。図１は、本実施の形態に係る半導体
装置を示す図である。この半導体装置は、基板１１と、
半導体チップ２０と、半導体チップ２０を封止する封止
部５１と、半導体チップ２０の熱を放射する放熱体３２
と、を含む。
【００４９】基板１１は、半導体装置のインターポーザ
と呼ばれる。基板１1は、有機系（ポリイミド基板）又
は無機系（セラミック基板、ガラス基板）のいずれの材
料から形成されてもよく、これらの複合構造（ガラスエ
ポキシ基板）から形成されてもよい。基板１１の平面形
状は限定されないが、矩形をなすことが多い。基板１１
は、単層又は多層基板のいずれでもよい。
【００５０】基板１１は、複数の配線からなる配線パタ
ーン１４を有する。配線パターン１４は、基板１１の片
面又は両面に形成される。基板１１には、一方の面と他
方の面とを電気的に接続するための複数のスルーホール
１６が形成されていてもよい。スルーホール１６は、図
１に示すように導電材料で埋められてもよいし、内壁面
にメッキされてもよい。こうすることで、基板１１の両
面から電気的な接続を図ることができる。
【００５１】半導体チップ２０の形状は限定されない
が、図１に示すように直方体（立方体を含む）をなすこ
とが多い。半導体チップ２０は、図示しないトランジス
タやメモリ素子などからなる集積回路が形成されてい
る。半導体チップ２０は、集積回路と電気的に接続した
少なくとも１つ（多くの場合複数）の電極２２を有す
る。電極２２は、半導体チップ２０の面の端部に、外形
の２辺又は４辺に沿って配置されてもよいし、面の中央
部に形成されてもよい。電極は、アルミニウム系又は銅
系の金属で形成されてもよい。また、半導体チップ２０
には、電極２２の中央部を避けて端部を覆って、パッシ
ベーション膜（図示しない）が形成されている。パッシ
ベーション膜は、例えば、ＳｉＯ2、ＳｉＮ、ポリイミ
ド樹脂などで形成することができる。
【００５２】半導体チップ２０は、基板１１に搭載され
ている。図１に示す例では、電極２２を有する面（例え
ば能動面）を基板１１とは反対側（上方向）を向けて搭
載されている。言い換えれば、半導体チップ２０は、基
板１１にフェースアップ実装されている。半導体チップ
２０は、接着剤を介して基板１１に接着されてもよい。
【００５３】図１に示す例では、基板１１に１つの半導
体チップ２０が搭載されている。変形例として、基板１
１に複数の半導体チップが立体的に積層されてもよい。
その場合、最上段に搭載される半導体チップに、半導体
チップ２０及びその周囲の構成を置き換えることで、本
実施の形態を適用してもよい。本発明は、スタック型の
半導体装置にも適用することができる。
【００５４】半導体チップ２０は、配線パターン１４に
電気的に接続されている。ワイヤ２４によって、両者の
電気的な接続を図ってもよい。その場合、ボールバンプ
法を適用してもよい。すなわち、ツール（例えばキャピ
ラリ）の外部に引き出したワイヤ２４の先端部をボール
状に溶融させ、その先端部を電極に熱圧着する（超音波
振動も併用すると好ましい）ことで、ワイヤ２４を電極
２２に電気的に接続してもよい。例えば、ワイヤ２４
を、半導体チップ２０の電極２２にボンディングした
後、基板１１の配線パターン１４にボンディングしても
よい。その場合、図１に示すように、電極２２上にはバ
ンプが形成される。
【００５５】封止部５１は、基板１１上に設けられ、半
導体チップ２０を封止する。封止部５１の材料は、例え
ば樹脂（エポキシ樹脂など）であってもよい。封止方法
は限定されず、例えば、後述するように、型の凹部に封
止の材料を充填することで行ってもよいし、ポッティン
グ法を適用して行ってもよい。
【００５６】放熱体３２は、半導体チップ２０の熱を放
射するものである。放熱体３２は、ヒートシンクと呼ぶ
こともできる。放熱体３２は、熱交換に適した材料で形
成されることが好ましいが、その材料は限定されない。
例えば、銅系又は鉄系の材料で形成してもよい。図１に
示す例では、放熱体３２は、板状に形成されている。こ
れによれば、加工が簡単であるので、コストを抑えるこ
とができる。放熱体３２は、１つの部材を一体的に加工
してもよいし、複数の部材を組み合わせることで形成し
てもよい。例えば、エッチング法やメッキ法（電解又は
無電解メッキ）などで化学的に加工してもよく、プレス
加工や切断加工などで機械的に加工してもよい。
【００５７】放熱体３２には、図示しない金属皮膜（例
えばメッキ皮膜）が形成されてもよい。例えば、放熱体
３２のうち、外部に露出する部分（図１では封止部５１
から露出する部分）に金属皮膜が形成されてもよい。放
熱体３２が銅系の材料で形成される場合には、金属皮膜
としてニッケルメッキが施されてもよい。こうすること
で、放熱体３２の熱伝導を高めることができる。
【００５８】図１に示す例では、放熱体３２は、基板１
１とは反対側において封止部５１から露出している。こ
うすることで、半導体チップ２０の放熱性を向上させる
ことができる。
【００５９】図１に示すように、基板１１には、複数の
外部端子５２が設けられてもよい。外部端子５２は、ハ
ンダボールであってもよい。外部端子５２は、基板１１
の配線パターン１４のランド部上に設けてもよい。図１
に示す例では、外部端子５２は、スルーホール１６の位
置に配置されている。
【００６０】本実施の形態では、図１及び図２に示すよ
うに、半導体チップにボンディングされる複数のワイヤ
のうち、一部のワイヤ２６（図２では１つの半導体チッ
プに１つであるが、複数であってもよい）は、放熱体３
２に接触している。図１は、ワイヤ２６の部分での半導
体装置の断面図である。
【００６１】ワイヤ２６は、上述のワイヤ２４と同一材
料（例えば金系の材料）及び同一の形成方法で形成され
てもよい。ワイヤ２６は、半導体チップ２０のワイヤボ
ンディング工程で、ワイヤ２４と同時に形成することが
できる。あるいは、ワイヤ２６の材料は、ワイヤ２４の
材料と異なっていてもよく、導電材料であればその材料
は限定されない。
【００６２】ワイヤ２６は、第１及び第２の端部２７、
２８を有する。第２の端部２８は、第１の端部２７とは
反対側の端部である。第１の端部２７は、配線パターン
１４（例えばランド）にボンディングされている。その
場合、両者間にバンプ（図示しない）が介在してもよ
い。そして、図１に示す例では、第２の端部２８は、半
導体チップ２０の電極２２にボンディングされている。
この場合も、両者間にバンプが介在してもよい。あるい
は、ワイヤ２６とバンプとの材料が同一である場合、第
２の端部２８は該バンプを含むということもできる。
【００６３】図２に示すように、ワイヤ２６は、他のワ
イヤ２４よりもループ形状が高くなっている。詳しく
は、図１に示すように、ワイヤ２６の中間部（第１及び
第２の端部２７、２８を除いた一部（例えば頂部））
は、放熱体３２に向けて、ワイヤ２４の中間部（例えば
頂部）よりも高くなるように引き出されている。
【００６４】言い換えれば、ワイヤ２６は、電極２２上
の第２の端部２８から、放熱体３２に向けて放熱体３２
に接触するに至る高さに引き出されている。そして、ワ
イヤ２６は、放熱体３２と接触する中間部から、基板１
１に向けて引き出されることで、第１の端部２７で配線
パターン１４に電気的に接続されている。すなわち、ワ
イヤ２６の中間部が放熱体３２に接触することで、放熱
体３２が配線パターン１４に電気的に接続されている。
【００６５】本実施の形態に係る半導体装置によれば、
半導体チップ２０の熱を放射するための放熱体３２が配
線パターン１４の一部に電気的に接続されている。例え
ば、配線パターン１４のＧＮＤ電位の部分を放熱体３２
に導通させることによって、半導体チップ２０の電気的
特性の安定化を図ることができる。すなわち、半導体チ
ップ２０における他のデバイスへのノイズの発生や、他
のデバイスからのノイズの受け取りを減少させることが
できる。
【００６６】また、配線パターン１４に導通される部分
は、半導体チップ２０の熱を放射する放熱体３２の部分
である。そのため、部品点数を少なくすることができ、
半導体装置内のスペースを有効に利用することができ
る。さらに、放熱体３２の面積を大きくすることで、ノ
イズを減少させる効果を高くするとともに、半導体チッ
プ２０の放熱性をさらに向上させることができる。
【００６７】図１に示す例によれば、ワイヤ２６の高さ
（ループ形状の高さ）をコントロールすることで、簡単
に、配線パターン１４と放熱体３２とを電気的に接続す
ることができる。また、ワイヤ２６は、放熱体３２の方
向に弾力性を有するので、放熱体３２への応力を小さく
しつつ、放熱体３２と確実に接触させることが可能とな
る。
【００６８】次に、本実施の形態に係る半導体装置の製
造方法を説明する。図２〜図６は、図１に示す半導体装
置の製造方法の一例を示す図である。以下の例では、基
板１０上の複数の半導体チップ２０を、一括封止する工
程を含む。なお、本実施の形態に係る半導体装置の製造
方法は、これに限定されず、１つの半導体チップ２０を
個々に封止してもよい。
【００６９】まず図２に示すように、基板１０を用意す
る。基板１０は、個片になると半導体装置のインターポ
ーザとなる。基板１０には、複数の半導体チップ２０を
搭載するために、複数の搭載領域１２が設けられてい
る。搭載領域１２は、基板１０のいずれか一方又は両方
の面に形成されている。図１に示す例では、複数の搭載
領域１２は、基板１０の面上で複数行複数列（マトリク
ス状）に配列されている。
【００７０】図２に示すように、基板１０の複数の搭載
領域１２のそれぞれに、半導体チップ２０を搭載する。
複数の半導体チップ２０を基板１０に平面的に並べる。
図２に示す例では、半導体チップ２０を、電極を上に向
けてボンディング（フェースアップ実装）する。
【００７１】次に、ワイヤボンディング工程を行う。詳
しくは、半導体チップ２０と配線パターン１４とを電気
的に接続するワイヤ２４、２６を形成する。ワイヤ２
４、２６は、同一の製造装置で同時に形成してもよい。
あるいは、複数の半導体チップ２０に対して、複数のワ
イヤ２４（又は複数のワイヤ２６）を一括して形成した
後に、複数のワイヤ２６（又は複数のワイヤ２４）を一
括して形成してもよい。ワイヤ２６のループ形状を、ワ
イヤ２４のループ形状よりも高く形成する。
【００７２】図３に示すように、複数の放熱体（半導体
チップ２０の熱を放射するもの）を含む集合体３０を用
意する。複数の放熱体３２は一体化されてなる。集合体
３０は、個片になると半導体チップ２０の放熱体３２と
なる。
【００７３】本実施の形態では、図４に示す型４０を使
用して、基板１０上の複数の半導体チップ２０を封止す
るとともに、集合体３０を基板１０に取り付ける。
【００７４】型４０は凹部４２を有する。型４０は、金
型であってもよい。凹部４２は、複数の半導体チップ２
０を収容できる大きさ（幅及び深さ）で形成されてい
る。凹部４２の底面４４は、平らな面であってもよい。
【００７５】図４に示すように、集合体３０を型４０の
凹部４２にセットする。集合体３０の平面形状を、凹部
４２の平面形状（例えば底面４４の形状）に対応させて
（例えば同一形状に）形成すれば、集合体を凹部４２に
投げ込むだけで、簡単にセットすることができる。
【００７６】図４に示す例では、集合体３０（放熱体３
２となる部分）を、凹部４０の底面４４に接触させた状
態でセットしている。詳しくは、板状をなす集合体３０
の一方の面を、凹部４２の底面４４に接触させた状態で
セットする。これによって、図５に示すように、放熱体
３２を基板１０とは反対側において封止材から露出させ
ることができる。したがって、半導体チップ２０の放熱
性を向上させることができる。また、集合体３０と型４
０との接触部分には封止材が回り込まないので、封止材
の付着による型４０のクリーニングの回数を減らすこと
ができる。
【００７７】次に、基板１０を型４０にセットする。そ
の場合、複数の半導体チップ２０を凹部４２内に配置す
る。そして、凹部４２に封止材を流し込むことで、複数
の半導体チップ２０を一括封止する。詳しくは、ワイヤ
２６の中間部を放熱体３２に接触させた状態で封止材を
充填する。封止材には、樹脂を使用すればよい。その場
合、樹脂はモールド樹脂と呼ぶこともできる。これによ
れば、複数の半導体チップ２０を一括封止するので、生
産性を向上させることができる。
【００７８】こうして、複数の半導体チップ２０と、集
合体３０と、の間に封止材を設ける。集合体３０は、封
止材に接着される。すなわち、封止材の充填によって、
基板１０に集合体３０を取り付けることができる。
【００７９】こうして、図５に示すように、複数の半導
体チップ２０を内蔵する半導体装置１を製造することが
できる。半導体装置１は、基板１０と、複数の半導体チ
ップ２０と、複数の半導体チップ２０を封止する封止部
５０と、複数の放熱体３２の部分が一体化されてなる集
合体３０と、を含む。図５に示す例では、集合体３０
は、基板１０とは反対側において封止部５０から露出し
ている。半導体装置１は、その後の工程で個片に切断さ
れる。すなわち、半導体装置１は、複数の個片の半導体
装置３（図１参照）を製造するための中間製品である。
【００８０】半導体装置１を切断する工程の前に、図５
に示すように、基板１０に複数の外部端子５２を設けて
もよい。この時点では、複数の半導体装置３に一括して
外部端子５２を設けることができるので生産性に優れ
る。
【００８１】次に、図６に示すように、半導体装置１
（複数の半導体チップ２０を内蔵する）を切断する。詳
しくは、封止部５０及び基板１０を、集合体３０ごと切
断する。切断治具（例えばシリコンウェハの切断に使用
されるブレード）５４によって切断してもよい。図６に
示すように、集合体３０の側から切断してもよく、ある
いは基板１０の側から切断してもよい。予め切断ライン
Ｌ（例えば２点鎖線に示すライン）を形成しておけば、
切断の位置決めが容易になる。
【００８２】この方法によれば、複数の放熱体３２を一
体化してなる集合体３０を型４０にセットすることで、
複数の放熱体３２を一括して基板１０に取り付けること
ができる。そのため、例えば、複数の放熱体３２を複数
の半導体チップ２０に対して一括して位置決めできるな
ど、放熱体３２を備える半導体装置の生産性を向上させ
ることができる。
【００８３】本発明は、この実施の形態に限定されるも
のではなく、様々な形態に適用可能である。以下の実施
の形態の説明では、他の実施の形態と共通する事項（構
成、作用、機能及び効果）は省略する。なお、本発明
は、複数の実施の形態を組み合わせることで達成される
事項も含む。
【００８４】（第２の実施の形態）図７は、第２の実施
の形態に係る半導体装置を示す図である。本実施の形態
では、ワイヤ１２０の中間部が放熱体３２に接触してい
る。そして、ワイヤ１２０の両方の端部（第１及び第２
の端部１２２、１２４）は、いずれも基板１１上の配線
パターン１４にボンディングされている。
【００８５】ワイヤ１２０の材料及び形成方法は、上述
のワイヤ２６の内容を適用することができる。ワイヤ１
２０は、第１及び第２の端部１２２、１２４を有する。
第２の端部１２４は、第１の端部１２２とは反対側の端
部である。第１の端部１２２は、配線パターン１４（例
えばランド）にボンディングされている。その場合、両
者間にバンプが介在してもよい。あるいは、ワイヤ１２
０とバンプとの材料が同一である場合、第１の端部１２
２は該バンプを含むということもできる。そして、図２
に示す例では、第２の端部１２４も、配線パターン１４
（例えばランド）にボンディングされている。この場合
も、両者間にバンプ（図示しない）が介在してもよい。
【００８６】図７に示すように、ワイヤ１２０は、他の
ワイヤ２４よりもループ形状が高くなっている。詳しく
は、図７に示すように、ワイヤ１２０の中間部（第１及
び第２の端部１２２、１２４を除いた一部）は、放熱体
３２に向けて、ワイヤ１２０の中間部よりも高くなるよ
うに引き出されている。
【００８７】言い換えれば、ワイヤ１２０は、電極２２
上の第１の端部１２２から、放熱体３２に向けて放熱体
３２に接触するに至る高さに引き出されている。そし
て、ワイヤ１２０は、放熱体３２と接触する中間部か
ら、基板１０に向けて引き出されることで、第２の端部
１２４で配線パターン１４に電気的に接続されている。
すなわち、ワイヤ１２０の中間部が放熱体３２に接触す
ることで、放熱体３２が配線パターン１４に電気的に接
続されている。
【００８８】変形例として、半導体チップ２０を基板１
１にフェースダウン実装してもよい。その場合、半導体
チップ２０の電極２２上には、バンプが形成されること
が多い。
【００８９】本実施の形態においても上述の実施の形態
と同様の効果を得ることができる。なお、半導体装置の
製造方法においては、上述の事項から導き出せるので省
略する。
【００９０】（第３の実施の形態）図８は、第３の実施
の形態に係る半導体装置を示す図である。本実施の形態
では、基板１１上のピン１３０が放熱体３２に接触して
いる。ピン１３０は、基板１１上で配線パターン１４に
電気的に接続しており、放熱体３２に向けて延びてい
る。
【００９１】ピン１３０は、導電材料であればその材料
は限定されない。例えば、ピン１３０は、配線パターン
１４と同一材料で形成してもよい。ピン１３０の形状は
限定されないが、所定の高さを有することが好ましい。
ピン１３０は、基板１０に設けられている。例えば、ピ
ン１３０の基端部１３４を、基板１１のスルーホール１
８に挿入してもよい。こうすることで、ピンを基板１１
上に確実に固定することができる。また、ピン１３０
を、スルーホール１８を介して、簡単に配線パターン１
４に電気的に接続することができる。なお、図８に示す
例では、スルーホール１８は、例えば、メッキ法によっ
て内壁面のみに導電材料が設けられている。変形例とし
て、配線パターン１４の形成工程で、同時にピン１３０
を立体的に形成してもよい。その場合、ピン１３０は、
配線パターン１４に一体化してなる。
【００９２】ピン１３０の先端部１３２は、放熱体３２
に接触している。図８に示すように、ピン１３０は、先
端部１３２が屈曲して、Ｊ字形状（詳しくは逆Ｊ字形
状）をなしてもよい。すなわち、先端部１３２は撓んで
いる。こうすることで、ピン１３０と放熱体３２との接
触面積を大きくすることができる。また、ピン１３０
は、放熱体３２の方向（上方向（又は下方向））に弾力
性を有してもよい。ピン１３０は、バネであってもよい
し、スプリングコネクタであってもよい。あるいは、ピ
ン１３０として弾力性を有する導電材料を使用してもよ
い。これによって、ピン１３０によって放熱体に与えら
れる応力を緩和することができる。
【００９３】本実施の形態によれば、基板に設けられた
ピンが放熱体に接触している。所定の高さのピンを設け
るだけで、より簡単に、配線パターンと放熱体とを電気
的に接続することができる。
【００９４】本実施の形態においても上述の実施の形態
と同様の効果を得ることができる。なお、半導体装置の
製造方法においては、上述の事項から導き出せるので省
略する。
【００９５】（第４の実施の形態）図９及び図１０は、
第４の実施の形態に係る半導体装置を示す図である。詳
しくは、図９は半導体装置の断面図であり、図１０は図
９に示す半導体装置の上面図である。本実施の形態で
は、放熱体１４０の一部が配線パターン１４に電気的に
接続している。放熱体１４０の事項は、上述の放熱体３
２の事項を可能な限り適用することができる。
【００９６】図９に示すように、放熱体１４０の一部が
基板１０の方向に屈曲してもよい。屈曲部１４２は、図
１０に示すように放熱体１４０の端部を除く部分（内側
の部分）に形成してもよい。図１０に示す例では、放熱
体１４０の一部を、長尺状（細長い形状）に、いずれか
１つの短辺を除く部分（対向する長辺及び残りの短辺）
で切り出している。屈曲部１４２は、切断治具（カッタ
ー）で切り出した後に、曲げ加工することができる。屈
曲部１４２の形成は、封止工程前に行う。なお、図１０
に示すように、放熱体１４０の屈曲部１４２には、封止
部５１が露出する。
【００９７】変形例として、屈曲部１４２は、放熱体１
４０の端部に形成してもよい。すなわち、放熱体１４０
の外周を部分的に切り出して、屈曲部１４２を形成して
もよい。
【００９８】本実施の形態によれば、上述の効果を達成
できるだけでなく、半導体装置の部品点数を減らすこと
ができるので、コストを抑えることができる。なお、半
導体装置の製造方法についてはすでに説明した通りであ
る。
【００９９】（第５の実施の形態）図１１及び図１２
は、第５の実施の形態の半導体装置を示す図である。以
下の実施の形態（第５〜第９の実施の形態）では、放熱
体の形状及び半導体装置の製造方法が上述の実施の形態
と異なっている。
【０１００】本実施の形態では、集合体６０（放熱体６
２）の少なくとも一方の面（片面又は両面）は、粗面に
形成されている。
【０１０１】図１１に示すように、集合体６０における
基板１０を向く側の面６４が、粗面になっていてもよ
い。集合体６０の面６４を、その平坦性をなくすように
荒らしてもよい。集合体６０の面６４は、サンドブラス
トを用いて機械的に、又はプラズマ、紫外線、オゾン等
を用いて物理的に、エッチング材を用いて化学的に荒ら
すことができる。また、ディンプル加工することで粗面
を形成することもできる。なお、少なくとも集合体６０
の放熱体６２の部分が粗面に形成されていればよい。
【０１０２】これによれば、集合体６０（又は放熱体６
２）における基板１０を向く側は、封止材（又は封止部
５１）との接触部となる。そのため、集合体６０と封止
材との接着面積を増大させたり、物理的、化学的な接着
力を増大させたりして、両者の密着性を向上させること
ができる。
【０１０３】図１２に示すように、集合体７０における
基板１０とは反対側の面７４が、粗面になっていてもよ
い。図８に示す例では、集合体７０の面７４は、封止材
から露出している。少なくとも集合体７０の放熱体７２
の部分が粗面に形成されていればよい。
【０１０４】これによれば、集合体７０（又は放熱体７
２）における基板１０とは反対側の面７４を粗面にする
ことで、露出面積を大きくすることができる。そのた
め、半導体チップの放熱性をさらに向上させることがで
きる。
【０１０５】図示する例とは別に、集合体の両面（少な
くとも放熱体となる部分の両面）を粗面に形成してもよ
い。こうすることで、上述の両方の効果を達成すること
ができる。
【０１０６】（第６の実施の形態）図１３は、第６の実
施の形態の半導体装置を示す図である。本実施の形態で
は、集合体８０（図１３では切断後の放熱体８２）に
は、複数の貫通穴８４が形成されている。貫通穴８４
は、集合体８０の基板１０を向く面とそれとは反対の面
とを貫通している。貫通穴８４は、集合体８０の少なく
とも放熱体８２の部分に形成される。複数の貫通穴８４
は、エッチング等で化学的に、又はドリル等で物理的に
形成してもよい。
【０１０７】集合体８０に貫通穴８４を形成すること
で、貫通穴８４内にも封止材が入り込むので、集合体８
０（又は放熱体８２）と封止材（又は封止部５１）との
密着性を向上させることができる。
【０１０８】（第７の実施の形態）図１４及び図１５
は、第７の実施の形態の半導体装置の製造方法を示す図
である。本実施の形態では、集合体９０には、凸部９４
が形成されている。
【０１０９】図１４に示すように、凸部９４を、型４０
の凹部４２の開口側に向けてセットする。すなわち、凸
部９４を半導体チップ２０に対向させる。
【０１１０】集合体９０の複数の放熱体９２となる部分
に、凸部９４を形成する。すなわち、１つの凸部９４
を、いずれか１つの半導体チップ２０に対応するように
形成する。凸部９４の平面形状は、半導体チップ２０の
平面形状よりも小さくてもよい。例えば、図１４に示す
ように、半導体チップ２０の各辺に沿って複数の電極２
２が並ぶ場合に、凸部９４は、複数の電極２２で囲まれ
た領域の内側に配置されるような平面形状を有してもよ
い。これによれば、凸部９４をワイヤ２４を避けて配置
できるので、集合体９０とワイヤ２４との接触を回避す
ることができる。また、ワイヤ２４のループ高さに制限
されずに、放熱体９２を凸部９４により部分的に厚くす
ることができるので、半導体チップ２０の放熱性を向上
させることができる。なお、図１４に示すように、凸部
９４は、半導体チップ２０の面と非接触となるようにし
てもよい。
【０１１１】集合体９０への凸部９４の形成方法は、例
えば、ハーフエッチング法を適用して形成してもよい。
あるいは、メッキ法を形成してもよい。それらの場合、
集合体９０は、１つの部材で形成される。これらとは別
に、集合体９０の放熱体９２となる部分に、別の部材
（同一材料であるか別材料であるかを問わない）を取り
付けることで、集合体９０に凸部９４を設けてもよい。
その場合、両者を、溶接、接着又は機械的接合（かしめ
加工など）によって取り付けてもよい。
【０１１２】その後、所定の工程（封止工程及び切断工
程）を行い、図１５に示す個片の半導体装置を得ること
ができる。
【０１１３】本実施の形態によれば、放熱体９２の凸部
９４を半導体チップ２０に向けて配置する。したがっ
て、放熱体９２と半導体チップ２０との距離が小さくな
るので、半導体チップ２０の放熱性をさらに向上させる
ことができる。
【０１１４】（第８の実施の形態）図１６及び図１７
は、第８の実施の形態の半導体装置の製造方法を示す図
である。本実施の形態では、集合体１００の外周端部に
は、立ち上げ部１０４が形成されている。すなわち、集
合体１００の外周は、立ち上げ形成されている。
【０１１５】図１６に示すように、集合体１００の放熱
体１０２の部分を、立ち上げ部１０４によって、凹部４
２の底面４４から浮かした状態でセットする。図１６に
示す例では、集合体１００は、立ち上げ部１０４を除く
部分で、凹部４２の底面４４に非接触になっている。
【０１１６】立ち上げ部１０４は、集合体１００の外周
端部の全てに設けられてもよく、部分的（例えば矩形の
集合体１００の角部又は対向する２辺）に設けられても
よい。立ち上げ部１０４の形成方法は、例えば、ハーフ
エッチング法、メッキ法又は機械的な絞り加工を施すこ
とで、１つの部材から形成してもよい。あるいは、集合
体１００の外周端部に、別の部材（同一材料であるか別
材料であるかを問わない）を取り付けることで、立ち上
げ部１０４を設けてもよい。
【０１１７】その後、所定の工程（封止工程及び切断工
程）を行い、図１７に示す個片の半導体装置を得ること
ができる。放熱体１０４は、凹部４２の底面４４から浮
いた状態で封止されるので、図１７に示すように、放熱
体１０４を基板１０とは反対側において封止材で覆うこ
とができる。こうすることで、放熱体１０２を外部に露
出させずに、半導体チップ２０の放熱性を向上させるこ
とができる。なお、図１７に示すように、放熱体１０２
は、半導体装置の側部から露出してもよい。
【０１１８】（第９の実施の形態）図１８及び図１９
は、第９の実施の形態の半導体装置の製造方法を示す図
である。本実施の形態では、集合体１１０には、切断ラ
インＬ（図６参照）に沿って、縦断面がほぼ連続する形
状をなす突起部１１４が形成されている。すなわち、集
合体１１０の平面視において、突起部１１４は切断ライ
ンＬに沿って延びる帯状（所定幅を有する）をなし、突
起部１１４によって区画された領域が放熱体１１２とな
る。突起部１１４の幅は、切断工程での切断治具５４
（図６参照）の刃の幅よりも大きいことが好ましい。こ
うすることで、突起部１１４の中心軸を簡単に切断する
ことができる。
【０１１９】図１８に示すように、突起部１１４を、型
４０の凹部４２の開口側に向けてセットする。すなわ
ち、突起部１１４を基板１０側に向けてセットする。図
１８に示す例では、突起部１１４には、突起の先端部が
細くなるテーパが付されている。
【０１２０】図１８に示すように、集合体１１０の突起
部１１４とは反対側に窪み１１６が形成されてもよい。
窪み１１６は、縦断面がほぼ連続する形状をなしてい
る。すなわち、集合体１１０の平面視において、窪み１
１６は切断ラインＬに沿って延びる溝になっている。図
１８に示す例では、窪み１１６には、開口が広くなるテ
ーパが付されている。こうすることで、例えば、集合体
１１０を窪み１１６の側から切断する場合に、切断治具
５４の刃の位置を窪み１１６（又は突起部１１４）の中
心軸に合わせることができるので、正確に切断すること
が可能になる。なお、窪み１１６には、封止材は充填さ
れなくてもよい。
【０１２１】集合体１１０への突起部１１４（及び窪み
１１６）の形成方法は、機械的な絞り加工を施すこと
で、１つの部材から形成してもよい。あるいは、別部材
を取り付けることで形成してもよい。
【０１２２】その後、所定の工程（封止工程及び切断工
程）を行い、図１９に示す個片の半導体装置を得ること
ができる。切断工程では、突起部１１４（又は窪み１１
６）を切断するので、個片の半導体装置の上部１１３及
び側部１１５には、放熱体１１２が露出する。図１９に
示す例では、放熱体１１２は、角錐台形状の一部を構成
している。変形例として、放熱体１１２は、球体の一部
（例えば半球）を構成してもよい。
【０１２３】これによれば、放熱体１１２は、半導体チ
ップ２０を囲むように設けられている。これによって、
半導体チップ２０の放熱性をさらに向上させることがで
きる。また、配線パターン１４のＧＮＤ電位の部分を放
熱体１１２に導通させることで、半導体チップ２０の電
気的特性をより安定にすることができる。また、窪み１
１６を形成することで、切断ラインＬの位置を認識する
ことができるので、切断の位置決めが容易になる。
【０１２４】（第１０の実施の形態）図２０は、上述の
実施の形態を適用した回路基板が示されている。半導体
装置３は、回路基板１０００に実装されている。回路基
板１０００には、例えば、ガラスエポキシ基板等の有機
系基板を用いることが一般的である。回路基板１０００
には例えば銅等からなる配線パターンが所望の回路とな
るように形成されていて、配線パターンと半導体装置３
の外部端子とが接合されている。
【０１２５】本発明の実施の形態に係る半導体装置を有
する電子機器として、図２１にはノート型パーソナルコ
ンピュータ２０００が示され、図２２には携帯電話３０
００が示されている。
【０１２６】本発明は、上述した実施の形態に限定され
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成（例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成）を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施の形態を示す図で
ある。
【図２】図２は、本発明の第１の実施の形態を示す図で
ある。
【図３】図３は、本発明の第１の実施の形態を示す図で
ある。
【図４】図４は、本発明の第１の実施の形態を示す図で
ある。
【図５】図５は、本発明の第１の実施の形態を示す図で
ある。
【図６】図６は、本発明の第１の実施の形態を示す図で
ある。
【図７】図７は、本発明の第２の実施の形態を示す図で
ある。
【図８】図８は、本発明の第３の実施の形態を示す図で
ある。
【図９】図９は、本発明の第４の実施の形態を示す図で
ある。
【図１０】図１０は、本発明の第４の実施の形態を示す
図である。
【図１１】図１１は、本発明の第５の実施の形態を示す
図である。
【図１２】図１２は、本発明の第５の実施の形態を示す
図である。
【図１３】図１３は、本発明の第６の実施の形態を示す
図である。
【図１４】図１４は、本発明の第７の実施の形態を示す
図である。
【図１５】図１５は、本発明の第７の実施の形態を示す
図である。
【図１６】図１６は、本発明の第８の実施の形態を示す
図である。
【図１７】図１７は、本発明の第８の実施の形態を示す
図である。
【図１８】図１８は、本発明の第９の実施の形態を示す
図である。
【図１９】図１９は、本発明の第９の実施の形態を示す
図である。
【図２０】図２０は、本発明の第１０の実施の形態に係
る回路基板を示す図である。
【図２１】図２１は、本発明の第１０の実施の形態に係
る電子機器を示す図である。
【図２２】図２２は、本発明の第１０の実施の形態に係
る電子機器を示す図である。
【符号の説明】
１０、１１ 基板 １４ 配線パターン １６ スルーホール １８ スルーホール ２０ 半導体チップ ２６ ワイヤ ２７ 第１の端部 ２８ 第２の端部 ３０ 集合体 ３２ 放熱体 ４０ 型 ４２ 凹部 ４４ 底面 ５０、５１ 封止部 ６０ 集合体 ６２ 放熱体 ７０ 集合体 ７２ 放熱体 ８０ 集合体 ８２ 放熱体 ８４ 貫通穴 ９０ 集合体 ９２ 放熱体 ９４ 凸部 １００ 集合体 １０２ 放熱体 １０４ 立ち上げ部 １１０ 集合体 １１２ 放熱体 １１３ 上部 １１４ 突起部 １１５ 側部 １２０ ワイヤ １２２ 第１の端部 １２４ 第２の端部 １３０ ピン １３２ 先端部 １３４ 基端部 １４０ 放熱体 １４２ 屈曲部

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 配線パターンが形成された基板と、 前記基板に搭載された半導体チップと、 前記基板上で前記半導体チップを封止する封止部と、 前記基板の上方で前記封止部に支持されてなる前記半導
    体チップの放熱体と、 を含み、 前記放熱体は、前記配線パターンの一部に電気的に接続
    されてなる半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記配線パターンに第１の端部がボンディングされ、前
    記放熱体に向けて引き出されてなるワイヤをさらに含
    み、 前記ワイヤの中間部が前記放熱体に接触することで、前
    記放熱体が前記配線パターンに電気的に接続されてなる
    半導体装置。
  3. 【請求項３】 請求項２記載の半導体装置において、 前記半導体チップは、電極を有する面が前記基板とは反
    対側を向いてなり、 前記ワイヤの第２の端部は、前記半導体チップの電極に
    ボンディングされてなる半導体装置。
  4. 【請求項４】 請求項２記載の半導体装置において、 前記ワイヤの第２の端部は、前記基板の前記配線パター
    ンに電気的に接続されてなる半導体装置。
  5. 【請求項５】 請求項１から請求項４のいずれかに記載
    の半導体装置において、 前記基板に設けられ、前記放熱体に向けて延びるピンを
    さらに含み、 前記ピンの先端部が前記放熱体に接触することで、前記
    放熱体が前記配線パターンに電気的に接続されてなる半
    導体装置。
  6. 【請求項６】 請求項５記載の半導体装置において、 前記基板は、前記配線パターンに電気的に接続されたス
    ルーホールを含み、 前記ピンの基端部は前記スルーホールに挿入されてなる
    半導体装置。
  7. 【請求項７】 請求項５又は請求項６に記載の半導体装
    置において、 前記ピンは、前記放熱体の方向に弾力性を有する半導体
    装置。
  8. 【請求項８】 請求項１から請求項７のいずれかに記載
    の半導体装置において、 前記放熱体の一部は、前記基板の方向に屈曲してなり、 前記放熱体の前記屈曲部が前記配線パターンに接触して
    なる半導体装置。
  9. 【請求項９】 請求項１から請求項８のいずれかに記載
    の半導体装置において、 前記放熱体は、前記基板とは反対側において前記封止部
    から露出してなる半導体装置。
  10. 【請求項１０】 請求項１から請求項８のいずれかに記
    載の半導体装置において、 前記放熱体は、前記基板とは反対側において前記封止部
    で覆われてなる半導体装置。
  11. 【請求項１１】 請求項１から請求項１０のいずれかに
    記載の半導体装置において、 前記放熱体は、前記封止部の側部に露出してなる半導体
    装置。
  12. 【請求項１２】 請求項１から請求項１１のいずれかに
    記載の半導体装置において、 前記放熱体の少なくともいずれか一方の面は、粗面に形
    成されてなる半導体装置。
  13. 【請求項１３】 請求項１から請求項１２のいずれかに
    記載の半導体装置において、 前記放熱体には、複数の貫通穴が形成され、 前記貫通穴内に前記封止部の材料が充填されてなる半導
    体装置。
  14. 【請求項１４】 請求項１から請求項１３のいずれかに
    記載の半導体装置において、 前記放熱体は、前記基板の方向に突起してなる凸部を有
    する半導体装置。
  15. 【請求項１５】 請求項１から請求項１４のいずれかに
    記載の半導体装置が実装されてなる回路基板。
  16. 【請求項１６】 請求項１から請求項１４のいずれかに
    記載の半導体装置を有する電子機器。
  17. 【請求項１７】 （ａ）放熱体を型の凹部にセットし、 （ｂ）配線パターンを有し半導体チップが搭載されてな
    る基板を、前記半導体チップを前記凹部内に配置するよ
    うに前記型にセットし、 （ｃ）前記凹部に封止材を充填することで、前記半導体
    チップを封止するとともに、前記放熱体を取り付けるこ
    とを含み、 前記（ｃ）工程で、前記配線パターンの一部を前記放熱
    体に電気的に接続させた状態で、前記封止材を充填する
    半導体装置の製造方法。
  18. 【請求項１８】 請求項１７記載の半導体装置の製造方
    法において、 前記（ｂ）工程前に、ワイヤの第１の端部を、前記配線
    パターンにボンディングすることをさらに含み、 前記（ｃ）工程で、前記ワイヤの中間部を前記放熱体に
    接触させた状態で、前記封止材を充填する半導体装置の
    製造方法。
  19. 【請求項１９】 請求項１８記載の半導体装置の製造方
    法において、 前記半導体チップは、電極を有する面が前記基板とは反
    対側を向いてなり、 前記（ｂ）工程前に、前記ワイヤの第２の端部を、前記
    半導体チップの前記電極にボンディングすることをさら
    に含む半導体装置の製造方法。
  20. 【請求項２０】 請求項１８記載の半導体装置の製造方
    法において、 前記（ｂ）工程前に、前記ワイヤの第２の端部を、前記
    基板の前記配線パターンにボンディングすることをさら
    に含む半導体装置の製造方法。
  21. 【請求項２１】 請求項１７から請求項２０のいずれか
    に記載の半導体装置の製造方法において、 前記（ｂ）工程前に、前記基板にピンを設けることをさ
    らに含み、 前記（ｃ）工程で、前記ピンの先端部を前記放熱体に接
    触させた状態で、前記封止材を充填する半導体装置の製
    造方法。
  22. 【請求項２２】 請求項２１記載の半導体装置の製造方
    法において、 前記基板は、前記配線パターンに電気的に接続されたス
    ルーホールを含み、 前記ピンの基端部を前記スルーホールに挿入する半導体
    装置の製造方法。
  23. 【請求項２３】 請求項２１又は請求項２２に記載の半
    導体装置の製造方法において、 前記ピンは、前記放熱体の方向に弾力性を有する半導体
    装置の製造方法。
  24. 【請求項２４】 請求項１７から請求項２３のいずれか
    に記載の半導体装置の製造方法において、 前記（ａ）工程前に、前記放熱体の一部を立ち上げるよ
    うに屈曲させることをさらに含み、 前記（ｃ）工程で、前記放熱体の前記屈曲部を前記配線
    パターンに接触させた状態で、前記封止材を充填する半
    導体装置の製造方法。
  25. 【請求項２５】 請求項１７から請求項２４のいずれか
    に記載の半導体装置の製造方法において、 前記基板には、複数の前記半導体チップが平面的に並べ
    て搭載され、 前記（ａ）工程で、複数の前記放熱体が一体化してなる
    集合体を、前記型の前記凹部にセットし、 前記（ｂ）工程で、前記基板を前記複数の半導体チップ
    を前記凹部内に配置するようにセットし、 前記（ｃ）工程で、前記複数の半導体チップを封止する
    とともに、前記集合体を取り付ける半導体装置の製造方
    法。
  26. 【請求項２６】 請求項２５記載の半導体装置の製造方
    法において、 前記（ｃ）工程後に、 （ｄ）前記封止部及び前記基板を、前記集合体ごと切断
    することで、前記放熱体を備える個片にすることをさら
    に含む半導体装置の製造方法。
JP2002049513A 2002-02-26 2002-02-26 半導体装置及びその製造方法、回路基板並びに電子機器 Withdrawn JP2003249607A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002049513A JP2003249607A (ja) 2002-02-26 2002-02-26 半導体装置及びその製造方法、回路基板並びに電子機器
CN03106176A CN1441489A (zh) 2002-02-26 2003-02-20 半导体装置及其制造方法、电路板和电子仪器
US10/375,866 US20040012099A1 (en) 2002-02-26 2003-02-26 Semiconductor device and manufacturing method for the same, circuit board, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002049513A JP2003249607A (ja) 2002-02-26 2002-02-26 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (1)

Publication Number Publication Date
JP2003249607A true JP2003249607A (ja) 2003-09-05

Family

ID=27784567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002049513A Withdrawn JP2003249607A (ja) 2002-02-26 2002-02-26 半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (3)

Country Link
US (1) US20040012099A1 (ja)
JP (1) JP2003249607A (ja)
CN (1) CN1441489A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150350A (ja) * 2003-11-14 2005-06-09 Renesas Technology Corp 半導体装置の製造方法
JP2007507108A (ja) * 2003-09-25 2007-03-22 フリースケール セミコンダクター インコーポレイテッド 半導体パッケージの形成方法及びその構造
JP2008515189A (ja) * 2004-09-28 2008-05-08 フリースケール セミコンダクター インコーポレイテッド 半導体パッケージを形成する方法、及びパッケージ構造
WO2008093414A1 (ja) * 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
JP2009289926A (ja) * 2008-05-28 2009-12-10 Shinko Electric Ind Co Ltd 電子部品装置の製造方法
JP2012028484A (ja) * 2010-07-22 2012-02-09 Panasonic Corp モジュールと、その製造方法
JP2016103616A (ja) * 2014-11-28 2016-06-02 Ｔｏｗａ株式会社 電子部品、その製造方法及び製造装置
WO2016136021A1 (ja) * 2015-02-27 2016-09-01 Ｔｏｗａ株式会社 電子部品、その製造方法及び製造装置
KR101811945B1 (ko) * 2016-03-28 2017-12-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이를 제조하는 방법
JP2018010994A (ja) * 2016-07-14 2018-01-18 ローム株式会社 電子部品およびその製造方法
JP2018041899A (ja) * 2016-09-09 2018-03-15 Ｔｏｗａ株式会社 電子回路装置及び電子回路装置の製造方法
WO2018164159A1 (ja) * 2017-03-08 2018-09-13 株式会社村田製作所 モジュール
JPWO2020213572A1 (ja) * 2019-04-15 2020-10-22
JPWO2021074980A1 (ja) * 2019-10-16 2021-04-22

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080112151A1 (en) 2004-03-04 2008-05-15 Skyworks Solutions, Inc. Overmolded electronic module with an integrated electromagnetic shield using SMT shield wall components
US7198987B1 (en) * 2004-03-04 2007-04-03 Skyworks Solutions, Inc. Overmolded semiconductor package with an integrated EMI and RFI shield
US8399972B2 (en) * 2004-03-04 2013-03-19 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
DE102004020580A1 (de) * 2004-04-27 2005-11-17 Infineon Technologies Ag Verfahren zur Herstellung eines BGA-Chipmoduls und BGA-Chipmodul
US20060091542A1 (en) * 2004-11-03 2006-05-04 Broadcom Corporation Flip chip package including a heat spreader having an edge with a recessed edge portion and method of making the same
US7271479B2 (en) * 2004-11-03 2007-09-18 Broadcom Corporation Flip chip package including a non-planar heat spreader and method of making the same
WO2007083352A1 (ja) * 2006-01-17 2007-07-26 Spansion Llc 半導体装置およびその製造方法
KR100737098B1 (ko) * 2006-03-16 2007-07-06 엘지이노텍 주식회사 전자파 차폐장치 및 그 제조 공정
US7928538B2 (en) 2006-10-04 2011-04-19 Texas Instruments Incorporated Package-level electromagnetic interference shielding
US7936059B1 (en) * 2007-02-20 2011-05-03 Altera Corporation Lead frame packaging technique with reduced noise and cross-talk
US8067256B2 (en) * 2007-09-28 2011-11-29 Intel Corporation Method of making microelectronic package using integrated heat spreader stiffener panel and microelectronic package formed according to the method
US8310069B2 (en) * 2007-10-05 2012-11-13 Texas Instruements Incorporated Semiconductor package having marking layer
US8360390B2 (en) 2009-01-13 2013-01-29 Enphase Energy, Inc. Method and apparatus for potting an electronic device
TWI393223B (zh) * 2009-03-03 2013-04-11 Advanced Semiconductor Eng 半導體封裝結構及其製造方法
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
US20110012035A1 (en) * 2009-07-15 2011-01-20 Texas Instruments Incorporated Method for Precision Symbolization Using Digital Micromirror Device Technology
TWI466259B (zh) * 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
TWI405306B (zh) * 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US20110084372A1 (en) * 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) * 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) * 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
KR20120026909A (ko) * 2010-09-10 2012-03-20 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
CN102456825A (zh) * 2010-10-25 2012-05-16 展晶科技(深圳)有限公司 发光二极管及其制造方法
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
CN102315200A (zh) * 2011-09-02 2012-01-11 华为终端有限公司 一种芯片封装结构、封装方法及电子设备
US8948712B2 (en) 2012-05-31 2015-02-03 Skyworks Solutions, Inc. Via density and placement in radio frequency shielding applications
CN104410373B (zh) 2012-06-14 2016-03-09 西凯渥资讯处理科技公司 包含相关系统、装置及方法的功率放大器模块
CN104885216B (zh) 2012-07-13 2017-04-12 天工方案公司 在射频屏蔽应用中的轨道设计
KR20140070141A (ko) * 2012-11-30 2014-06-10 삼성전자주식회사 열 방출 부를 갖는 반도체 패키지
US20150040819A1 (en) * 2013-08-08 2015-02-12 Energy Materials Research, LLC System and method for forming a silicon wafer
CN104425403B (zh) * 2013-09-02 2017-12-12 日月光半导体制造股份有限公司 半导体封装件、其制造方法及其使用的切割冶具
CN106298695B (zh) 2015-06-05 2019-05-10 台达电子工业股份有限公司 封装模组、封装模组堆叠结构及其制作方法
US11717178B2 (en) * 2016-01-25 2023-08-08 Kyocera Corporation Measurement sensor package and measurement sensor
CN109891584A (zh) * 2017-09-14 2019-06-14 深圳市汇顶科技股份有限公司 芯片封装结构及方法、电子设备
CN111211059B (zh) * 2018-11-22 2023-07-04 矽品精密工业股份有限公司 电子封装件及其制法与散热件
CN111430327B (zh) * 2020-03-05 2022-02-11 广东工业大学 一种高散热扇出型封装结构及封装方法
EP4184566A1 (en) * 2021-11-19 2023-05-24 Nexperia B.V. A semiconductor device and a method of manufacturing such semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5476211A (en) * 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
RU94045886A (ru) * 1992-02-28 1996-06-10 Аавид Инджиниринг Приспособление для крепления теплоотвода на плате прибора поверхностного монтажа
TW418511B (en) * 1998-10-12 2001-01-11 Siliconware Precision Industries Co Ltd Packaged device of exposed heat sink
US6191360B1 (en) * 1999-04-26 2001-02-20 Advanced Semiconductor Engineering, Inc. Thermally enhanced BGA package
JP3269815B2 (ja) * 1999-12-13 2002-04-02 富士通株式会社 半導体装置及びその製造方法
US6437984B1 (en) * 2000-09-07 2002-08-20 Stmicroelectronics, Inc. Thermally enhanced chip scale package
US6472743B2 (en) * 2001-02-22 2002-10-29 Siliconware Precision Industries, Co., Ltd. Semiconductor package with heat dissipating structure
TW511450B (en) * 2001-08-16 2002-11-21 Orient Semiconductor Elect Ltd Heat dissipation plate with inlay pin and its assembly components

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007507108A (ja) * 2003-09-25 2007-03-22 フリースケール セミコンダクター インコーポレイテッド 半導体パッケージの形成方法及びその構造
JP2005150350A (ja) * 2003-11-14 2005-06-09 Renesas Technology Corp 半導体装置の製造方法
JP2008515189A (ja) * 2004-09-28 2008-05-08 フリースケール セミコンダクター インコーポレイテッド 半導体パッケージを形成する方法、及びパッケージ構造
WO2008093414A1 (ja) * 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
US8018033B2 (en) 2007-01-31 2011-09-13 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method of the same
JP5120266B2 (ja) * 2007-01-31 2013-01-16 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8497156B2 (en) 2007-01-31 2013-07-30 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method of the same
JP2009289926A (ja) * 2008-05-28 2009-12-10 Shinko Electric Ind Co Ltd 電子部品装置の製造方法
JP2012028484A (ja) * 2010-07-22 2012-02-09 Panasonic Corp モジュールと、その製造方法
JP2016103616A (ja) * 2014-11-28 2016-06-02 Ｔｏｗａ株式会社 電子部品、その製造方法及び製造装置
WO2016136021A1 (ja) * 2015-02-27 2016-09-01 Ｔｏｗａ株式会社 電子部品、その製造方法及び製造装置
JP2016162840A (ja) * 2015-02-27 2016-09-05 Ｔｏｗａ株式会社 電子部品、その製造方法及び製造装置
KR101811945B1 (ko) * 2016-03-28 2017-12-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이를 제조하는 방법
JP2018010994A (ja) * 2016-07-14 2018-01-18 ローム株式会社 電子部品およびその製造方法
JP2018041899A (ja) * 2016-09-09 2018-03-15 Ｔｏｗａ株式会社 電子回路装置及び電子回路装置の製造方法
WO2018164159A1 (ja) * 2017-03-08 2018-09-13 株式会社村田製作所 モジュール
US10999956B2 (en) 2017-03-08 2021-05-04 Murata Manufacturing Co., Ltd. Module
JPWO2020213572A1 (ja) * 2019-04-15 2020-10-22
WO2020213572A1 (ja) * 2019-04-15 2020-10-22 株式会社村田製作所 電子部品モジュール
JP7192970B2 (ja) 2019-04-15 2022-12-20 株式会社村田製作所 電子部品モジュール
JPWO2021074980A1 (ja) * 2019-10-16 2021-04-22
WO2021074980A1 (ja) * 2019-10-16 2021-04-22 三菱電機株式会社 パワーモジュール
JP7106014B2 (ja) 2019-10-16 2022-07-25 三菱電機株式会社 パワーモジュール

Also Published As

Publication number Publication date
CN1441489A (zh) 2003-09-10
US20040012099A1 (en) 2004-01-22

Similar Documents

Publication Publication Date Title
JP2003249607A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3888439B2 (ja) 半導体装置の製造方法
US10170458B2 (en) Manufacturing method of package-on-package structure
US7122401B2 (en) Area array type semiconductor package fabrication method
US6566164B1 (en) Exposed copper strap in a semiconductor package
US20030178719A1 (en) Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US20100294542A1 (en) Substrate for electrical device
TW200415766A (en) Thermally enhanced semiconductor package with EMI shielding
JP2001210743A (ja) 半導体装置及びその製造方法
JP2010147070A (ja) 半導体装置
JP3732194B2 (ja) 半導体装置
JP2005064479A (ja) 回路モジュール
JPH09293808A (ja) 半導体装置
US7235870B2 (en) Microelectronic multi-chip module
JP2002373968A (ja) 電子回路装置およびその製造方法
JP2003110080A (ja) 半導体装置
KR101459566B1 (ko) 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법
JPH1093013A (ja) 半導体装置
JP2005019814A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
TWI838125B (zh) 半導體封裝及其製造方法
JPH09148482A (ja) 半導体装置
JP2007234683A (ja) 半導体装置およびその製造方法
JP2002110839A (ja) 半導体装置、半導体装置の製造方法及び半導体実装装置
JPH0969588A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051102

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051220

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20051222