KR20140070141A - 열 방출 부를 갖는 반도체 패키지 - Google Patents

열 방출 부를 갖는 반도체 패키지 Download PDF

Info

Publication number
KR20140070141A
KR20140070141A KR1020120138255A KR20120138255A KR20140070141A KR 20140070141 A KR20140070141 A KR 20140070141A KR 1020120138255 A KR1020120138255 A KR 1020120138255A KR 20120138255 A KR20120138255 A KR 20120138255A KR 20140070141 A KR20140070141 A KR 20140070141A
Authority
KR
South Korea
Prior art keywords
heat
molding material
semiconductor chip
vertically aligned
substrate
Prior art date
Application number
KR1020120138255A
Other languages
English (en)
Inventor
김동관
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120138255A priority Critical patent/KR20140070141A/ko
Priority to US14/071,601 priority patent/US20140151870A1/en
Publication of KR20140070141A publication Critical patent/KR20140070141A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 기판과 상기 기판의 상면에 부착된 반도체 칩과 상기 반도체 칩의 측면을 감싸는 몰딩재, 및 상기 반도체 칩 상에 배치된 열 방출 부를 포함하되, 상기 열 방출 부는 일체형으로 형성된 방열 판(heat slug)과 열 전도 필름(thermal conductive film)을 포함하는 반도체 패키지가 제안된다.

Description

열 방출 부를 갖는 반도체 패키지{Semiconductor Package Having a Heat spreading part}
본 발명은 열 전도 필름(thermal conductive film)과 방열 판(heat slug)이 일체형으로 결합된 열 방출 부(heat spreading part)를 갖는 반도체 패키지에 관한 것이다.
최근의 모바일 제품은 얇고 균일한 두께를 가진 반도체 패키지를 요구한다. 따라서, 반도체 패키지를 얇고 균일하게 제작할 수 있고 및 방열 효과 또한 극대화 할 수 있는 다양한 열 방출 부들이 제안되고 있다.
본 발명이 해결하고자 하는 과제는 얇고 균일한 두께를 가진 반도체 패키지를 제공하는 데 있다.
본 발명이 해결하고자 하는 과제는 열 전도도가 우수한 열 방출 부를 가지는 반도체 패키지를 제공하는 데 있다.
본 발명이 해결하고자 하는 과제는 열 전도 필름(thermal conductive film)과 방열 판(heat slug)이 일체형으로 결합된 열 방출 부(heat spreading part)를 가지는 반도체 패키지를 제공하는 데 있다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당 업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예에 따른 반도체 패키지는 기판과 상기 기판의 상면에 부착된 반도체 칩과 상기 반도체 칩의 측면을 감싸는 몰딩재, 및 상기 반도체 칩 상에 배치된 열 방출 부를 포함하되, 상기 열 방출 부는 일체형으로 형성된 방열 판과 열 전도 필름을 포함할 수 있다.
상기 열 전도 필름은 상기 방열 판과 부착되지 않은 열 전도 필름의 타면이 상기 반도체 칩과 몰딩재의 상면에 부착될 수 있다. 상기 열 전도 필름과 방열 판은 동일한 크기로 형성될 수 있다.
상기 열 방출 부와 몰딩재와 기판의 양 측면들이 수직 정렬될 수 있다.
상기 열 방출 부의 양 측면과, 열 방출 부와 근접한 몰딩재의 일부 양 측면이 제 1 수직 정렬되고, 상기 몰딩재의 나머지 양 측면과 이에 근접한 상기 기판의 양 측면이 제 2 수직 정렬된 반도체 패키지에 있어서, 상기 제 1 수직 정렬된 측면들과, 제 2 수직 정렬된 측면들은 서로 수직 정렬되지 않을 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 기술적 사상에 의한 열 방출 부는 열전달 물질 대신 열 전도 필름을 사용하였기 때문에 반도체 패키지의 두께를 얇고 균일하게 구현할 수 있다.
또한, 상기 열 전도 필름을 방열 판에 부착하여 일체형으로 형성하였기 때문에, 열 방출 물질을 별도로 도포하고 경화하는 공정을 생략할 수 있으므로, 공정 시간을 단축할 수 있다.
또한, 열 방출 부의 두께가 얇기 때문에 방열 효과를 극대화할 수 있다.
또한, 균일한 두께로 인해 몰딩재의 표면과 열 방출 부 사이에 발생하는 들뜸 현상을 최소화 할 수 있다.
도 1a 와 1b는 본 발명의 기술적 사상의 제 1 실시예와 제 2 실시예에 따른 반도체 패키지들을 개략적으로 도시한 측 단면도들이다.
도 2a와 2b는 본 발명의 기술적 사상의 제 3 실시예와 제 4 실시예에 따른 반도체 패키지들을 개략적으로 도시한 측 단면도들이다.
도 3은 본 발명의 기술적 사상에 일 실시예 의한 반도체 패키지들을 형성하는 방법을 개념적으로 설명하는 플로우 차트이다.
도 4a 내지 도 4f는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 패키지를 형성하는 방법을 설명하는 개념적인 측면도들이다.
도 5는 본 발명의 기술적 사상의 제 2 실시예에 따른 반도체 패키지를 형성하는 방법을 설명하는 개념적인 측 단면도이다.
도 6은 본 발명의 기술적 사상의 제 3 실시예에 따른 반도체 패키지를 형성하는 방법을 설명하는 개념적인 측 단면도이다.
도 7은 본 발명의 기술적 사상의 제 4 실시예에 따른 반도체 패키지를 형성하는 방법을 설명하는 개념적인 측 단면도이다.
도 8a 내지 도 8b는 본 발명의 기술적 사상의 실시예들에 따른 반도체 패키지를 형성하는 방법을 설명하는 개념적인 측 단면도들이다.
도 9는 본 발명의 기술적 사상의 실시예들에 의한 반도체 패키지를 포함하는 반도체 모듈을 개념적으로 도시한 도면이다.
도 10은 본 발명의 기술적 사상의 실시예들에 의한 반도체 패키지를 포함하는 전자 시스템을 개념적으로 도시한 블록도이다.
도 11은 본 발명의 기술적 사상의 실시예들에 의한 반도체 패키지를 포함하는 전자 시스템을 개략적으로 도시한 블록도이다.
도 12는 본 발명의 기술적 사상의 실시예들에 의한 반도체 패키지를 포함하는 모바일 무선 폰을 개략적으로 도시한 도면이다.
본 발명의 기술적 사상에 의한 발명의 구성 및 그것들을 통해서 달성하고자 하는 목적들은 아래에 기술되어 있는 실시예들과 도면들을 통해서 명확해질 것이다. 본 발명의 명세서에서 설명된 실시예들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 기술적 사상이 쉽게 전달되고 실시될 수 있도록 제공되는 것이다. 그러므로, 본 발명의 기술적 사상은 아래에 기술되어 있는 실시예들에 한정되지 않고 다양한 형태로 변형될 수 있다. 본 발명의 명세서에 첨부된 도면들에 표시된 영역들의 모양과 크기 등은 본 발명을 쉽게 이해할 수 있도록 예시한 것에 불과하며 편의를 위해 과장되어 표현될 수 있다. 따라서 도면에서 예시된 영역들은 개략적인 속성을 가지며 발명의 범주를 제한하지 않는다. 본 발명의 명세서에 있는 부호들은 동일 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
도 1a 및 1b는 본 발명의 기술적 사상의 실시예들에 의한 반도체 패키지들을 개략적으로 도시한 측 단면도(sectional views)이다.
도 1a를 참조하면, 본 발명의 기술적 사상의 일 실시예에 따른 반도체 패키지(100a)는 기판(110), 기판(110)의 상면에 부착된 반도체 칩(120), 상기 반도체 칩을 감싸는 몰딩재(124a), 상기 몰딩재(124a)와 반도체 칩(120)의 상면에 배치된 열 방출 부(130)를 포함할 수 있다. 상기 반도체 패키지(100a)는 상기 반도체 칩(120)과 기판(110)을 전기적으로 연결하는 칩 범프 들(122)과, 상기 기판(110)의 하부에 부착된 솔더볼 들(112)을 더 포함할 수 있다.
상기 기판(110)은 경성 인쇄 회로 기판(rigid printed circuit board), 연성 인쇄 회로 기판(flexible printed circuit board), 또는 경-연성 인쇄 회로 기판(rigid-flexible printed circuit board)을 포함할 수 있다.
상기 반도체 칩(120)은 마이크로프로세서 같은 로직 반도체 소자를 포함할 수 있다. 상기 칩 범프들(122)은 메사(mesa)형 금속 필라 또는 솔더 물질을 포함할 수 있다. 상기 반도체 칩(120)은 기판(110)상에 상기 칩 범프들(122)을 이용한 플립-칩 방법으로 부착 될 수 있다.
상기 몰딩재(124a)는 상기 반도체 칩(120)의 측면 및 칩 범프들(122)을 감쌀 수 있다. 상기 몰딩재(124a)는 EMC(Epoxy Molding Compound)를 포함할 수 있다.
상기 열 방출 부(130, heat spreading part)는 방열 판(130a, heat slug)과 열 전도 필름(130b, thermal conductive film)을 포함할 수 있다.
상기 방열 판(130a)은 평평한 형태이고, 상기 방열 판(130a)은 구리(Cu), 알루미늄(Al) 또는 합금 등과 같은 금속 재질을 포함할 수 있다.
상기 열 전도 필름(130b, thermal conductive film)은 상기 반도체 칩(120)의 상면과 몰딩재(124a)의 상면에 접촉할 수 있다. 상기 열 전도 필름(130a)은 상기 몰딩재(124a)와의 접착성이 뛰어난 에폭시 수지를 포함할 수 있다. 또한, 열 전도도가 우수한 필러(filler), 예를 들어, 산화 알루미늄(Al2O3), 실버(silver), 실리콘 다이옥사이드(SiO2), 화 알루미늄(AlN) 및 질화붕소(BN) 등을 포함할 수 있고, 강성을 유지하기 위해 1W/mk의 열전도(thermal conductivity)를 갖는 산화 알루미늄(Al2O3)을 70% 정도 포함할 수 있다. 상기 열 전도 필름(130a)은 자체적으로 접착 특성이 있거나, 별도의 열전도성 접착 테이프와 접착되어 제공될 수 있고, 접착 테이프는 양면 접착 테이프일 수 있다. 또한, 상기 열전도 필름은 5 ㎛~100㎛의 두께로 형성될 수 있다.
도 1b를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지(100b)는 기판(110)과, 기판(110)의 상부에 배치된 반도체 칩(120)과, 상기 반도체 칩(120)의 측면과 하면을 감싸는 몰딩재(124b), 상기 반도체 칩(120)과 몰딩재(124b)의 상면을 덮고 일체형으로 형성된 방열 판(130a)과 열 전도 필름(130b)을 포함하는 열 방출 부(130)와, 상기 반도체 칩(120)과 기판(110) 사이에 충전된 언더필 물질(126)을 포함할 수 있다. 또한, 상기 반도체 칩(120)과 기판(110)의 일면 사이에 구성되고, 이들을 전기적으로 연결하는 칩 범프들(122)과, 상기 기판(110)의 타면에 부착된 솔더 볼들(112)을 포함할 수 있다.
상기 칩 범프들(122)을 감싸는 언더필 물질(126)은 접착력을 갖는 수지를 포함할 수 있다. 상기 몰딩재(124b)는 언더필 물질(126)과 반도체 칩(120)의 측면을 감싸면서 형성될 수 있다.
도 2a 및 도 2b는 본 발명의 기술적 사상의 실시예들에 의한 반도체 패키지들을 개략적으로 도시한 측 단면도들이다.
도 2a를 참조하면, 본 발명의 기술적 사상의 일 실시예에 따른 반도체 패키지(100c)는 기판(110)과, 기판(110)의 상부에 배치된 반도체 칩(120)과, 상기 반도체 칩(120)의 측면과 하면을 감싸고 반도체 칩(120)의 상면을 덮는 몰딩재(124c), 상기 몰딩재(124c)의 상면을 덮고 일체형으로 구성된 방열 판(130a)과 열 전도 필름(130b)을 포함하는 열 방출 부(130)를 포함할 수 있다.
도 2b를 참조하면, 본 발명의 기술적 사상의 일 실시예에 따른 반도체 패키지(100c)는 기판(110)과, 기판(110)의 상부에 배치된 반도체 칩(120)과, 상기 반도체 칩(120)과 상기 기판(110) 사이에 충전된 언더필 물질(126)과, 상기 언더필 물질(126)의 측면 과 상기 반도체 칩(120)의 측면을 감싸고 반도체 칩(120)의 상면을 덮는 몰딩재(124d)와, 상기 몰딩재(124d)의 상면을 덮고 방열 판(130a)과 열 전도 필름(130b)을 포함하는 열 방출 부(130)를 포함할 수 있다.
도 3은 본 발명의 기술적 사상의 실시예에 의한 반도체 장치들을 형성하는 방법을 개념적으로 설명한 플로우 차트이다. 도 4a 내지 도 4f는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 패키지를 형성하는 방법을 설명하는 개념적인 측면도들이다.
도 3 및 도 4a를 참조하면, 본 발명의 기술적 사상의 일 실시예에 따른 반도체 장치의 제조 방법은, 반도체 칩들(120)을 대면적 기판(110`)의 상면에 부착하는 것을 포함할 수 있다. (S10) 상기 반도체 칩들(120)의 일면에는 이미 칩 범프들(122)이 부착된 상태이며, 리플로우 공정(reflow process)을 통해, 상기 반도체 칩들(120)의 칩 범프들(122)이 기판(110)의 상면에 물리적, 전기적으로 부착 및 연결될 수 있다.
도 3 및 도 4b를 참조하면, 본 발명의 기술적 사상의 일 실시예에 따른 반도체 장치의 제조 방법은, 반도체 칩(120)을 감싸는 몰딩재(124)를 형성하는 것을 포함할 수 있다. (S12) 상기 몰딩재(124)를 형성하는 방법은, 예를 들어, 몰딩 제어 필름(MCF)을 상기 반도체 칩들(120)의 상면들에 밀착시킨 후, 상기 몰딩 제어 필름(MCF)과 기판(110`) 사이에 몰딩재(124)를 충진하는 방법을 포함할 수 있다. 특히, 상기 몰딩재(124)는 상기 반도체 칩(120)의 측면 및 반도체 칩(120)의 하면에 부착된 상기 칩 범프들(122)을 감싸면서 형성될 수 있다.
도 3 및 도 4c를 참조하면, 본 발명의 기술적 사상의 일 실시예 따른 반도체 장치의 제조 방법은, 반도체 칩들(120)의 상면에 열 방출 부(130`)를 부착하는 것을 포함할 수 있다. (S14) 상기 열 방출 부(130`)는 상기 반도체 칩들(120)의 상면 및 몰딩재(124)의 상면에 밀착하도록 부착 될 수 있다. 열 방출 부(130`)는 상하로 일체화된 방열 판(130a`)과 열 전도 필름(130b`)을 포함할 수 있다. 상기 열 방출 부(130`)를 반도체 칩들(120)의 상면에 밀착 배치하는 방법은 열 압착 방법을 포함할 수 있다. 상기 열 압착 방법은 압착기(140)를 이용하여 상기 열 방출 부(130`)의 방열 판(130a`) 상면에 열 및 압력을 가하는 것이다. 상기 압착기(140)를 이용한 열 압착 방법을 통해 상기 열 전도 필름(130b`)이 상기 반도체 칩들(120)과 몰딩재(124)의 상면에 안정적으로 부착 될 수 있다. 따라서, 기판(110`)과 기판(110`)의 일면에 부착된 반도체 칩들(120), 상기 반도체 칩들(120)을 감싸는 몰딩재(124), 상기 몰딩재(124)의 상면에 부착된 열 방출 부(130`)를 포함하는 원판 반도체 패키지(100)를 형성할 수 있다.
도 3 및 도 4d를 참조하면, 본 발명의 기술적 사상의 일 실시예에 따른 반도체 장치의 제조 방법은, 상기 원판 반도체 패키지(100)를 개별적으로 분리하기 위한 제 1 절단 공정을 수행하는 것을 포함할 수 있다. (S16) 상기 제 1 절단 공정은 두께의 일부만 절단하는 하프 컷팅 공정((half cutting process)을 포함할 수 있다. 따라서, 상기 제 1 절단 공정은 상기 반도체 칩(120)과 반도체 칩 사이에 대응하는 상기 열 방출 부(130`)의 상면으로부터 상기 몰딩재(124)의 일부 두께까지만 절단하는 것을 포함할 수 있다. 이때, 상기 제 1 절단 공정을 통해, 상부 열 방출 부(130`)와 몰딩재(124)는 제 1 간격(a)으로 일부 절단 될 수 있다.
도 3 및 도 4e를 참조하면, 본 발명의 기술적 사상의 일 실시예에 따른 반도체 장치의 제조 방법은 기판(110`)의 하면에 다수의 솔더 볼들(122)을 부착하는 것을 포함할 수 있다. (S18) 상기 기판(110`)의 하면이 위를 향하도록 원판 반도체 패키지(100)를 뒤집고, 기판(110)의 상면에 솔더 볼들(122)을 부착할 수 있다. 상기 솔더 볼들(122)은 솔더링 공정을 통해, 기판(110`)의 노출된 전면에 부착될 수 있다.
도 3 및 도 4f를 참조하면, 본 발명의 기술적 사상의 일 실시예에 따른 반도체 패키지의 제조 방법은, 개별화 공정을 진행하기 위한 제 2 절단 공정을 수행하는 것을 포함 할 수 있다. (S20) 상기 제 2 절단 공정은 기판(110`)과 몰딩재(124)의 절단되지 않은 나머지 부분(CP2)을 컷팅하기 위한 것으로서, 앞서 제 1 절단 공정을 통해 절단된 부위(CP1)에서 수직으로 연장된 방향으로 절단하는 공정을 진행하는 것을 포함할 수 있다. 제2 절단 공정을 통해 원판 반도체 패키지(100)는 하나의 반도체 칩(120)을 포함하는 개별 반도체 패키지들(100a)로 분리될 수 있다. 이때, 제 2 절단 공정을 통한 절단 부위(CP2)의 제 2 간격(b)은 앞서 제 1 절단 공정을 통해 절단된 절단 부위(CP1)의 제 1 간격(a)과 동일할 수 있다.
따라서, 상기 열 방출부(130)와 몰딩재(124a)와 기판(110)의 양 측면들이 수직 정렬될 수 있다.
도 5는 본 발명의 기술적 사상의 제 2 실시예에 따른 반도체 패키지를 제조하는 방법을 설명하는 개념적인 측단면도이다. 이후에 설명하는 공정 이외에 나머지 공정들은 제 1 실시예의 공정들과 동일하므로 설명을 생략한다. 도 5를 참조하면, 본 발명의 제 2 실시예에 따른 반도체 패키지를 제조하는 방법은, 몰딩재(124)를 형성하기 전, 칩 범프들(121)을 감싸는 언더필 물질(126)을 형성하는 것을 포함할 수 있다. 따라서, 몰딩재(124)는 반도체 칩(120)의 측면과 상기 언더필 물질(126)의 측면을 감싸면서 형성될 수 있다.
도 6은 본 발명의 기술적 사상의 제 3 실시예에 따른 반도체 패키지를 제조하는 방법을 설명하는 개념적인 측단면도이다. 이후에 설명하는 공정 이외에 나머지 공정들은 제 1 실시예의 공정들과 동일하므로 설명을 생략한다. 도 6을 참조하면, 본 발명의 제 3 실시예에 의한 반도체 패키지를 제조하는 방법은, 몰딩재(124)를 형성할 때, 상기 반도체 칩(120)의 측면 및 상면을 덮는 몰딩재(124)를 형성하는 것을 포함할 수 있다. 상세히는, 상기 몰딩재(124)는 반도체 칩(120)의 측면 및 하부 칩 범프를 감싸는 동시에 반도체 칩(120)의 상면을 덮도록 형성될 수 있다.
이때, 앞서 제 1 실시예의 공정에서 언급한 몰딩 제어 필름은 반도체 칩의 상면에 부착되지 않고, 반도체 칩의 상면과 이격된 거리에 위치할 수 있다.
도 7은 본 발명의 기술적 사상의 제 4 실시예에 따른 반도체 패키지를 제조하는 방법을 설명하는 개념적인 측 단면도들이다. 이후에 설명하는 공정 이외에 나머지 공정들은 제 1 실시예의 공정들과 동일하므로 설명을 생략한다. 도 7을 참조하면, 본 발명의 제 4 실시예에 따른 반도체 패키지를 제조하는 방법은 상기 몰딩재(124)를 형성하기 전, 칩 범프들(122)을 감싸는 언더필 물질(126)을 형성하는 것을 포함할 수 있다. 상세히는, 상기 언더필 물질(126)을 형성한 후, 상기 언더필 물질(126)의 측면과 상기 반도체 칩(120)의 측면 및 하부 칩 범프들(122)을 감싸고 및 반도체 칩(120)의 상면을 덮는 몰딩재(124)를 형성하는 것을 포함할 수 있다.
도 8a 및 도 8b는 본 발명의 기술적 사상의 실시예 들에 따른 원판 반도체 패키지의 개별화를 위한 절단 방법들을 설명하기 위한 개념적인 측 단면도들이다.
도 8a를 참조하면, 본 발명의 실시예에 의한 반도체 패키지(100a, 100b, 100c, 100d)를 개별화 하기 위한 절단 방법은, 앞서 제 1 실시예의 도 4f를 참조한 내용과 달리 제 1 절단 공정을 통해 절단된 절단 부위(CP1)의 제 1 절단 간격(c)과, 제 2 절단 공정을 통해 절단된 절단 부위(CP2)의 제 2 절단 간격(d)이 다를 수 있다. 예를 들어, 제1 간격(c)이 제2 간격(d) 보다 좁게 절단되어 제2 절단 공정에 의해 분리된 반도체 패키지(100a, 100b, 100c, 100d)의 사이즈가 결정될 수 있다. 반대로, 도 8b를 참조하면, 제1 간격(c)이 제2 간격(d) 보다 넓게 절단되어 제2 절단 공정에 의해 분리된 반도체 패키지(100a, 100b, 100c, 100d)의 사이즈가 결정될 수 있다.
전술한 도 8a와 도 8b의 방법으로 개별화된 반도체 패키지(100a, 100b, 100c, 100d)는 상기 제 1 절단 공정에 의해 상기 열 방출 부(130)의 양 측면과 상기 몰딩재(124a)의 일부 양 측면이 제 1 수직 정렬될 수 있고, 상기 제 2 절단 공정에 의해 상기 몰딩재(124)의 나머지 부분의 양 측면과 상기 기판(110)의 양 측면이 제 2 수직 정렬될 수 있다. 이때, 상기 제 1 수직 정렬된 측면들(S1)과 제 2 수직 정렬된 측면들(S2)은 서로 수직 정렬되지 않을 수 있다.
도 9는 본 발명의 기술적 사상의 실시예들에 의한 반도체 패키지를 포함하는 반도체 모듈을 개념적으로 도시한 도면이다. 도 9를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 모듈(2000)은, 모듈 기판(2010) 상에 반도체 소자(2030)를 포함하고, 반도체 소자(2030)는 본 발명의 기술적 사상의 다양한 실시예들에 의한 반도체 패키지들(100a, 100b, 100c, 100d) 중 적어도 하나를 포함할 수 있다. 모듈(2000)은 모듈 기판(2010) 상에 실장된 마이크로프로세서(2020)를 더 포함할 수 있다. 모듈 기판(2010)의 적어도 한 변에는 입출력 터미널들(2040)이 배치될 수 있다. 반도체 소자(2030)는 모듈 기판(2010) 상에서 플립 칩 기술 등을 이용하여 실장 될 수 있다.
도 10은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지를 포함하는 전자 시스템(2100)을 개념적으로 도시한 블록도이다. 도 10을 참조하면, 본 발명의 기술적 사상의 다양한 실시예들에 의한 반도체 패키지들(100a, 100b, 100c, 100d) 중 적어도 하나가 전자 시스템(2100)에 적용될 수 있다. 시스템(2100)은 바디(Body; 2110), 마이크로 프로세서(Micro Processor; 2120), 파워 공급부(Power Supply; 2130), 기능 유닛(Functional Unit; 2140), 및/또는 디스플레이 컨트롤러(Display Controller; 2150)를 포함할 수 있다. 바디(2110)는 인쇄 회로 기판(PCB) 등을 갖는 시스템 보드 또는 마더 보드(Mother Board)일 수 있다. 마이크로 프로세서(2120), 파워 공급부(2130), 기능 유닛(2140), 및 디스플레이 컨트롤러(2150)는 바디(2110) 상에 실장 또는 장착될 수 있다. 바디(2110)의 상면 혹은 바디(2110)의 외부에 디스플레이 유닛(2160)이 배치될 수 있다. 예를 들면, 디스플레이(2160)는 바디(2110)의 표면 상에 배치되어 디스플레이 컨트롤러(2150)에 의해 프로세싱된 이미지를 표시할 수 있다. 파워 공급부(2130)는 외부의 전원 등으로부터 일정 전압을 공급받아 이를 다양한 전압 레벨로 분기하여 마이크로 프로세서(2120), 기능 유닛(2140), 디스플레이 컨트롤러(2150) 등으로 공급할 수 있다. 마이크로 프로세서(2120)는 파워 공급부(2130)로부터 전압을 공급받아 기능 유닛(2140)과 디스플레이(2160)를 제어할 수 있다. 기능 유닛(2140)은 다양한 전자 시스템(2100)의 기능을 수행할 수 있다. 예를 들어, 전자 시스템(2100)이 휴대폰 같은 모바일 전자 제품인 경우 기능 유닛(2140)은 다이얼링, 또는 외부 장치(External Apparatus; 2170)와의 교신으로 디스플레이(2160)로의 영상 출력, 스피커로의 음성 출력 등과 같은 무선 통신 기능을 수행할 수 있는 여러 구성 요소들을 포함할 수 있으며, 카메라를 포함하는 경우, 이미지 프로세서(Image Processor)의 역할을 할 수 있다. 응용 실시예에서, 전자 시스템(2100)이 용량 확장을 위해 메모리 카드 등과 연결되는 경우, 기능 유닛(2140)은 메모리 카드 컨트롤러일 수 있다. 기능 유닛(2140)은 유선 혹은 무선의 통신 유닛(Communication Unit; 2180)을 통해 외부 장치(2170)와 신호를 주고 받을 수 있다. 또한, 전자 시스템(2100)이 기능 확장을 위해 유에스비(Universal Serial Bus; USB) 등을 필요로 하는 경우, 기능 유닛(2140)은 인터페이스 컨트롤러(Interface Controller)의 역할을 할 수 있다. 본 발명의 기술적 사상의 다양한 실시예들에 의한 반도체 패키지들 중 적어도 하나는 마이크로 프로세서(2120) 및 기능 유닛(2140) 중 적어도 어느 하나에 포함될 수 있다.
도 11은 본 발명의 기술적 사상이 적용된 일 실시예에 의한 반도체 패키지를 포함하는 전자 시스템을 개략적으로 도시한 블록도이다. 도 11을 참조하면, 전자 시스템(2200)은 본 발명의 기술적 사상의 다양한 실시예들에 의한 반도체 패키지들(100a, 100b, 100c, 100d) 중 적어도 하나를 포함할 수 있다. 전자 시스템(2200)은 모바일 기기 또는 컴퓨터에 포함될 수 있다. 예를 들어, 전자 시스템(2200)은 메모리 시스템(2212), 마이크로프로세서(2214), 램(2216) 및 버스(2220)를 사용하여 데이터 통신을 수행하는 유저 인터페이스(2218)를 포함할 수 있다. 마이크로프로세서(2214)는 전자 시스템(2200)을 프로그램 및 컨트롤할 수 있다. 램(2216)은 마이크로프로세서(2214)의 동작 메모리로 사용될 수 있다. 예를 들어, 마이크로프로세서(2214) 또는 램(2216)은 본 발명의 실시예들에 의한 반도체 소자 또는 반도체 패키지(100a, 100b, 100c, 100d)를 포함할 수 있다. 마이크로프로세서(2214), 램(2216) 및/또는 다른 구성 요소들은 단일 패키지 내에 조립될 수 있다. 유저 인터페이스(2218)는 전자 시스템(2200)으로 데이터를 입력하거나 또는 전자 시스템(2200)으로부터 출력하는데 사용될 수 있다. 메모리 시스템(2212)은 마이크로프로세서(2214) 동작용 코드들, 마이크로프로세서(2214)에 의해 처리된 데이터, 또는 외부 입력 데이터를 저장할 수 있다. 메모리 시스템(2212)은 컨트롤러 및 메모리를 포함할 수 있다.
도 12는 본 발명의 기술적 사상의 일 실시예에 의한 모바일 무선 폰(2500)을 개략적으로 도시한 도면이다. 모바일 무선 폰(2500)은 태블릿 PC로 이해될 수도 있다. 부가하여, 본 발명의 기술적 사상의 다양한 실시예들에 의한 반도체 패키지들 중 적어도 하나는 태블릿 PC 외에도, 노트북 같은 휴대용 컴퓨터, mpeg-1 오디오 플레이어, MP3 플레이어, MP4 플레이어, 네비게이션 기기, 솔리드 스테이트 디스크(SSD), 테이블 컴퓨터, 자동차 및 가정용 가전 제품에 사용될 수 있다.
그 외, 도면에 참조 부호가 표시되지 않았거나, 참조 부호만 표시된 구성 요소들은 본 명세서의 다른 도면들 및 그 설명들로부터 그 이름과 기능 등이 쉽게 이해될 수 있을 것이다. 또한, 본 명세서에서는 대표적인 실시예들만이 한정적으로 설명되었으나, 어느 하나의 실시예의 특징적 부분이 다른 모든 실시예들에서도 조합, 구현될 수 있다는 것이 충분히 이해될 수 있을 것이다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 개략적으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 갖는 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다.
100a, 100b, 100c, 100d: 반도체 패키지
110: 기판 112: 솔더볼
120: 반도체 칩 122: 칩 범프
124a, 124b, 124c, 124d: 몰딩재
126: 언더필 물질 130: 열 방출 부
130a: 방열 판 130b: 열 전도 필름

Claims (10)

  1. 기판,
    상기 기판의 상면에 부착된 반도체 칩;
    상기 반도체 칩의 측면을 감싸는 몰딩재; 및
    상기 반도체 칩 상에 배치된 열 방출 부를 포함하되,
    상기 열 방출 부는 동일한 수평 면적을 갖는 방열 판(heat slug)과 열 전도 필름(thermal conductive film)을 포함하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 열 전도 필름은 상기 방열 판에 부착되지 않은 열 전도 필름의 타면이 상기 반도체 칩과 몰딩재의 상면들과 직접적으로 접촉하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 열 전도 필름은 에폭시 수지를 포함하는 반도체 패키지
  4. 제 1 항에 있어서,
    상기 열 전도 필름은 산화 알루미늄(Al2O3), 실버(silver), 실리콘 디옥사이드(SiO2), 질화알루미늄(AlN) 및 질화붕소(BN)를 포함하는 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 몰딩재는 상기 반도체 칩의 측면을 감싸고 상면을 덮는 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 열 전도 필름의 두께는 5㎛~100㎛인 반도체 패키지.
  7. 제 1 항에 있어서,
    상기 열 방출 부와 몰딩재와 기판의 양 측면들이 수직 정렬된 반도체 패키지.
  8. 제 1 항에 있어서,
    상기 열 방출 부의 양 측면과, 열 방출 부와 근접한 몰딩재의 일부분의 양 측면이 제 1 수직 정렬되고, 상기 몰딩재의 나머지 부분의 양 측면과 이에 근접한 상기 기판의 양 측면이 제 2 수직 정렬되고, 상기 제 1 수직 정렬된 측면들과 제 2 수직 정렬된 측면들은 서로 수직 정렬되지 않는 반도체 패키지.
  9. 기판,
    상기 기판의 상면에 부착된 반도체 칩,
    상기 반도체 칩의 측면을 감싸는 몰딩재, 및
    상기 반도체 칩 상에 배치되고, 일체형의 열 전도 필름과 열 절도 판을 포함하는 열 방출 부를 포함하고,
    상기 열 방출 부와 이에 근접한 일부 몰딩재는 제 1 수직 정렬된 측면들을 가지며, 상기 나머지 부분의 몰딩재와 상기 기판은 제 2 수직 정렬된 측면들을 가지는 반도체 패키지.
  10. 제 8 항에 있어서,
    상기 제 1 수직 정렬된 측면들과 제 2 수직 정렬된 측면들은 서로 수직 정렬하는 반도체 패키지.
KR1020120138255A 2012-11-30 2012-11-30 열 방출 부를 갖는 반도체 패키지 KR20140070141A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120138255A KR20140070141A (ko) 2012-11-30 2012-11-30 열 방출 부를 갖는 반도체 패키지
US14/071,601 US20140151870A1 (en) 2012-11-30 2013-11-04 Semiconductor package including a heat-spreading part and method for its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120138255A KR20140070141A (ko) 2012-11-30 2012-11-30 열 방출 부를 갖는 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20140070141A true KR20140070141A (ko) 2014-06-10

Family

ID=50824655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120138255A KR20140070141A (ko) 2012-11-30 2012-11-30 열 방출 부를 갖는 반도체 패키지

Country Status (2)

Country Link
US (1) US20140151870A1 (ko)
KR (1) KR20140070141A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160065676A (ko) * 2014-12-01 2016-06-09 삼성전자주식회사 열전도 필름을 가진 반도체 패키지

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11948855B1 (en) 2019-09-27 2024-04-02 Rockwell Collins, Inc. Integrated circuit (IC) package with cantilever multi-chip module (MCM) heat spreader

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608267A (en) * 1992-09-17 1997-03-04 Olin Corporation Molded plastic semiconductor package including heat spreader
US5930581A (en) * 1996-12-24 1999-07-27 The Dow Chemical Company Method of preparing complex-shaped ceramic-metal composite articles and the products produced thereby
US6646354B2 (en) * 1997-08-22 2003-11-11 Micron Technology, Inc. Adhesive composition and methods for use in packaging applications
US6111313A (en) * 1998-01-12 2000-08-29 Lsi Logic Corporation Integrated circuit package having a stiffener dimensioned to receive heat transferred laterally from the integrated circuit
JP4104032B2 (ja) * 1999-03-19 2008-06-18 富士フイルム株式会社 半導体発光装置およびその製造方法
JP2001228192A (ja) * 2000-02-18 2001-08-24 Oht Inc 検査装置及び検査装置の保持具
JP2003249607A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US7061085B2 (en) * 2003-09-19 2006-06-13 Micron Technology, Inc. Semiconductor component and system having stiffener and circuit decal
TWI237363B (en) * 2003-12-31 2005-08-01 Advanced Semiconductor Eng Semiconductor package
TWI249232B (en) * 2004-10-20 2006-02-11 Siliconware Precision Industries Co Ltd Heat dissipating package structure and method for fabricating the same
TWI246760B (en) * 2004-12-22 2006-01-01 Siliconware Precision Industries Co Ltd Heat dissipating semiconductor package and fabrication method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160065676A (ko) * 2014-12-01 2016-06-09 삼성전자주식회사 열전도 필름을 가진 반도체 패키지

Also Published As

Publication number Publication date
US20140151870A1 (en) 2014-06-05

Similar Documents

Publication Publication Date Title
US10056268B2 (en) Limiting electronic package warpage
KR102245003B1 (ko) 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법
KR102147354B1 (ko) 반도체 패키지 및 그 제조 방법
US9818625B2 (en) Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
KR102198858B1 (ko) 인터포저 기판을 갖는 반도체 패키지 적층 구조체
KR102105902B1 (ko) 방열 부재를 갖는 적층 반도체 패키지
US9343535B2 (en) Semiconductor packages having a guide wall and related systems and methods
US20190006291A1 (en) Methods of forming multi-chip package structures
US20130069218A1 (en) High density package interconnect with copper heat spreader and method of making the same
JP2012160707A (ja) 積層半導体チップ、半導体装置およびこれらの製造方法
TW201411788A (zh) 集成電路封裝件及其裝配方法
KR102392202B1 (ko) 방열막을 구비한 반도체 패키지 및 그 제조방법
TW201415587A (zh) 半導體裝置的熱能管理結構及其製造方法
KR102287761B1 (ko) 방열 부재를 가지는 반도체 패키지
US20190326192A1 (en) Heat dissipation device having a thermally conductive structure and a thermal isolation structure in the thermally conductive structure
KR20150108669A (ko) 반도체 패키지
TW201622023A (zh) 用以形成高密度穿模互連的方法
KR20160135688A (ko) 박형 샌드위치 임베디드 패키지
TWI269414B (en) Package substrate with improved structure for thermal dissipation and electronic device using the same
JP2007281201A (ja) 半導体装置
KR20140070141A (ko) 열 방출 부를 갖는 반도체 패키지
KR20140006589A (ko) 반도체 장치 및 그 제조 방법
EP3751603A2 (en) Semiconductor package with a heat sink bonded to a semiconductor chip with a bonding layer and to a molding material with a thermal interface material
KR20130137992A (ko) 양면 접착성 테이프, 반도체 패키지 및 그 제조 방법
JP2016219535A (ja) 電子回路装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid