KR102287761B1 - 방열 부재를 가지는 반도체 패키지 - Google Patents

방열 부재를 가지는 반도체 패키지 Download PDF

Info

Publication number
KR102287761B1
KR102287761B1 KR1020150001178A KR20150001178A KR102287761B1 KR 102287761 B1 KR102287761 B1 KR 102287761B1 KR 1020150001178 A KR1020150001178 A KR 1020150001178A KR 20150001178 A KR20150001178 A KR 20150001178A KR 102287761 B1 KR102287761 B1 KR 102287761B1
Authority
KR
South Korea
Prior art keywords
substrate
heat dissipation
semiconductor chip
semiconductor
molding member
Prior art date
Application number
KR1020150001178A
Other languages
English (en)
Other versions
KR20150137976A (ko
Inventor
마오후아 두
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US14/723,834 priority Critical patent/US9269647B2/en
Publication of KR20150137976A publication Critical patent/KR20150137976A/ko
Application granted granted Critical
Publication of KR102287761B1 publication Critical patent/KR102287761B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

반도체 패키지는 상면 및 하면을 구비한 기판과, 기판의 상면 상에 실장되고, 상면에 제1 리세스부를 구비하는 반도체 칩과, 반도체 칩의 상면을 노출시키며 기판의 상면에서 반도체 칩을 덮도록 형성되는 몰딩 부재와, 제1 리세스부에 형성된 제1 방열 부재를 포함하며, 제1 방열 부재는 흡습 입자 및 방열 몰딩 부재를 포함한다.

Description

방열 부재를 가지는 반도체 패키지{Semiconductor package having heat dissipating member}
본 발명의 기술적 사상은 반도체 패키지에 관한 것으로, 특히 방열 부재를 통해 열을 방출하는 반도체 패키지에 관한 것이다.
최근, 모바일 단말 등의 반도체 장치가 고집적화되고 다기능을 수행하며, 반도체 장치의 전력 소비가 증가함에 따라, 반도체 장치의 방열(heat dissipation) 능력이 중요시되고 있다. 한편, 고집적화된 반도체 장치에서의 방열을 위한 공간상 제약이 있으며, 이에 따라 효율적으로 방열 기능을 수행함과 동시에 고집적화에 적합하도록 공간 활용이 가능한 반도체 패키지 기술이 요구되고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 반도체 패키지의 동작에 수반될 수 있는 열을 효과적으로 방출하여 동작 안정성을 유지할 수 있는 반도체 패키지를 제공하는 것이다.
본 발명의 기술적 사상에 의한 일 양태에 따른 반도체 패키지는 상면 및 하면을 구비한 기판과, 상기 기판의 상면 상에 실장되고, 상면에 제1 리세스부를 구비하는 반도체 칩과, 상기 반도체 칩의 상면을 노출시키며 상기 기판의 상면에서 상기 반도체 칩을 덮도록 형성되는 몰딩 부재와, 상기 제1 리세스부에 형성된 제1 방열 부재를 포함하며, 상기 제1 방열 부재는 흡습 입자 및 방열 몰딩 부재를 포함한다.
일부 실시예들에서, 상기 반도체 칩의 상면은 상기 제1 리세스부에 의해 정의되는 돌출부를 포함하며, 상기 돌출부는 매트릭스 구조를 가질 수 있다.
상기 제1 리세스부는 100 um 이하의 깊이를 가질 수 있다.
일부 실시예들에서, 상기 반도체 패키지는 상기 몰딩 부재의 상면에 구비된 제2 리세스부와, 상기 제2 리세스부에 형성된 제2 방열 부재 더 포함할 수 있다.
상기 흡습 입자는 상온에서 상기 반도체 패키지 주변의 수분을 흡수할 수 있다. 상기 흡습 입자는 소디움 폴리아크릴레이트(Sodium Polyacrylate), 폴리아크릴릭 알코올계 공중합체(polyacrylic alcohol-based copolymer), 가교결합된 폴리아크릴 아미드 (Polyacryl Amide), 포타슘 폴리아크릴레이트(Potassium Polyacrylate), 폴리아크릴산(Polyacrylic Acid), 실리카겔(silicagel), 몰리큘러시브(molecular sieve), 몬모릴로나이트 점토(Montmorillonite clay) 및 제올라이트(zeolite) 등의 물질들 중 적어도 어느 하나의 물질을 포함할 수 있다.
일부 실시예들에서, 상기 방열 몰딩 부재는 에폭시계(epoxy-group) 성형수지 또는 폴리 이미드계(polyimide-group) 성형수지를 포함할 수 있다.
상기 반도체 패키지는 상기 반도체 칩 및 상기 기판 사이에 개재되는 범프를 더 포함하고, 상기 반도체 칩은 상기 범프를 매개로 하여 상기 기판에 실장될 수 있다.
상기 반도체 패키지는 상기 반도체 칩 및 상기 기판 사이에서 상기 범프를 덮는 언더 필(under fill)을 더 포함할 수 있다.
일부 실시예들에서, 상기 기판은 중앙부에 형성된 개구 슬릿을 포함하고, 상기 반도체 칩은 상기 기판 상에 페이스 다운(face down) 타입으로 실장될 수 있다.
일부 실시예들에서, 상기 방열 부재의 상면은 상기 반도체 칩의 상면보다 낮은 레벨에 위치할 수 있다. 다른 일부 실시예들에서, 상기 방열 부재의 상면은 상기 반도체 칩의 상면과 동일한 레벨에 위치할 수 있다. 또 다른 일부 실시예들에서, 상기 방열 부재의 상면은 상기 반도체 칩의 상면보다 높은 레벨에 위치할 수 있다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 반도체 패키지는 상면 및 하면을 구비한 기판과, 상기 기판의 상면 상에 실장되는 반도체 칩과, 상기 기판의 상면에서 상기 반도체 칩의 상면 및 측면을 덮도록 형성되고, 상면에 리세스부를 구비한 몰딩 부재와, 상기 리세스부에 형성된 방열 부재를 포함하며, 상기 방열 부재는 흡습 입자 및 방열 몰딩 부재를 포함한다.
일부 실시예들에서, 상기 리세스부의 하면은 상기 반도체 칩의 상면보다 높은 레벨에 위치할 수 있다.
본 발명의 기술적 사상에 의한 또 다른 양태에 따른 반도체 패키지는 상면 및 하면을 구비한 기판과, 상기 기판의 상면 상에 스택(stack)된 복수의 반도체 칩들과, 상기 기판의 상면에서 상기 반도체 칩들을 덮는 몰딩 부재와, 상기 몰딩 부재의 상면에 구비된 제1 리세스부와, 상기 제1 리세스부에 형성된 제1 방열 부재를 포함하며, 상기 제1 방열 부재는 흡습 입자 및 방열 몰딩 부재를 포함할 수 있다.
일부 실시예들에서, 상기 몰딩 부재는 상기 반도체 칩들 중 최상부에 위치하는 반도체 칩의 상면을 노출시키며 상기 반도체 칩들을 덮도록 형성되며, 상기 반도체 패키지는 상기 최상부에 위치하는 반도체 칩의 상면에 구비된 제2 리세스부와, 상기 제2 리세스부에 형성된 제2 방열 부재를 더 포함할 수 있다.
상기 반도체 칩들은 계단식으로 스택될 수 있다.
일부 실시예들에서, 상기 반도체 칩들은 TSV (Through Silicon Via)를 포함하는 제1 반도체 칩과, 상기 제1 반도체 칩 상에 적층된 제2 반도체 칩을 포함할 수 있다.
일부 실시예들에서, 상기 반도체 패키지는 상기 기판의 하면 상에 부착된 솔더 볼을 더 포함할 수 있다.
본 발명의 기술적 사상에 의한 반도체 패키지는 흡습 입자를 포함하는 방열 부재를 구비함으로써, 반도체 패지키 주변의 수분을 흡수하고 흡수한 수분을 증발시켜 반도체 패키지의 열을 외부로 방출할 수 있다. 나아가, 상기 방열 부재는 반도체 칩 또는 몰딩 부재의 리세스부에 형성됨으로서, 반도체 패키지의 부피를 증가시키지 않아 고집적화된 반도체 장치에서 효율적으로 방열 기능을 수행할 수 있게 된다.
도 1a는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지의 평면도이다.
도 1b는 도 1a의 A1 - A1' 선 단면도이다.
도 1c는 도 1b의 A 영역 부분 확대도이다.
도 2 및 도 3은 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 반도체 패키지들로서, 도 1b의 A 영역에 대응되는 영역을 부분 확대한 도면들이다.
도 4는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 5는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 6은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 7은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 8은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 9는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 10a 내지 도 10d는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 11은 본 발명의 일부 실시예에 따른 반도체 패키지를 포함하는 메모리 카드를 개략적으로 보여주는 블럭 구성도이다.
도 12는 본 발명의 일부 실시예에 따른 반도체 패키지를 포함하는 전자시스템을 개략적으로 보여주는 블럭 구성도이다.
도 13은 본 발명의 일부 실시예들에 따른 반도체 패키지가 응용된 SSD 장치를 개략적으로 보여주는 단면도로서, 도 12의 전자시스템이 SSD 장치에 적용되는 예를 보여주고 있다.
도 14은 본 발명의 일부 실시예들에 따른 반도체 패키지가 응용된 전자 장치를 개략적으로 보여주는 단면도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것으로, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역, 층들, 부위 및/또는 구성 요소들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들, 부위 및/또는 구성 요소들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역, 부위, 또는 구성 요소를 다른 부재, 영역, 부위 또는 구성 요소와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역, 부위 또는 구성 요소는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역, 부위 또는 구성 요소를 지칭할 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
첨부 도면에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예들은 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조 과정에서 초래되는 형상의 변화를 포함하여야 한다.
도 1a는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지(100)의 평면도이다. 도 1b는 도 1a의 A1 - A1' 선 단면도이다. 도 1c는 도 1b의 A 영역 부분 확대도이다.
도 1a 내지 도 1c를 참조하면, 반도체 패키지(100)는 기판(110), 기판(110)의 상면(110T)에 실장된 반도체 칩(120), 기판(110)의 상면(110T) 및 반도체 칩(120)의 측벽(120S)을 덮도록 형성되는 몰딩 부재(140), 기판(110)과 반도체 칩(120)을 연결하는 범프(bump, 150), 기판(110)의 하면(110B)에 부착된 솔더 볼(160) 및 반도체 칩(120)의 리세스부(122)에 형성된 방열 부재(130)를 포함할 수 있다.
기판(110)은 예를 들면 인쇄회로기판(PCB: Printed circuit board)일 수 있다. 상기 인쇄회로기판은 단면기판(single-sided PCB) 또는 양면기판(double-sided PCB)일 수 있고, 기판 내부에 하나 이상의 내부 배선 패턴을 포함한 다층기판(multi-layer PCB)일 수 있다. 나아가 기판(110)은 경성 인쇄회로기판(rigid-PCB) 또는 연성 인쇄회로기판(flexible-PCB)일 수 있다.
일부 실시예들에서, 기판(110)은, 예를 들면 에폭시 수지, 폴리이미드 수지, 비스말레마이드 트리아진(BT) 수지, FR-4(Flame Retardant 4), FR-5, 세라믹, 실리콘, 유리, 감광성 액상 유전체(photosensitive liquid dielectrics), 감광성 건식 필름 유전체(photosensitive dry-film dielectrics), 폴리이미드 가요성 열경화성 건식 필름(Polyimide flexible film Thermally cured dry films), 열경화성 액상 유전체(Thermally cured liquid dielectrics), 수지 코팅된 구리 호일(Resin coated copper foil; RCC), 열전플라스틱(Thermoplastic), 또는 가요성 수지(flexible resin)를 포함할 수 있다.
일부 실시예들에서, 기판(110)은 복수의 강성 평판이 접착되어 형성되거나, 얇은 가요성 인쇄회로기판과 강성 평판이 접착되어 형성될 수 있다. 서로 접착되는 복수의 강성 평판들, 또는 인쇄회로기판들은 배선 패턴을 각각 포함할 수 있다. 또한, 기판(110)은 LTCC(low temperature co-fired ceramic) 기판을 포함할 수 있다. 상기 LTCC 기판은 복수의 세라믹 층이 적층되고, 그 내부에 배선 패턴을 포함할 수 있다.
도시하지 않았으나, 기판(110)은 적어도 하나 이상의 절연층(미도시) 및 금속 배선층(미도시)을 포함할 수 있다. 상기 금속 배선층은 기판(110)에 형성된 회로 패턴으로서, 상기 금속 배선층은 예를 들면 알루미늄(Al) 또는 구리(Cu)로 형성될 수 있다. 일부 실시예에서, 금속 배선층의 표면은 주석(Sb), 금(Au), 니켈(Ni) 또는 납(Pb)으로 도금될 수도 있다.
또한, 기판(110)은 범프(150)를 경유하여 반도체 칩(120)과 기판(110)을 연결시키기 위한 도전 패드(112) 및 반도체 패키지(100)와 외부 회로 등을 연결시키기 위한 솔더 볼(160)이 위치하는 솔더 볼 패드(114)를 포함할 수 있다. 상기 도전 패드(112) 및 솔더 볼 패드(114)는, 예를 들면 알루미늄(Al) 또는 구리(Cu)로 형성될 수 있다. 일부 실시예에서, 상기 도전 패드(112) 및 솔더 볼 패드(114)의 표면은 주석(Sb), 금(Au), 니켈(Ni) 또는 납(Pb) 등으로 도금될 수도 있다.
나아가, 기판(110)은 기판(110)의 상면 및 하면을 관통하여 상기 도전 패드(112)와 솔더 볼 패드(114)를 서로 연결하는 비아 콘택(미도시)을 더 포함할 수도 있다.
반도체 칩(120)은 기판(110)의 상면(110T)에 실장될 수 있다.
일부 실시예들에서, 반도체 칩(120)은 메모리, 로직, 마이크로 프로세서, 아날로그 소자, 디지털 시그널 프로세서(digital signal processor), 시스템-온-칩(System On Chip) 등 다양한 기능을 수행하는 반도체 칩일 수 있다. 또한 반도체 칩(120)은 적어도 두 개 이상의 반도체 칩들이 적층된 구조를 갖는 멀티-칩(multi-chip)일 수도 있다. 예를 들어, 적어도 두 개 이상의 반도체 칩들이 모두 동일한 종류의 메모리 소자일 수도 있고, 두 개 이상의 반도체 칩 중 하나는 메모리 소자이고, 다른 하나는 마이크로 컨트롤러(Micro-controller) 소자일 수 있다.
도 1b에 도시된 반도체 칩(120)은 기판(110) 상에 플립-칩(flip-chip) 본딩 방식으로 실장되나, 반도체 칩(120)의 실장 방식은 이에 한정되지 않는다. 예를 들어, 도 6에 도시된 바와 같이 반도체 칩(120)은 기판(110) 상에 와이어(wire) 본딩 방식으로 실장될 수도 있다.
도 1b에 도시된 바와 같이 반도체 칩(120)이 플립-칩 본딩 방식으로 실장될 경우, 반도체 칩(120)은 범프(150)를 통해 기판(110)과 연결될 수 있다.
한편, 상기 플립-칩 본딩 방식의 경우, 몰딩 부재(140)는MUF(Molded Under Fill) 공정을 통해 형성될 수 있다. 여기서 MUF 공정이란, 반도체 칩(120)과 기판(110) 사이의 공간을 언더 필(under fill, 미도시)로 채우는 공정을 별도로 수행하지 않고, 몰딩 부재(140)로 반도체 칩(120)과 기판(110) 사이의 공간도 함께 채우는 공정을 말한다. MUF 공정으로 몰딩 부재(140)를 형성하는 경우에, 반도체 칩(120) 외곽을 덮는 부분의 몰딩 부재 재질과 반도체 칩(120)과 기판(110) 사이의 몰딩 부재 재질이 동일하게 됨은 물론이다.
다만, 도 1b에 도시된 바와 다르게, 몰딩 부재(140)는 MUF 공정을 통하지 않고 형성될 수도 있다.
즉, 먼저 반도체 칩(120)과 기판(110) 사이를 언더 필(미도시)로 채우고, 그 후에 반도체 칩(120)의 외곽 부분을 외부 몰딩 부재(미도시)를 덮는 공정을 수행하여 몰딩할 수도 있다. 이때 반도체 칩(120)과 기판(110) 사이를 채우는 언더 필(미도시)과 반도체 칩(120)의 외곽을 덮는 외부 몰딩 부재(미도시)는 동일 재질로 형성될 수도 있지만 서로 다른 재질로 형성될 수도 있다.
한편, 본 실시예에서의 반도체 칩(120)은 반도체 칩(120)의 상면(120T)에 형성된 리세스부(122)를 포함할 수 있다. 리세스부(122)는 후술할 방열 부재(130)가 반도체 패키지(100) 외부의 수분을 충분히 흡수할 수 있는 깊이(122D)를 가지도록 형성될 수 있다. 예를 들어, 리세스부(122)는 100 um 이하의 깊이(122D)를 가지도록 형성될 수 있다. 다만 이에 한정되지 않고, 리세스부(122)의 깊이(122D)는 반도체 패키지(100) 또는 반도체 칩(120)의 종류 및 사이즈에 따라 다양하게 변형될 수 있음은 물론이다.
도 1a에 도시된 바와 같이, 반도체 칩의 상면(120T)은 상기 리세스부(122)에 의해 정의되는 돌출부(120D)를 포함할 수 있으며, 상기 돌출부(120D)는 매트릭스 구조(matrix structure)를 가질 수 있다. 다만, 도시된 리세스부(122)의 형상은 예시적인 것에 불과하며, 리세스부는 평면도상에서 다양한 패턴 구조를 가질 수 있다.
상기 리세스부(122)에는, 방열 부재(130)가 형성될 수 있다.
일부 실시예들에서, 도 1c에 도시된 바와 같이 방열 부재(130)의 상면(130T)은 반도체 칩(120T)의 상면보다 낮은 레벨에 위치할 수 있다. 즉, 방열 부재(130)는 리세스부(122)의 일부 영역만을 채우도록 형성될 수 있다.
방열 부재(130)는 반도체 패키지(100)의 동작 과정에서 발생할 수 있는 열을 반도체 패키지(100)의 외부로 방출하는 역할을 수행할 수 있다.
구체적으로, 방열 부재(130)는 방열 몰딩 부재(132) 및 흡습 입자(moisture absorption particle, 134)를 포함할 수 있다.
방열 몰딩 부재(132)는 자체적인 접착성을 이용하여, 상기 흡습 입자(134)를 방열 부재(130) 내에 고정하는 역할을 수행할 수 있다. 또한, 방열 몰딩 부재(132)는 반도체 패키지(100)의 열을 분산시키는 역할을 수행할 수도 있다.
방열 몰딩 부재(132)는 예를 들면 에폭시계(epoxy-group) 성형수지 또는 폴리 이미드계(polyimide-group) 성형수지 등을 포함할 수 있다. 상기 에폭시계 성형수지는 예를 들어, 다방향족 에폭시 수지(Polycyclic Aromatic Epoxy Resin), 비스페놀계 에폭시 수지(Bisphenol-group Epoxy Resin), 나프탈렌계 에폭시 수지(Naphthalene-group Epoxy Resin), 올소크레졸 노블락계 에폭시 수지(o-Cresol Novolac Epoxy Resin), 디사이클로펜타디엔 에폭시 수지(Dicyeclopentadiene Epoxy Resin), 바이페닐계 에폭시 수지(Biphenyl-group Epoxy Resin) 또는 페놀 노블락계 에폭시 수지(Phenol Novolac Epoxy Resin) 등일 수 있다.
한편, 방열 몰딩 부재(132)는 상기한 성형수지 등에 한정되지 않고, 흡습 입자(134)를 방열 부재(130) 내에 고정하고, 반도체 패키지(100)의 열을 분산시키는 역할을 수행할 수 있는 다양한 재료를 포함할 수 있다.
일부 실시예들에서, 방열 몰딩 부재(132)는 열에 의해 경화되어, 반도체 패키지(100)의 동작에 수반되는 열에 영향을 받지 않고 그 형상을 유지할 수 있다.
흡습 입자(134)는 반도체 패지키(100) 주변의 수분을 흡수하고, 흡수한 수분을 증발시켜 반도체 패키지(100)의 열을 외부로 방출하는 역할을 수행할 수 있다.
구체적으로 살펴보면, 흡습 입자(134)는 반도체 패키지(100)가 대기모드에 있을 경우, 즉 반도체 패키지(100)가 동작하기 전 상온 상태에서 반도체 패지키(100) 주변의 수분을 흡수할 수 있다. 이후 반도체 패키지(100)가 동작 상태에 있을 경우, 상기 흡습 입자(134)에 흡수된 수분은 반도체 패키지(100)가 동작하며 발생시키는 열을 통하여 증발할 수 있다. 상기 증발 과정에서, 반도체 패키지(100)에서 발생된 열의 일부는 기화열(heat of vaporization)로 이용되므로, 결과적으로 반도체 패키지(100)의 동작에 수반되는 열을 일부를 제거할 수 있게 된다.
한편, 흡습 입자(134)의 수분 흡수 및 증발은 상기한 경우에 한정되지 않고, 흡습 입자(134)의 재료에 따라 다양한 온도 범위 내에서 이루어질 수 있다.
예를 들어, 흡습 입자(134)의 수분 흡수는 즉 반도체 패키지(100)가 동작하기 전 상온 상태뿐만 아니라, 일정 온도 이하(예를 들면 100 ℃)에서의 반도체 패키지(100) 동작 상태에서도 이루어질 수 있다. 이 경우, 상기 흡수된 수분은 상기 일정 온도 이상에서의 반도체 패키지(100) 동작 상태에서 증발될 수 있다.
흡습 입자(134)는 수분 흡수성이 강한 다양한 물질로 이루어질 수 있다. 예를 들어, 흡습 입자(134)는 소디움 폴리아크릴레이트(Sodium Polyacrylate), 폴리아크릴릭 알코올계 공중합체(polyacrylic alcohol-based copolymer), 가교결합된 폴리아크릴 아미드 (Polyacryl Amide), 포타슘 폴리아크릴레이트(Potassium Polyacrylate), 폴리아크릴산(Polyacrylic Acid), 실리카겔(silicagel), 몰리큘러시브(molecular sieve), 몬모릴로나이트 점토(Montmorillonite clay) 및 제올라이트(zeolite) 등의 물질들 중 적어도 어느 하나의 물질로 이루어질 수 있다.
몰딩 부재(140)는 반도체 칩(120)을 기판(110)의 상면(110T)에서 밀봉하여, 반도체 칩(120)을 외부 환경의 위험 요소들로부터 보호하는 역할을 수행할 수 있다.
일부 실시예들에서, 몰딩 부재(140)의 상면(140T)은 반도체 칩(120)의 상면(120T)과 동일한 레벨에 위치할 수 있다. 즉, 본 실시예에서의 몰딩 부재(140)는 반도체 칩(120)의 측벽(120S)만을 덮고, 반도체 칩(120)의 상면(120T)이 노출되도록 형성되었으나, 이에 한정되지 않는다. 예를 들어, 도 5에 도시된 바와 같이 몰딩 부재(540)는 반도체 칩(520)의 상면(520T) 및 측벽(520S) 모두를 덮도록 형성될 수도 있다.
몰딩 부재(140)는 에폭시계(epoxy-group) 성형수지 또는 폴리 이미드계(polyimide-group) 성형수지 등을 포함할 수 있다. 몰딩 부재(140)는 상술한 방열 몰딩 부재(132)와 동일한 재료로 형성될 수도 있으나, 이에 한정되지 않고 방열 몰딩 부재(132)와 상이한 재료로 형성될 수 있음은 물론이다.
일부 실시예에서, 상기 몰딩 수지는 착색제인 카본 블랙(carbon black)을 함유할 수 있다. 한편, 상기 몰딩 수지는 착색제로서 카본 블랙(carbon black) 외에도 경화제, 경화촉진제, 충진재, 난연제 등을 더 함유할 수도 있다.
상기 경화제로서는, 예를 들면 아민(Amine), 다방향족 페놀 수지(Polycyclic Aromatic Phenol Resin), 페놀 노볼락계 수지(Phenol Novolac Resin), 크레졸 노볼락계 수지(Cresol Novolac Resin), 디사이클로펜타디엔 페놀 수지(Dicyeclopentadiene Phenol Resin), 자일록계 수지, 나프탈렌계 수지 등이 사용될 수 있다.
상기 경화촉진제는 상기 에폭시계 성형수지와 상기 경화제의 경화 반응을 촉진하기 위한 촉매 성분으로서, 예를 들면 벤질디메틸아민, 트리에탄올아민, 트리에틸렌디아민, 디메틸아미노에탄올, 트리(디메틸아미노메틸)페놀 등의 3급 아민류 2-메틸이미다졸, 2-페닐이미다졸 등의 이미다졸류 트리페닐포스핀, 디페닐포스핀, 페닐포스핀 등의 유기 포스핀류 테트라페닐포스포니움 테트라페닐보레이트, 트리페닐포스핀 테트라페닐보레이트 등의 테트라페닐보론염 등이 사용될 수 있다.
일부 실시예에서, 충진재로서는 실리카 충진재 등을, 난연제로서는 브롬화 에폭시 수지, 산화 안티몬, 금속 수화물 등을 사용할 수 있다.
나아가, 상기 몰딩 수지는 필요에 따라 고급 지방산, 고급 지방산 금속염, 에스테르계 왁스 등의 이형제와, 변성 실리콘 오일, 실리콘 파우더, 실리콘 레진 등의 응력 완화제 등을 더 함유할 수도 있다.
상기 몰딩 수지는 몰딩 조건에 적절한 점도를 가질 수 있다. 예를 들어, 상기 몰딩 수지는 젤과 같은 유동성 고체일 수 있다.
본 실시예에서와 같이 반도체 패키지(100)가 방열 부재(130)를 구비함으로써, 반도체 패키지(100)의 부피를 증가시키지 않고도 충분한 방열을 수행할 수 있게 된다.
도 2 및 도 3은 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 반도체 패키지들(200, 300)로서, 도 1b의 A 영역에 대응되는 영역을 부분 확대한 도면들이다.
도 2 및 도 3의 반도체 패키지(200, 300) 각각은 방열 부재(230, 330)의 구조를 제외하고 도 1a 내지 도 1c를 참조하여 설명한 반도체 패키지(100)와 유사한 구조를 가질 수 있으며, 여기서는 방열 부재(230, 330)의 차이점에 대하여만 간략히 설명하도록 한다.
도 2를 참조하면, 반도체 칩(120)의 상면에 형성된 리세스부(122)에는 방열 부재(230)가 형성되어 있다. 방열 부재(230)의 상면(230T)은, 반도체 칩(120T)의 상면과 동일한 레벨에 위치할 수 있다. 즉, 방열 부재(230)는 리세스부(122)를 가득 채우도록 형성될 수 있다.
본 실시예에 의할 경우, 방열 부재(230)가 리세스부(122)를 가득 채움으로써 방열 부재(230)의 최대 수분 흡수량을 증가시킴과 동시에, 반도체 패키지(200)가 차지하는 공간을 효율적으로 활용할 수 있게 된다.
도 3을 참조하면, 반도체 칩(120)의 상면에 형성된 리세스부(122)에는 방열 부재(330)가 형성되어 있다. 방열 부재(330)의 상면(330T)은, 반도체 칩(120T)의 상면보다 높은 레벨에 위치할 수 있다. 즉, 방열 부재(330)는 리세스부(122)를 초과하여 형성될 수 있다.
본 실시예에 의할 경우, 방열 부재(330)의 최대 수분 흡수량을 증가시킴과 동시에, 방열 부재(330)의 표면적을 넓혀 수분 흡수 및 증발을 보다 효율적으로 할 수 있게 된다.
도 4는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 패키지(400)의 단면도이다. 도 4에 있어서, 도 1a 내지 도 3에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 4를 참조하면, 반도체 패키지(400)는 기판(110), 기판(110)의 상면(110T)에 실장된 반도체 칩(420), 기판(110)의 상면(110T) 및 반도체 칩(420)의 측벽을 덮도록 형성되는 몰딩 부재(440), 기판(110)과 반도체 칩(420)을 연결하는 범프(150), 기판(110)의 하면(110B)에 부착된 솔더 볼(160), 반도체 칩(420)의 제1 리세스부(422_1)에 형성된 제1 방열 부재(430_1) 및 몰딩 부재(440)의 제2 리세스부(422_2)에 형성된 제2 방열 부재(430_2)를 포함할 수 있다.
본 실시예에서의 반도체 패키지(400)는 도 1b를 참조하여 설명한 반도체 패키지(100)와 대체로 유사한 구조를 가지나, 반도체 칩(420)의 상면(420T)뿐 아니라 몰딩 부재(440)의 상면(440T)에도 방열 부재(430_2)가 형성되는 점에 차이가 있다.
즉, 반도체 패키지(400)는 반도체 칩(420)의 제1 리세스부(422_1)에 형성된 제1 방열 부재(430_1) 및 몰딩 부재(440)의 제2 리세스부(422_2)에 형성된 제2 방열 부재(430_2)를 포함할 수 있다.
한편, 도 1b의 반도체 패키지(100) 및 도 4의 반도체 패키지(400)와 다르게, 반도체 패키지(미도시)는 몰딩 부재의 상면에만 방열 부재가 형성되고, 반도체 칩의 상면에는 방열 부재가 형성되지 않을 수도 있음은 물론이다.
도시된 반도체 칩(420) 및 몰딩 부재(440) 각각은, 상술한 차이점을 제외하고 도 1b를 참조하여 설명한 반도체 칩(120) 및 몰딩 부재(140) 각각과 유사한 구조를 가질 수 있으므로, 이에 대한 설명은 생략하기로 한다.
제1 방열 부재(430_1)는 제1 방열 몰딩 부재(432_1) 및 제1 흡습 입자(434_1)를 포함할 수 있으며, 제1 방열 몰딩 부재(432_1) 및 제1 흡습 입자(434_1) 각각은 도 1b를 참조하여 설명한 방열 몰딩 부재(132) 및 흡습 입자(134) 각각과 유사한 재료 및 구조를 가질 수 있다.
제2 방열 부재(430_2)는 몰딩 부재(440)의 상면(440T)에 형성된 제2 리세스부(422_2)에 형성될 수 있다.
일부 실시예들에서, 제2 방열 부재(430_2)의 제2 방열 몰딩 부재(432_2) 및 제2 흡습 입자(434_1) 각각은, 제1 방열 몰딩 부재(432_1) 및 제1 흡습 입자(434_1) 각각과 동일한 재료로 형성될 수 있으나, 이에 한정되지 않는다.
본 실시예에서와 같이 반도체 칩(420)의 상면(420T)뿐 아니라 몰딩 부재(440)의 상면(440T)에도 방열 부재(430_2)가 형성될 경우, 반도체 패키지(100)의 부피를 증가시키지 않고도 방열 부재(230)의 최대 수분 흡수량을 증가시킴으로써 보다 나은 방열 기능을 수행할 수 있게 된다.
도 5는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 패키지(500)의 단면도이다. 도 5에 있어서, 도 1a 내지 도 4에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 5를 참조하면, 반도체 패키지(500)는 기판(110), 기판(110)의 상면(110T)에 실장된 반도체 칩(520), 기판(110)의 상면(110T) 및 반도체 칩(520)의 상면 및 측벽을 덮도록 형성되는 몰딩 부재(540), 기판(110)과 반도체 칩(520)을 연결하는 범프(150), 기판(110)의 하면(110B)에 부착된 솔더 볼(160), 몰딩 부재(540)의 리세스부(542)에 형성된 방열 부재(530)를 포함할 수 있다.
본 실시예에서의 반도체 패키지(500)는 도 1b를 참조하여 설명한 반도체 패키지(100)와 대체로 유사한 구조를 가지나, 몰딩 부재(540)가 반도체 칩(520T)의 측벽(520S)뿐 아니라 상면(520T) 또한 덮는 점에 차이가 존재한다.
이에 따라, 방열 부재(530)는 몰딩 부재(540)의 상면(540T)에 형성될 수 있다.
도시된 반도체 칩(520), 방열 부재(530) 및 몰딩 부재(540) 각각은, 상술한 차이점을 제외하고 도 1b를 참조하여 설명한 반도체 칩(120), 방열 부재(130) 및 몰딩 부재(140) 각각과 유사한 구조를 가질 수 있으므로, 이에 대한 설명은 생략하기로 한다.
도 6은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 패키지(600)의 단면도이다. 도 6에 있어서, 도 1a 내지 도 5에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 6을 참조하면, 반도체 패키지(600)는 기판(610), 기판(610)의 상면(610T)에 실장된 반도체 칩(620), 기판(610)의 상면(610T) 및 반도체 칩(620)의 상면 및 측벽을 덮도록 형성되는 몰딩 부재(640), 기판(610)과 반도체 칩(620)을 연결하는 본딩 와이어(650), 기판(610)의 하면(610B)에 부착된 솔더 볼(160), 몰딩 부재(640)의 리세스부(642)에 형성된 방열 부재(630)를 포함할 수 있다.
본 실시예에서의 반도체 패키지(600)는 도 5를 참조하여 설명한 반도체 패키지(500)와 대체로 유사한 구조를 가지나, 반도체 칩(620)이 와이어 본딩으로 실장되는 점에만 차이가 존재한다.
도시된 기판(610), 반도체 칩(620), 방열 부재(630) 및 몰딩 부재(640) 각각은, 상술한 차이점을 제외하고 도 1b 및 도 5를 참조하여 설명한 기판(110), 반도체 칩(520), 방열 부재(530) 및 몰딩 부재(540) 각각과 유사한 구조를 가질 수 있으므로, 이에 대한 설명은 생략하기로 한다.
본 실시예에서와 같이, 반도체 칩(620)이 와이어 본딩으로 실장될 경우, 반도체 칩(620)은 기판(610)의 상면(610T)에 접착 테이프(652) 등을 통해 부착되고, 반도체 칩(620)과 기판(610)은 본딩 와이어(650)를 통해 전기적으로 연결될 수 있다. 예를 들어, 본딩 와이어(650)의 일단은 기판(610)의 상면(610T)에 형성된 도전 패드(612)에 연결되고, 타단은 반도체 칩(620)의 상면(620T)에 형성된 칩 도전 패드(622)에 연결되어, 반도체 칩(620)과 기판(610)을 전기적으로 연결할 수 있다.
일부 실시예에서, 본딩 와이어(650)는 금(Au) 또는 알루미늄(Al) 선으로 형성될 수 있으며, 본딩 와이어(650)는 공 접속(ball-bonding) 및 쐐기 접속(wedge bonding) 중 어느 하나의 모양을 가질 수 있다.
일부 실시예에서, 본딩 와이어(650)는 열 압착(thermo compression)접속 및 초음파(ultra sonic)접속 중 어느 하나의 방법에 의해 결속될 수 있으며, 열 압착 접속 및 초음파 접속방법을 혼합한 열음파(thermo sonic)접속 방법에 의해 연결될 수도 있다.
도 7은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 패키지(700)의 단면도이다. 도 7에 있어서, 도 1a 내지 도 6에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 7을 참조하면, 반도체 패키지(700)는 기판(710), 기판(710)의 상면(710T)에 실장된 반도체 칩(720), 기판(710)의 상면(710T) 및 반도체 칩(720)을 덮도록 형성되는 제1 몰딩 부재(740_1), 기판(710)의 하면(710B)의 일부 및 반도체 칩의 하면(720B)의 일부를 덮도록 형성되는 제2 몰딩 부재(740_2), 반도체 칩(720)을 기판(710)의 상면(710T)에 부착시키는 접착층(752), 기판(710)과 반도체 칩(720)을 연결하는 본딩 와이어(750), 기판(710)의 하면(710B)에 부착된 솔더 볼(760), 제1 몰딩 부재(740_1)의 리세스부(742)에 형성된 방열 부재(730)를 포함할 수 있다.
본 실시예에서의 반도체 패키지(700)는 도 6을 참조하여 설명한 반도체 패키지(600)와 대체로 유사한 구조를 가지나, 기판(710) 및 반도체 칩(720)의 실장 구조에만 차이가 존재한다.
기판(710)은 기판(710)의 중앙부에 형성된 개구 슬릿(711), 기판(710)의하면(710B)에 형성된 복수의 솔더 볼 패드(714) 및 도전 패드(712)를 포함할 수 있다.
또한, 기판(710)은 적어도 하나 이상의 절연층(미도시) 및 금속 배선층(미도시)을 포함할 수 있다. 나아가, 기판(710)은 솔더 볼 패드(714)와 도전 패드(712) 만을 노출하고, 나머지 영역을 모두 덮는 보호층(미도시)을 더 포함할 수 있다. 상기 보호층은 솔더 볼 패드(714)와 도전 패드(712)를 부분적으로 노출시키는 SMD 형으로 형성할 수도 있고, 솔더 볼 패드(714)와 도전 패드(712)를 전체적으로 노출시키는 NSMD형으로 형성할 수도 있다.
개구 슬릿(711)은 기판(710)의 상면(710T) 및하면(710B)을 관통하도록 형성되어, 반도체 칩(720)을 페이스 다운(face down) 타입으로 실장할 수 있도록 하는 역할을 수행할 수 있다.
반도체 칩(720)은 기판(710)의상면(710T)에 실장된다. 반도체 칩(720)은 도 1b에서 상술한 반도체 칩(120)과 유사하게, 메모리, 로직, 마이크로 프로세서, 아날로그 소자, 디지털 시그널 프로세서, 시스템-온-칩 등 다양한 기능을 수행하는 반도체 칩일 수 있다. 또한 반도체 칩(720)은 적어도 두 개 이상의 반도체 칩들이 적층된 구조를 갖는 멀티-칩일 수도 있다.
반도체 칩(720)은 도 7에 도시된 바와 같이 페이스 다운 타입으로 실장될 수 있다. 구체적으로, 반도체 칩(720)의 칩 도전 패드(723)는 반도체 칩(720) 하면(720B)의 중앙 영역에 배열되고, 칩 도전 패드(723)는 기판(710)에 형성된 개구 슬릿(711)을 통해 연장되는 본딩 와이어(750)를 통해 도전 패드(712)와전기적으로 연결될 수 있다.
방열 부재(730)는 반도체 패키지(700)의 동작 과정에서 발생할 수 있는 열을 반도체 패키지(700)의 외부로 방출하는 역할을 수행할 수 있다.
방열 부재(730)는 방열 몰딩 부재(732) 및 흡습 입자(734)를 포함할 수 있으며, 방열 몰딩 부재(732) 및 흡습 입자(734) 각각은 도 1b를 참조하여 설명한 방열 몰딩 부재(132) 및 흡습 입자(134) 각각과 유사한 구조를 가질 수 있으므로, 이에 대한 설명은 생략하기로 한다.
제1 몰딩 부재(740_1)는 기판(710)의 상면(710T) 및 반도체 칩(720)을 덮도록 형성될 수 있다.
제2 몰딩 부재(740_2)는 기판(710)의 하면(710B)의 일부, 반도체 칩의 하면(720B)의 일부, 및 본딩 와이어(750)를 덮도록 형성되어, 본딩 와이어(750)를 외부 환경의 위험 요소들로부터 보호하는 역할을 수행할 수 있다.
제1 몰딩 부재(740_1) 및 제2 몰딩 부재(740_2)는 도 1b를 참조하여 설명한 몰딩 부재(140)와 유사한 재료로 형성될 수 있다.
한편, 제1 몰딩 부재(740_1) 및 제2 몰딩 부재(740_2)는 하나의 공정을 통해 동일한 재료로 형성될 수 있으나, 이에 한정되지 않고, 제2 몰딩 부재(740_2)는 제1 몰딩 부재(740_1)와 상이한 재료를 사용하여 제1 몰딩 부재(740_1)의 제조 공정과는 별개의 제조 공정을 통해 형성될 수도 있다.
도 8은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 패키지(800)의 단면도이다. 도 8에 있어서, 도 1a 내지 도 6에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 8을 참조하면, 반도체 패키지(800)는 기판(110), 기판(110)의 상면에 형성된 내부 기판(820_1), 내부 기판(820_1)의 상면에 형성된 반도체 칩(820_2), 기판(110)의 상면(110T), 내부 기판(820_1) 및 반도체 칩(820_2)을 덮도록 형성되는 몰딩 부재(840), 기판(110)의 하면(110B)에 부착된 솔더 볼(160), 몰딩 부재(840)의 리세스부(842)에 형성된 방열 부재(830)를 포함할 수 있다.
본 실시예에서의 반도체 패키지(800)는 도 5를 참조하여 설명한 반도체 패키지(500)와 대체로 유사한 구조를 가지나, 기판(110) 및 반도체 칩(820_2) 사이에 형성된 내부 기판(820_1)이 존재하는 점에만 차이가 존재한다.
내부 기판(820_1)은 상부 패드(824), TSV(855, Through Silicon Via) 및 제1 범프(850_1)를 포함할 수 있다. 도시하지 않았으나, 내부 기판(820_1)은 내부 기판(820_1)의 하면 상에 도전성 물질로 형성되어 TSV(855)와 제1 범프(850_1)를 전기적으로 연결하는 하부 패드(미도시)를 더 포함할 수도 있다.
내부 기판(820_1)은 액티브 웨이퍼(active wafer) 또는 인터포저(interposer) 기판을 기반으로 형성될 수 있다. 여기서, 액티브 웨이퍼는 실리콘 웨이퍼와 같이 반도체 칩이 형성될 수 있는 웨이퍼를 말한다.
내부 기판(820_1)이 액티브 웨이퍼를 기반으로 형성된 경우, 내부 기판(820_1)은 반도체 기판(미도시), 집적 회로층(미도시) 및 층간 절연층(미도시) 및 금속간 절연층(미도시)을 포함할 수 있다. 금속간 절연층 내에는 다층의 배선층(미도시)이 형성될 수 있다. 여기서, 반도체 기판은 실리콘 웨이퍼와 같은 IV족 물질 웨이퍼, 또는 III-V족 화합물 웨이퍼를 포함할 수 있다. 또한, 반도체 기판은 형성 방법적인 측면에서 실리콘 단결정 웨이퍼와 같은 단결정 웨이퍼로 형성될 수 있다. 그러나 반도체 기판은 단결정 웨이퍼에 한정되지 않고, 에피택셜(Epitaxial) 웨이퍼, 폴리시드(polished) 웨이퍼, 열처리된(Annealed) 웨이퍼, SOI(Silicon On Insulator) 웨이퍼 등 다양한 웨이퍼들이 반도체 기판으로서 이용될 수 있다. 여기서, 에피택셜 웨이퍼는 단결정 실리콘 기판 상에 결정성 물질을 성장시킨 웨이퍼를 말할 수 있다.
내부 기판(820_1)이 액티브 웨이퍼를 기반으로 형성되는 경우, 내부 기판(820_1)은 메모리 소자 또는 로직 소자로 기능할 수 있다. 메모리 소자는 예컨대, 디램(DRAM), 에스램(SRAM), 플래시(flash) 메모리, 이이피롬(EEPROM), 피램(PRAM), 엠램(MRAM), 알램(RRAM)을 포함할 수 있다.
한편, 내부 기판(820_1)이 액티브 웨이퍼를 기반으로 형성된 경우라도, 내부 기판(820_1)은 단지 반도체 기판만을 포함하고, 집적 회로층, 층간 절연층, 금속간 절연층 등은 포함하지 않을 수도 있다.
내부 기판(820_1)이 인터포저 기판을 기반으로 형성된 경우, 내부 기판(820_1)은 실리콘, 유리(glass), 세라믹(ceramic), 또는 플라스틱(plastic) 등에 기초하여 형성될 수 있다.
상부 패드(824)는 내부 기판(820_1)의 상면상에 도전성 물질로 형성되어TSV(855)에 전기적으로 연결될 수 있다. 도면 상의 상부 패드(824)는 TSV(855)와 바로 연결되어 있는 것으로 도시되어 있지만, 상부 패드(824)는 내부 기판(820_1) 내의 배선층(미도시)을 통해 TSV(855)에 연결될 수 있다. 상부 패드(824)는 예를 들면 알루미늄(Al)이나 구리(Cu) 등으로 형성될 수 있고, 펄스 도금이나 직류 도금 방법을 통해 형성될 수 있다.
TSV(855)는 내부 기판(820_1)을 관통하여, 기판(110)과 반도체 칩(820_2)을 연결하는 역할을 수행할 수 있다.
TSV(855)는 적어도 하나의 금속을 포함할 수 있다. 예를 들어, TSV(855)는 장벽 금속층(미도시) 및 배선 금속층(미도시)을 포함할 수 있다. 장벽 금속층은 티타늄(Ti), 탄탈륨(Ta), 질화티타늄(TiN) 및 질화탄탈륨(TaN)에서 선택된 하나 또는 둘 이상의 적층 구조를 포함할 수 있다. 배선 금속층은 알루미늄(Al), 금(Au), 베릴륨(Be), 비스무트(Bi), 코발트(Co), 구리(Cu), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 납(Pb), 팔라듐(Pd), 백금(Pt), 로듐(Rh), 레늄(Re), 루테늄(Ru), 탄탈륨(Ta), 텔륨(Te), 티타늄(Ti), 텅스텐(W), 아연(Zn), 지르코늄(Zr) 중의 하나 또는 그 이상을 포함할 수 있다. 예컨대, 배선 금속층은 텅스텐(W), 알루미늄(Al) 및 구리(Cu)에서 선택된 하나 또는 둘 이상의 적층 구조를 포함할 수 있다. 그러나, TSV(855)의재질이 상기의 물질에 한정되는 것은 아니다.
일부 실시예에서, TSV(855)는비아-퍼스트(Via-first), 비아-미들(Via-middle) 및 비아-라스트(Via-last) 구조 중 어느 하나로 형성될 수 있다. 참고로, TSV는 비아-퍼스트, 비아-미들, 및 비아-라스트 구조로 나누어질 수 있다. 비아-퍼스트는 집적 회로층이 형성되기 전에 TSV가 형성되는 구조를 지칭하고, 비아-미들은 집적 회로층 형성 후 다층 배선층이 형성되기 전에 TSV가 형성되는 구조를 지칭하며, 비아-라스트는 다층 배선층이 형성된 후에 TSV가 형성되는 구조를 지칭할 수 있다.
제1 범프(850_1)는 내부 기판(820_1)의 TSV(855) 및 기판(110)의 상부 패드(112)를 전기적으로 연결하는 기능을 수행할 수 있다. 제1 범프(850_1)는 도전성 재질 예컨대, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Tin), 금(Au), 솔더(solder) 등으로 형성될 수 있다. 그러나 제1 범프(850_1)의 재질이 그에 한정되는 것은 아니다.
반도체 칩(820_2)은 제2 범프(850_2)를 통해 내부 기판(820_1)과 연결될 수 있다.
본 실시예에서는 내부 기판(820_1) 상에 하나의 반도체 칩(820_2)만이 적층된 구조를 가지나 이에 한정되지 않고, 경우에 따라 내부 기판(820_1) 상에는 복수의 반도체 칩들이 적층될 수도 있다. 즉, 본 실시예에서의 반도체 칩(820_2)은 내부 기판(820_1)과달리 TSV 및 상부 패드를 포함하지 않으나, 반도체 칩(820_2)은 상기 TSV 및 상부 패드를 포함하고, 반도체 칩(820_2) 상에 별개의 반도체 칩이 추가적으로 적층될 수도 있다.
이러한 반도체 칩(820_2)은 메모리 소자 또는 로직 소자일 수 있다. 한편, 내부 기판(820_1) 및 반도체 칩(820_2) 모두 메모리 소자 또는 로직 소자일 수 있고, 또는 어느 하나는 메모리 소자이고 다른 하나는 로직 소자일 수 있다. 예컨대, 내부 기판(820_1)은 로직 소자이고 반도체 칩(820_2)은 메모리 소자일 수 있다.
방열 부재(830)는 반도체 패키지(800)의 동작 과정에서 발생할 수 있는 열을 반도체 패키지(800)의 외부로 방출하는 역할을 수행할 수 있다.
한편, 본 실시예에서의 몰딩 부재(840)는 반도체 칩(820_2)의 상면을 덮도록 형성되어, 방열 부재(830)는 몰딩 부재(840)의 상면(840T)에만 형성되는 것으로 도시되었으나, 이에 한정되지 않는다.
예를 들어, 몰딩 부재(840)는 도 1b를 참조하여 설명한 몰딩 부재(140)와 유사하게, 반도체 칩(820_2)의 상면(820_2T)을 노출시킬 수 있다. 이러한 경우에, 방열 부재(830)는 반도체 칩(820_2)의 상면(820_2T) 및 몰딩 부재(840)의 상면(840T) 중 적어도 어느 하나의 상면에 형성될 수 있다.
방열 부재(830)는 방열 몰딩 부재(832) 및 흡습 입자(834)를 포함할 수 있으며, 방열 몰딩 부재(832) 및 흡습 입자(834) 각각은 도 1b를 참조하여 설명한 방열 몰딩 부재(132) 및 흡습 입자(134) 각각과 유사한 구조를 가질 수 있으므로, 이에 대한 설명은 생략하기로 한다.
몰딩 부재(840)는 기판(110) 상에서 내부 기판(820_1) 및 반도체 칩(820_2)을 감싸며, 내부 기판(820_1) 및 반도체 칩(820_2)을 보호하는 역할을 수행할 수 있다. 몰딩 부재(840)는 예를 들어 실리콘 계열 물질, 열경화성 물질, 열가소성 물질, UV 처리 물질 등으로 형성될 수 있다.
도 9는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 패키지(900)의 단면도이다. 도 9에 있어서, 도 1a 내지 도 6에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 9를 참조하면, 반도체 패키지(900)는 기판(910), 기판(910) 상에 스택(stack)된 반도체 칩들(920), 기판(910) 상에서 반도체 칩들(920)을 덮도록 형성되는 몰딩 부재(940), 기판(910)의 하면에 부착된 솔더 볼(160) 및 몰딩 부재(940)의 리세스부(942)에 형성된 방열 부재(930)를 포함할 수 있다.
본 실시예에서의 반도체 패키지(900)는 도 6을 참조하여 설명한 반도체 패키지(600)와 대체로 유사한 구조를 가지나, 기판(910) 상에 복수의 반도체 칩들(920)이 스택된 점에만 차이가 존재한다.
기판(910)은 상면(910T)에 형성된 도전 패드(912) 및 하면(910B)에 형성된 솔더 볼 패드(914)를 포함할 수 있다. 상기 기판(910)은 예를 들면 인쇄회로기판일 수 있으며, 기판(910)은 도전 패드(912)의 형성 위치 등을 제외하고 도 1b를 참조하여 설명한 기판(110)과 유사한 구조를 가질 수 있다.
반도체 칩들(920) 각각은 상면(920T) 및 상면(920T)에 대향하는 하면(920B)을 가질 수 있다. 반도체 칩들(920) 각각의 상면(920T)의 일측 가장자리 영역에는 칩 접속 패드(923)가 위치할 수 있다.
이러한 반도체 칩들(920)은 기판(910)의상면(910T) 상에서 각각의 칩 접속 패드(923)가 노출되도록 계단식으로 스택될 수 있다.
도시되지 않았으나, 반도체 칩들(920) 각각의 하면(920B)에는, 접착 부재(미도시)가 형성될 수 있다. 상기 접착 부재는 예를 들면 NCF(Non-Conductive Film), ACF(Anisotropic Conductive Film), UV 필름, 순간 접착제, 열경화성 접착제, 레이저 경화형 접착제, 초음파 경화형 접착제 및 NCP(Non-Conductive Paste) 중 어느 하나로 이루어 질 수 있다.
스택된 반도체 칩들(920)은 접속 부재(950)를 통해 기판(910)과 전기적으로 연결될 수 있다.
일부 실시예에서, 접속 부재(950)는 도 9에 도시된 바와 같이 본딩 와이어일 수 있다. 상기 본딩 와이어는 금, 은, 구리, 알루미늄, 또는 이들의 합금일 수 있다. 다만 이에 한정되지 않고, 접속 부재(950)는 기판(910)과 반도체 칩들(920)을 상호 전기적으로 연결할 수 있는 모든 연결 수단 중 어느 하나일 수 있다. 예를 들어, 접속 부재(950)는 솔더 볼, 범프, 또는 TSV와 같은 전도성 비아 및 이들의 조합으로 이루어질 수 있다
일부 실시예들에서, 반도체 칩들(920)은 모두 메모리 소자 또는 로직 소자일 수 있다. 다른 일부 실시예들에서, 반도체 칩들(920) 중 일부 반도체 칩들은 메모리 소자이고, 다른 일부 반도체 칩들은 로직 소자일 수 있다.
방열 부재(930)는 반도체 패키지(900)의 동작 과정에서 발생할 수 있는 열을 반도체 패키지(900)의 외부로 방출하는 역할을 수행할 수 있다.
방열 부재(930)는 방열 몰딩 부재(932) 및 흡습 입자(934)를 포함할 수 있으며, 방열 몰딩 부재(932) 및 흡습 입자(934) 각각은 도 1b를 참조하여 설명한 방열 몰딩 부재(132) 및 흡습 입자(134) 각각과 유사한 구조를 가질 수 있으므로, 이에 대한 설명은 생략하기로 한다.
몰딩 부재(940)는 기판(910) 상에서 반도체 칩들(920)을 감싸며, 반도체 칩들(920)을 보호하는 역할을 수행할 수 있다. 몰딩 부재(940)는 예를 들어 실리콘 계열 물질, 열경화성 물질, 열가소성 물질, UV 처리 물질 등으로 형성될 수 있다.
도 10a 내지 도 10d는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지(100)의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 10a 내지 도 10d에 있어서, 도 1a 내지 도 1c에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 10a를 참조하면, 우선, 도전 패드(112) 및 솔더 볼 패드(114)가 형성된 기판(110)을 준비하고, 반도체 칩(120)을 기판(110)의 상면(110T) 상에 실장할 수 있다. 본 실시예에서의 반도체 칩(120)은 플립 칩 방식으로 기판(110)에 실장되는 경우로서, 반도체 칩(120)은 범프(150)를 매개로 하여 열압착 공정 등을 통해 기판(110)에 부착될 수 있다.
몰딩 부재(140)는 주입요소(예를 들어 노즐)등에 의하여 적절한 양의 몰딩 수지가 기판(110)의 상면(110T) 상에 주입하고, 이어서 프레스와 같은 가압요소(미도시)를 사용하여 기판(110) 또는 반도체 칩(120)에 압력을 가함으로써 형성될 수 있다. 여기서, 상기 몰딩 수지 주입과 가압 사이의 지연시간, 주입되는 몰딩 수지의 양, 및 가압온도 및 압력 등의 공정 조건은 몰딩 수지의 점도 등의 물리적 성질을 고려하여 설정할 수 있다. 일부 실시예에서, 상기 몰딩 수지는 에폭시계 성형수지 또는 폴리 이미드계 성형수지 등을 포함할 수 있다.
한편, 본 실시예에서의 몰딩 부재(140)는 MUF 공정을 통해 형성되는 경우를 예로 들었으나, 도 1b를 참조하여 상술한 바와 같이 몰딩 부재(140)의 형성 이전에 반도체 칩(120)과 기판(110) 사이의 공간을 채우는 언더 필(under fill, 미도시)을 별도의 공정으로서 형성할 수도 있다.
또한, 본 실시예에서의 몰딩 부재(140)의 상면(140T)은 반도체 칩(120)의 상면(120T)과 동일한 레벨에 위치하여, 몰딩 부재(140)는 반도체 칩(120)의 측벽(120S)만을 덮고 반도체 칩(120)의 상면(120T)이 노출되도록 형성되었으나, 이에 한정되지 않는다. 예를 들어, 도 5에 도시된 바와 같이 몰딩 부재(540)는 반도체 칩(520)의 상면(520T) 및 측벽(520S) 모두를 덮도록 형성될 수도 있다.
기판(110)의 하면(110B)에 배치되는 솔더 볼(160)의 형성 공정은, 기판(110)의 상면(110T)에 반도체 칩(120), 몰딩 부재(140) 등을 형성한 이후에 수행될 수도 있고, 반도체 칩(120), 몰딩 부재(140) 등을 형성하기 전에 수행될 수도 있다.
도 10b를 참조하면, 반도체 칩(120)의 상면(120T)에 리세스부(122)를 형성한다.
리세스부(122)는 예를 들면 닥터 블레이드(doctor blade) 또는 레이저 등을 이용한 다양한 패터닝 공정을 통해 형성될 수 있다.
일부 실시예들에서, 리세스부(122)에 형성될 방열 부재(130, 도 10e 참조)가 반도체 패키지(100) 외부의 수분을 충분히 흡수할 수 있도록 하기 위하여, 상기 패터닝 공정은 리세스부(122)가 100 um 이하의 깊이를 가지도록 제어될 수 있다.
한편, 본 실시예에서의 리세스부(122)는 반도체 칩(120)의 상면(120T)에만 형성되었으나, 도 4 및 도 5를 참조하여 상술한 리세스부들(422_1, 422_2, 542)과 유사하게 몰딩 부재(140)의 상면(140T)에도 형성될 수도 있다.
도 10c를 참조하면, 반도체 칩(120)의 상면(120T) 및 몰딩 부재(140)의 상면(140T)에, 리세스부(122)를 노출시키는 마스크 패턴(M)을 형성할 수 있다.
마스크 패턴(M)을 형성한 후, 리세스부(122)에 흡습 입자(134)를 포함하는 방열 몰딩 수지(132x)가 채워지도록 프린팅 공정 등을 수행할 수 있다.
방열 몰딩 수지(132x)는 예를 들면 에폭시계 성형수지 또는 폴리 이미드계 성형수지 등을 포함할 수 있으며, 상기한 수지들에 대한 상세한 설명은 도 1a 내지 도 1c를 참조하여 설명한 바, 여기서는 생략하기로 한다.
일부 실시예들에서, 상기 프린팅 공정 후에는, 리세스부(122)에 형성된 방열 몰딩 수지(132x)를 경화시키기 위한 큐어링(curing) 공정 등이 수행될 수 있다.
도 10d를 참조하면, 마스크 패턴(M) 및 마스크 패턴(M) 상에 형성된 방열 몰딩 수지(132x)를 제거하여 방열 몰딩 부재(132) 및 흡습 입자(134)를 포함하는 방열 부재(130)를 형성할 수 있다. 이에 따라, 방열 부재(130)를 포함하는 반도체 패키지(100)를 완성할 수 있다.
도 11은 본 발명의 일부 실시예에 따른 반도체 패키지를 포함하는 메모리 카드를 개략적으로 보여주는 블럭 구성도이다.
도 11을 참조하면, 메모리 카드(10) 내에서 제어기(11)와 메모리(12)는 전기적인 신호를 교환하도록 배치될 수 있다. 예를 들어, 제어기(11)에서 명령을 내리면, 메모리(12)는 데이터를 전송할 수 있다. 제어기(11) 및/또는 메모리(12)는 본 발명의 실시예들 중 어느 하나에 따른 반도체 패키지(100, 200, 300, 400, 500, 600, 700, 800, 900)를 포함할 수 있다. 메모리(12)는 메모리 어레이(미도시) 또는 메모리 어레이 뱅크(미도시)를 포함할 수 있다.
이러한 카드(10)는 다양한 종류의 카드, 예를 들어 메모리 스틱 카드(memory stick card), 스마트 미디어 카드(smart media card: SM), 씨큐어 디지털 카드(secure digital: SD), 미니 씨큐어 디지털 카드(mini secure digital card: mini SD), 또는 멀티 미디어 카드(multi media card: MMC)와 같은 메모리 장치에 이용될 수 있다.
도 12는 본 발명의 일부 실시예에 따른 반도체 패키지를 포함하는 전자시스템을 개략적으로 보여주는 블럭 구성도이다.
도 12를 참조하면, 전자시스템(20)은 제어기(21), 입/출력 장치(22), 메모리(23) 및 인터페이스(24)를 포함할 수 있다. 전자시스템(20)은 모바일 시스템 또는 정보를 전송하거나 전송받는 시스템일 수 있다. 상기 모바일 시스템은 PDA, 휴대용 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 폰(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player) 또는 메모리 카드(memory card)일 수 있다.
제어기(21)는 프로그램을 실행하고, 전자시스템(20)을 제어하는 역할을 할 수 있다. 제어기(21)는, 예를 들어 마이크로프로세서(microprocessor), 디지털 신호 처리기(digital signal processor), 마이크로콘트롤러(microcontroller) 또는 이와 유사한 장치일 수 있다. 입/출력 장치(22)는 전자시스템(20)의 데이터를 입력 또는 출력하는데 이용될 수 있다.
전자시스템(20)은 입/출력 장치(22)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되어, 외부 장치와 서로 데이터를 교환할 수 있다. 입/출력 장치(22)는, 예를 들어 키패드(keypad), 키보드(keyboard) 또는 표시장치(display)일 수 있다. 메모리(23)는 제어기(21)의 동작을 위한 코드 및/또는 데이터를 저장하거나, 및/또는 제어기(21)에서 처리된 데이터를 저장할 수 있다. 제어기(21) 및 메모리(23)는 본 발명의 실시예들 중 어느 하나에 따른 반도체 패키지(100, 200, 300, 400, 500, 600, 700, 800, 900)를 포함할 수 있다. 인터페이스(24)는 상기 전자시스템(20)과 외부의 다른 장치 사이의 데이터 전송통로일 수 있다. 제어기(21), 입/출력 장치(22), 메모리(23) 및 인터페이스(24)는 버스(25)를 통하여 서로 통신할 수 있다.
예를 들어, 이러한 전자시스템(20)은 모바일 폰(mobile phone), MP3 플레이어, 네비게이션(navigation), 휴대용 멀티미디어 재생기(portable multimedia player, PMP), 고상 디스크(solid state disk: SSD) 또는 가전 제품(household appliances)에 이용될 수 있다.
도 13은 본 발명의 일부 실시예들에 따른 반도체 패키지가 응용된 SSD 장치를 개략적으로 보여주는 단면도로서, 도 12의 전자시스템(20)이 SSD 장치(30)에 적용되는 예를 보여주고 있다.
도 13을 참조하면, 본 실시예의 SSD(Solid State Drive) 장치(30)는 메모리 패키지(31), SSD 컨트롤러(33), DRAM(Dynamic Random Access Memory, 35) 및 메인 보드(37)을 포함할 수 있다.
메모리 패키지(31), SSD 컨트롤러(33), DRAM(35) 등은 본 발명의 실시예들 중 어느 하나에 따른 반도체 패키지(100, 200, 300, 400, 500, 600, 700, 800, 900)를 포함할 수 있다. 그러나 이에 한하지 않고, 서로 다른 모듈러스를 갖는 내부 밀봉재와 외부 밀봉재를 채용하는 다른 구조의 반도체 패키지를 이용한 SSD 장치도 본 발명의 기술적 사상에 포함될 수 있다.
이러한 메모리 패키지(31)는 메인 보드(37) 상의 외부 접속 부재 등을 통해 실장될 수 있으며, 도시된 바와 같이 4개의 메모리 패키지(PKG1, PKG2, PKG3, PKG4)가 구비될 수 있다. 그러나 이에 한하지 않고, SSD 컨트롤러(33)의 채널 지원 상태에 따라, 더 많은 메모리 패키지(31)가 실장될 수 있다. 한편, 메모리 패키지(31)가 멀티 채널로 구성된 경우에는 메모리 패키지(31)가 4개 미만으로 감소될 수도 있다.
메모리 패키지(31)는 솔더 볼과 같은 외부 접속 부재를 통해 메인 보드(37)에 BGA(ball grid array) 방식으로 실장될 수 있다. 그러나 그에 한정되지 않고 다른 실장 방식으로 실장될 수 있음은 물론이다. 예컨대, PGA (pin grid array) 방식, TCP (tape carrier package) 방식, COB (chip-on-board) 방식, QFN (quad flat non-leaded) 방식, QFP (quad flat package) 방식 등으로 실장될 수 있다.
SSD 컨트롤러(33)는 8개의 채널을 구비할 수 있고, 그러한 8개의 채널들이 4개의 메모리 패키지(PKG1, PKG2, PKG3, PKG4)의 해당 채널들과 일대일로 연결되어, 메모리 패키지(31) 내의 반도체 칩들을 제어할 수 있다.
SSD 컨트롤러(33)는 SATA(serial advanced technology attachment) 표준, PATA(parallel advanced technology attachment) 표준, 또는 SCSI (small computer system interface) 표준에 따른 방식으로 외부 장치와 신호를 주고받을 수 있는 프로그램을 포함할 수 있다. 여기서, 상기SATA 표준은 소위 SATA-1 뿐만 아니라 SATA-2, SATA-3, e-SATA (external SATA) 등의 모든 SATA 계열 표준을 포괄할 수 있다. PATA 표준은 IDE (integrated drive electronics), E-IDE (enhanced-IDE) 등의 모든 IDE 계열 표준을 포괄할 수 있다.
또한, SSD 컨트롤러(33)는 EEC 또는 FTL 처리 등을 담당할 수도 있다. 이러한 SSD 컨트롤러(33)도 패키지 형태로 메인 보드(37) 상에 실장될 수 있다. SSD 컨트롤러(33)는 메모리 패키지(31)와 같이 BGA 방식, PGA 방식, TCP 방식, COB 방식, QFN 방식, QFP 방식 등으로 메인 보드(37)에 실장될 수 있다.
DRAM(35)은 보조 메모리 장치로서, SSD 컨트롤러(33)와 메모리 패키지(31) 사이의 데이터 교환에 있어서 버퍼 역할을 수행할 수 있다. 이러한 DRAM(35) 역시 메인 보드(37)에 BGA 방식, PGA 방식, TCP 방식, COB 방식, QFN 방식, QFP 방식 등의 다양한 방식으로 실장될 수 있다.
메인 보드(37)는 인쇄회로기판, 플렉서블 인쇄회로기판, 유기 기판, 세라믹 기판, 테이프 기판 등일 수 있다. 메인 보드(37)는, 예를 들면, 상면 및 하면을 갖는 코어 보드(미도시)와, 상면 및 하면 상에 각각 형성된 수지층(미도시)을 포함할 수 있다. 또한, 수지층들은 다층 구조로 형성될 수 있고, 다층 구조 사이에 배선 패턴을 형성하는 신호층, 접지층, 또는 전원층이 개재될 수 있다. 한편, 수지층 상에 별도의 배선 패턴이 형성될 수도 있다. 도면상, 메인 보드(37) 상에 표시된 미세 패턴들은 배선 패턴 또는 다수의 수동 소자들을 의미할 수 있다. 한편, 메인 보드(37)의 한쪽 편 예컨대, 왼쪽 편에는 외부 장치와 통신하기 위한 인터페이스(39)가 형성될 수 있다.
도 14은 본 발명의 일부 실시예들에 따른 반도체 패키지가 응용된 전자 장치를 개략적으로 보여주는 단면도이다.
도 14은 도 13의 전자 시스템(20)이 모바일 폰(40)에 적용되는 예를 보여주고 있다. 그밖에, 전자시스템(20)은 휴대용 노트북, MP3 플레이어, 네비게이션(Navigation), 고상 디스크(Solid state disk: SSD), 자동차 또는 가전제품(Household appliances)에 적용될 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
100: 반도체 패키지
110: 기판
112: 도전 패드
114: 솔더 볼 패드
120: 반도체 칩
130: 방열 부재
132: 방열 몰딩 부재
134: 흡습 입자
140: 몰딩 부재
150: 범퍼
160: 솔더 볼

Claims (10)

  1. 상면 및 하면을 구비한 기판과,
    상기 기판의 상면 상에 실장되고, 상면에 제1 리세스부를 구비하는 반도체 칩과,
    상기 반도체 칩의 상면을 노출시키며 상기 기판의 상면에서 상기 반도체 칩을 덮도록 형성되는 몰딩 부재와,
    상기 제1 리세스부에 형성된 제1 방열 부재를 포함하는 반도체 패키지로서,
    상기 제1 방열 부재는 흡습 입자 및 방열 몰딩 부재를 포함하고,
    상기 흡습 입자의 적어도 일부분이 외부에 노출되도록 상기 방열 몰딩 부재로 고정되고,
    상기 흡습 입자는 상온에서 상기 반도체 패키지 주변의 수분을 흡수하는 것을 특징으로 하는 반도체 패키지.
  2. 제1 항에 있어서,
    상기 몰딩 부재의 상면에 구비된 제2 리세스부와,
    상기 제2 리세스부에 형성된 제2 방열 부재 더 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 삭제
  4. 제1 항에 있어서,
    상기 기판은 중앙부에 형성된 개구 슬릿을 포함하고,
    상기 반도체 칩은 상기 기판 상에 페이스 다운(face down) 타입으로 실장되는 것을 특징으로 하는 반도체 패키지.
  5. 제1 항에 있어서,
    상기 방열 부재의 상면은 상기 반도체 칩의 상면보다 낮은 레벨에 위치하는 것을 특징으로 하는 반도체 패키지.
  6. 상면 및 하면을 구비한 기판과,
    상기 기판의 상면 상에 실장되는 반도체 칩과,
    상기 기판의 상면에서 상기 반도체 칩의 상면 및 측면을 덮도록 형성되고, 상면에 리세스부를 구비한 몰딩 부재와,
    상기 리세스부에 형성된 방열 부재를 포함하는 반도체 패키지로서,
    상기 방열 부재는 흡습 입자 및 방열 몰딩 부재를 포함하고,
    상기 흡습 입자의 적어도 일부분이 외부에 노출되도록 상기 방열 몰딩 부재로 고정되고,
    상기 흡습 입자는 상온에서 상기 반도체 패키지 주변의 수분을 흡수하는 것을 특징으로 하는 반도체 패키지.
  7. 상면 및 하면을 구비한 기판과,
    상기 기판의 상면 상에 스택(stack)된 복수의 반도체 칩들과,
    상기 기판의 상면에서 상기 반도체 칩들을 덮는 몰딩 부재와,
    상기 몰딩 부재의 상면에 구비된 제1 리세스부와,
    상기 제1 리세스부에 형성된 제1 방열 부재를 포함하는 반도체 패키지로서,
    상기 제1 방열 부재는 흡습 입자 및 방열 몰딩 부재를 포함하고,
    상기 흡습 입자의 적어도 일부분이 외부에 노출되도록 상기 방열 몰딩 부재로 고정되고,
    상기 흡습 입자는 상온에서 상기 반도체 패키지 주변의 수분을 흡수하는 것을 특징으로 하는 반도체 패키지.
  8. 제7 항에 있어서,
    상기 몰딩 부재는 상기 반도체 칩들 중 최상부에 위치하는 반도체 칩의 상면을 노출시키며 상기 반도체 칩들을 덮도록 형성되며,
    상기 최상부에 위치하는 반도체 칩의 상면에 구비된 제2 리세스부와,
    상기 제2 리세스부에 형성된 제2 방열 부재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  9. 제7 항에 있어서,
    상기 반도체 칩들은 계단식으로 스택되는 것을 특징으로 하는 반도체 패키지.
  10. 제7 항에 있어서,
    상기 반도체 칩들은 TSV (Through Silicon Via)를 포함하는 제1 반도체 칩과, 상기 제1 반도체 칩 상에 적층된 제2 반도체 칩을 포함하는 것을 특징으로 하는 반도체 패키지.
KR1020150001178A 2014-05-29 2015-01-06 방열 부재를 가지는 반도체 패키지 KR102287761B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/723,834 US9269647B2 (en) 2014-05-29 2015-05-28 Semiconductor package having heat dissipating member

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410235180.1A CN104064535B (zh) 2014-05-29 2014-05-29 半导体封装件及其制造方法
CN201410235180.1 2014-05-29

Publications (2)

Publication Number Publication Date
KR20150137976A KR20150137976A (ko) 2015-12-09
KR102287761B1 true KR102287761B1 (ko) 2021-08-09

Family

ID=51552182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150001178A KR102287761B1 (ko) 2014-05-29 2015-01-06 방열 부재를 가지는 반도체 패키지

Country Status (2)

Country Link
KR (1) KR102287761B1 (ko)
CN (1) CN104064535B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10536047B2 (en) * 2016-04-21 2020-01-14 Regal Beloit America, Inc. Electric motor controller for high-moisture applications and method of manufacture
US9960150B2 (en) * 2016-06-13 2018-05-01 Micron Technology, Inc. Semiconductor device assembly with through-mold cooling channel formed in encapsulant
US20210280507A1 (en) * 2020-03-05 2021-09-09 Qualcomm Incorporated Package comprising dummy interconnects
CN112080099A (zh) * 2020-09-21 2020-12-15 合肥福纳科技有限公司 一种qled器件、复合材料及其应用
CN112289759B (zh) * 2020-11-03 2024-04-16 中国兵器工业集团第二一四研究所苏州研发中心 一种大功率ltcc微波组件散热结构及制造工艺
KR20230174805A (ko) * 2022-06-21 2023-12-29 주식회사 비에스테크닉스 열전도 부재가 임베디드된 방열 반도체 패키지 및 그 제조방법 그리고 그 제조에 이용하는 유도 가열 솔더링장치
CN117457600B (zh) * 2023-12-07 2024-05-10 荣耀终端有限公司 一种芯片组件、层叠封装结构及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006102966A (ja) * 2004-09-30 2006-04-20 Seiko Epson Corp プリンタヘッド及びこれを備えた画像形成装置
JP2011222706A (ja) * 2010-04-08 2011-11-04 Canon Inc 半導体パッケージ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302727A (ja) * 1993-04-15 1994-10-28 Hitachi Ltd 半導体集積回路装置
KR20060006431A (ko) * 2004-07-16 2006-01-19 삼성전자주식회사 열 방출 능력이 개선된 칩 패키지
KR20080048100A (ko) * 2006-11-28 2008-06-02 삼성테크윈 주식회사 방열 홀을 갖는 칩 패키지 및 그 제조방법
KR100883807B1 (ko) * 2007-05-21 2009-02-17 삼성전자주식회사 반도체 소자 패키지 및 그 제조 방법
US7662501B2 (en) * 2008-06-30 2010-02-16 Intel Corporation Transpiration cooling and fuel cell for ultra mobile applications
KR20130043408A (ko) * 2011-10-20 2013-04-30 삼성전자주식회사 멀티-칩 패키지
KR101376396B1 (ko) * 2012-03-30 2014-03-20 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
CN103104838B (zh) * 2013-01-17 2015-01-07 达亮电子（苏州）有限公司 灯具

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006102966A (ja) * 2004-09-30 2006-04-20 Seiko Epson Corp プリンタヘッド及びこれを備えた画像形成装置
JP2011222706A (ja) * 2010-04-08 2011-11-04 Canon Inc 半導体パッケージ

Also Published As

Publication number Publication date
CN104064535B (zh) 2016-08-24
KR20150137976A (ko) 2015-12-09
CN104064535A (zh) 2014-09-24

Similar Documents

Publication Publication Date Title
KR102287761B1 (ko) 방열 부재를 가지는 반도체 패키지
US10825776B2 (en) Semiconductor packages having semiconductor chips disposed in opening in shielding core plate
US8653676B2 (en) Semiconductor package and method of manufacturing the same
US9674940B2 (en) Electronic device and semiconductor package with thermally conductive via
US20150130078A1 (en) Semiconductor chip and semiconductor package having same
US9324696B2 (en) Package-on-package devices, methods of fabricating the same, and semiconductor packages
US9583430B2 (en) Package-on-package device
KR101855294B1 (ko) 반도체 패키지
JP4742079B2 (ja) ウェハレベルのシステムインパッケージ及びその製造方法
US9269647B2 (en) Semiconductor package having heat dissipating member
KR102107961B1 (ko) 반도체 장치 및 이의 제조 방법
CN110299354B (zh) 半导体封装
US20150228591A1 (en) Semiconductor package and method of manufacturing the same
US20160035698A1 (en) Stack package
JP2012109572A (ja) 半導体パッケージ、半導体モジュール、電子装置、及び半導体パッケージの製造方法
JP2012160707A (ja) 積層半導体チップ、半導体装置およびこれらの製造方法
KR20160056378A (ko) 반도체 패키지 및 그 제조방법
KR102108087B1 (ko) 반도체 패키지
KR102174336B1 (ko) 반도체 패키지 및 그 제조 방법
US8890333B2 (en) Apparatus for stacked semiconductor chips
US20140319681A1 (en) Semiconductor package including solder ball
KR20170015077A (ko) 반도체 패키지
US20150137389A1 (en) Semiconductor package
KR20140039604A (ko) 반도체 패키지 및 그 제조 방법
KR101266520B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant