CN104064535B - 半导体封装件及其制造方法 - Google Patents

半导体封装件及其制造方法 Download PDF

Info

Publication number
CN104064535B
CN104064535B CN201410235180.1A CN201410235180A CN104064535B CN 104064535 B CN104064535 B CN 104064535B CN 201410235180 A CN201410235180 A CN 201410235180A CN 104064535 B CN104064535 B CN 104064535B
Authority
CN
China
Prior art keywords
substrate
chip
semiconductor package
package part
encapsulated layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410235180.1A
Other languages
English (en)
Other versions
CN104064535A (zh
Inventor
杜茂华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN201410235180.1A priority Critical patent/CN104064535B/zh
Publication of CN104064535A publication Critical patent/CN104064535A/zh
Priority to KR1020150001178A priority patent/KR102287761B1/ko
Priority to US14/723,834 priority patent/US9269647B2/en
Application granted granted Critical
Publication of CN104064535B publication Critical patent/CN104064535B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种半导体封装件及其制造方法。所述半导体封装件包括：基板；至少一个芯片，设置在基板的一个表面上；包封层，设置在基板的所述一个表面上并包封所述至少一个芯片；焊球，设置在基板的与所述一个表面相对的另一表面上；至少一个散热部，设置成远离基板，其中，所述至少一个散热部由凹入部分和填充在凹入部分中的包裹有吸水颗粒的环氧树脂构成，从而利用所述至少一个散热部中的吸收颗粒捕捉到的空气中的水汽的蒸发，使芯片在工作时产生的热量消散到半导体封装件的外部。根据本发明，通过在半导体封装件的背面设置吸水颗粒，能够有效地消散芯片在工作时产生的热量，从而提高了半导体封装件的散热能力。

Description

半导体封装件及其制造方法
技术领域
本发明涉及半导体封装领域，具体地讲，涉及一种具有散热性提高的结构的半导体封装件。
背景技术
近来，随着诸如移动终端的手持设备的功能越来越强大，处理芯片的能力也在不断提高。在这样的情况下，芯片功耗也在不断增加，对于散热的要求也越来越高。
目前，半导体封装件在经过表面贴装之后，由芯片产生的热量主要通过焊球传热和芯片/树脂辐射消散到外部。
图1是示出了根据现有技术的半导体封装件的示意性结构剖视图。
参照图1，半导体封装件10包括基板11、设置在基板11的一侧上的芯片12、包封芯片12以保护芯片12免受外部湿气或空气影响的包封层13、将芯片12电连接并固定到基板11的电连接部(例如，焊盘)15，以及设置在基板11的另一侧上以将基板11电连接到诸如印刷电路板(PCB)的电路板20的焊球14。
如图1中的箭头所示，芯片12产生的热量的一部分通过焊球14传导到电路板20上，芯片12产生的热量的另一部分通过其与基板相对的背面辐射到空气中。
然而，由于手持设备需要非常地轻薄，特别是大量堆叠式封装件的使用，使得如图1所示的常规散热方法的散热能力有限而不能很好地消散芯片产生的热量，导致热量积聚在电路板中无法耗散，最终导致芯片与电路板的温度随使用时间而逐步升高，从而导致使用者不适。
为了增强散热，目前还采用了这样一种方法，即，通过在芯片的背面增设散热片，或者增设风扇，从而提高空气流速，带走芯片产生的热量。图2示出了根据现有技术的设置有散热片的半导体封装件的示意性结构。
如图2所示，在芯片12的与基板11相对的侧面上设置有散热片16，并且还可以在半导体封装件10的周围设置一个或多个风扇(未示出)，从而通过提高空气流速来加速散热。
因此，在现有技术中，尽管将图1和图2所示的方法相结合，仍然不能有效地使芯片产生的热量散发到外部，使得芯片和电路板的温度持续升高。因此，亟需一种新的散热解决方案。
发明内容
为了解决现有技术中存在的上述问题，本发明的目的在于提供一种使散热能力提高的半导体封装件及其制造方法。
根据本发明的一方面，提供了一种半导体封装件，所述半导体封装件可以包括：基板；至少一个芯片，设置在基板的一个表面上；包封层，设置在基板的所述一个表面上并包封所述至少一个芯片；焊球，设置在基板的与所述一个表面相对的另一表面上；至少一个散热部，设置成远离基板，其中，所述至少一个散热部由凹入部分和填充在凹入部分中的包裹有吸水颗粒的环氧树脂构成，从而利用所述至少一个散热部中的吸收颗粒捕捉到的空气中的水汽的蒸发，使芯片在工作时产生的热量消散到半导体封装件的外部。
根据本发明的示例性实施例，所述至少一个芯片的背离基板的表面可以被暴露于包封层外部。根据本发明的一个示例性实施例，所述至少一个散热部可以仅设置在所述至少一个芯片的背离基板的表面中。根据本发明的另一示例性实施例，所述至少一个散热部可以设置在所述至少一个芯片的背离基板的表面中和包封层的背离基板的表面中。
根据本发明的示例性实施例，所述至少一个芯片可以被包封层完全包封而没有暴露于外部环境。根据本发明的一个示例性实施例，所述至少一个散热部可以设置在包封层的背离基板的表面中。
根据本发明的示例性实施例，吸水颗粒可以由聚丙烯酸钠树脂或聚丙烯醇类共聚物制成。
根据本发明的示例性实施例，散热部可以为按阵列形式布置的多个散热部。
根据本发明的示例性实施例，芯片可以与基板通过凸块或键合线电连接。
根据本发明的另一方面，提供了一种制造具有提高的散热性的半导体封装件的方法，所述方法包括下述步骤：准备贴装有芯片的基板；在芯片和包封层中的至少一个的背离基板的表面上形成凹入部分；利用印刷方法在凹入部分中填充包裹有吸水颗粒的环氧树脂，然后进行加温固化，从而形成具有散热部的半导体封装件。
根据本发明的示例性实施例，准备贴装有芯片的步骤可以包括：将芯片贴装在事先准备好的基板上，并且使芯片与基板通过位于二者之间的凸块电连接或者使芯片与基板通过键合线电连接；用包封材料(例如，环氧成型化合物(EMC))形成包封层以包封芯片与凸块或键合线；在基板的与设置有芯片的表面相对的表面上设置焊球。
根据本发明的示例性实施例，可以利用刀片切割或者利用激光切割芯片和包封层中的至少一个的背离基板的表面来执行形成凹入部分的步骤。
根据本发明的示例性实施例，在凹入部分中填充包裹有吸水颗粒的环氧树脂的步骤可以包括：在芯片和包封层中的至少一个的包括形成有凹入部分的整个表面上设置掩模；使用印刷方法在整个掩模上印刷包裹有吸水颗粒的环氧树脂；然后，去除掩模，从而在芯片和包封层中的至少一个的形成有凹入部分的表面中填充包裹有吸水颗粒的环氧树脂。
根据本发明，通过利用在封装件背面增设的吸水材料主动捕捉空气中的水汽，在芯片因操作而温度升高的情况下，被捕捉在吸水材料中的水汽蒸发，从而协助芯片散热，使得在不增加半导体封装件体积的情况下，提高了芯片的散热能力。
附图说明
通过以下结合附图对实施例的描述，这些和/或其它方面将变得清楚且更容易理解，在附图中：
图1是示出了根据现有技术的半导体封装件的示意性结构剖视图；
图2是示出了根据现有技术的设置有散热片的半导体封装件的结构示意图；
图3是示出了根据本发明的具有散热部的一个示例性实施例的半导体封装件的结构示意图；
图4是示出了图3中的散热部布置在芯片中的俯视图；
图5A至图5C是示出了根据本发明的具有散热部的半导体封装件的制造方法的剖视图；
图6是示出了根据本发明的具有散热部的另一个示例性实施例的半导体封装件的结构示意图；
图7是示出了根据本发明的具有散热部的又一个示例性实施例的半导体封装件的结构示意图；
图8是示出了根据本发明的具有散热部的又一个示例性实施例的半导体封装件的结构示意图。
具体实施方式
现在将参照附图更充分地描述本发明的实施例，在附图中示出了本发明的示例性实施例。然而，本发明可以以许多不同的形式实施，而不应被解释为局限于在此阐述的实施例；相反，提供这些实施例使得本公开将是彻底的和完整的，并且这些实施例将向本领域的普通技术人员充分地传达本发明的实施例的构思。在下面详细的描述中，通过示例的方式阐述了多处具体的细节，以提供对相关教导的充分理解。然而，本领域技术人员应该清楚的是，可以实践本教导而无需这样的细节。在其它情况下，以相对高的层次而没有细节地描述了公知的方法、步骤、组件和电路，以避免使本教导的多个方面不必要地变得模糊。附图中的同样的标号表示同样的元件，因此将不重复对它们的描述。在附图中，为了清晰起见，可能会夸大层和区域的尺寸和相对尺寸。
为了便于描述，在这里可使用空间相对术语，如“在…之下”、“在…下方”、“下”、“在…上方”、“上”等来描述如图中所示的一个元件或特征与其它元件或特征的关系。将理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果在附图中装置被翻转，则被描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定位为“在”其它元件或特征“上方”。因此，示例性术语“在…下方”可包括“在…上方”和“在…下方”两种方位。所述装置可被另外定位(旋转90度或者在其它方位)，并且相应地解释这里使用的空间相对描述符。
根据本发明，通过在封装件的背面设置吸水材料，使吸水材料在芯片停止工作时主动捕捉空气中的水汽，从而当芯片在工作期间温度升高时，吸水材料所捕捉的水汽蒸发而带走芯片产生的热量，以协助芯片散热，使得在不增加封装件的体积的情况下，提高了封装件的散热能力。
现在将在下文中参照附图更充分地描述本发明。
图3是示出了根据本发明的具有散热部的一个示例性实施例的半导体封装件的结构示意图。
参照图3，根据本发明的示例性实施例的半导体封装件100包括：基板101；芯片102，设置在基板101的一个表面(例如，上表面)上；包封层(例如，EMC)103，设置在基板101的一个表面(例如，上表面)上并包封芯片102，以保护芯片102免受外部环境(例如，湿气和/或空气)的影响，并使芯片102与外部绝缘；焊球104，设置在基板101的与所述一个表面相对的另一表面(例如，下表面)上，用来实现半导体封装件100与其它装置的电连接；凸块105，设置在芯片102与基板101之间，用来实现芯片102与基板101之间的电连接。
如图3所示，根据本发明的该示例性实施例的半导体封装件100还包括位于芯片102的与邻近于基板101的表面相对的另一表面(即，芯片102的背离基板101的表面)中的至少一个散热部，用来使芯片102产生的热量有效地消散到外部。具体地讲，每个散热部由设置在芯片102的远离基板101的表面中的凹入部分106和填充在凹入部分106中的包裹有吸水颗粒108的环氧树脂107构成。在本发明中，设置在散热部中的环氧树脂起着如下作用：第一，利用环氧树脂本身所具有的粘结力来粘结吸水颗粒；第二，环氧树脂具有比较好的水汽扩散能力；第三，环氧树脂可以被加热固化，适合加工。在本发明的教导下，本领域技术人员可以选用其它的物质来代替环氧树脂，只要该物质能够起到上述作用即可。
在本发明的该示例性实施例中，芯片102的背离基板101的表面没有被包封层103包封，而是暴露于包封层103外部，而且，散热部仅设置在半导体封装件100的芯片102的背离基板101的表面中，而没有设置在半导体封装件100的包封层103的背离基板101的表面中。然而，本发明不限于此，后面将会对此进行详细的描述。
下面将参照图4详细地描述根据本发明的设置在半导体封装件中的散热部的结构。
图4是示出了图3中的布置在芯片的表面中的散热部的俯视图。
如图4所示，每个散热部设置在芯片102的背离基板101的表面中。根据本发明的该示例性实施例，可以以阵列的形式在芯片102的所述表面中布置多个散热部；然而，本发明不限于此。本领域技术人员可以在本发明的教导下在芯片102的背离基板的表面中随意地布置散热部，只要布置的散热部能够均匀地消散芯片产生的热量即可。
根据本发明的示例性实施例，散热部中的填充在凹入部分(例如，凹坑)106内的环氧树脂所包裹或掺入的吸水颗粒可以为聚丙烯酸钠树脂颗粒。然而，本发明不限于此，本领域技术人员可以在本发明的教导下在环氧树脂中掺入或包裹其它具有优异吸水能力的吸水颗粒，例如，吸水颗粒可以为聚丙烯醇类共聚物。在本发明中，优选地使用聚丙烯酸钠树脂颗粒作为吸水颗粒，这是因为聚丙烯酸钠树脂具有极强的吸水能力，常用于保水剂使用，在常温下，可以吸附空气中的水分。这样，在设置有根据本发明的半导体封装件的电子器件(例如，蜂窝电话)处于待机的状态下，可以利用吸水颗粒吸附电子器件周边环境中的水分并锁住水分，而在芯片工作的状态下(例如，在芯片进行大规模计算时)，芯片的温度上升，被吸附在吸水颗粒中的水分开始蒸发，而水分在蒸发时，由于蒸发作用吸热，所以可以带走部分热量，同时在气流流动时，也可以同时带走在凹入部分106周边的一部分热量，这样可以在不增加封装体积的情况下，提高半导体封装件的散热能力。
另外，如图3所示，构成散热部的凹入部分的深度可以小于100μm，以便使填充在凹入部分106中的吸水颗粒108很好地吸附空气中的水分。然而，本发明不限于此，本领域技术人员可以在本发明的教导下根据半导体封装件所实际应用的电子器件的尺寸来设置凹入部分或凹坑的深度。例如，在根据本发明的其它实施例中，根据实际情况，构成散热部的凹入部分的深度可以大于100μm。
下面将参照图3以及图5A至图5C来详细地描述制造根据本发明的示例性实施例的具有提高的散热性的半导体封装件的方法。
图5A至图5C是示出了根据本发明的制造半导体封装件的散热部的方法的剖视图。
参照图5A，首先，准备贴装有芯片102的基板101，其中，芯片102通过凸块105与基板101连接并且被包封层103包封，基板101的与设置有芯片102的表面相对的表面上设置有焊球104以实现与电路板的电连接。具体地讲，准备贴装有芯片102的步骤可以包括：将芯片102贴装在事先准备好的基板101上，并使芯片102与基板101通过位于二者之间的凸块105连接；用包封材料(例如，环氧成型化合物(EMC))形成包封层103以包封芯片102和凸块105；在基板101的与设置有芯片102的表面相对的表面上设置焊球104。
接下来，参照图5B，在芯片102的背离基板101的表面中设置阵列形式的凹入部分106。根据本发明的一个示例性实施例，可以控制凹入部分106的深度不超过100微米。根据本发明的示例性实施例，可以如图5B所示使用刀片切割芯片102的背离基板101的表面来形成凹入部分106，或者，也可以利用激光切割在芯片102的背离基板101的表面中形成阵列形式的凹入部分106。然而，本发明不限于此，本领域技术人员可以在本发明的教导下选用合适的方法在芯片102的背离基板101的表面中形成多个凹入部分106。
然后，如图5C所示，使用印刷方法将掺入吸水颗粒108的环氧树脂107填充在芯片102的表面中的凹入部分106中，然后进行加温固化，从而形成如图3所示的散热部。根据本发明的示例性实施例，在形成于芯片102的表面中的凹入部分106中填充包裹有吸水颗粒108的环氧树脂107的步骤可以包括：在芯片102的包括形成有凹入部分106的整个表面上设置掩模M；使用印刷方法在整个掩模M上印刷包裹有吸水颗粒108的环氧树脂107；然后，去除掩模M，从而在芯片102的仅形成有凹入部分106的表面中填充包裹有吸水颗粒108的环氧树脂107。
在图5C中，吸水颗粒107可以为聚丙烯酸钠树脂、聚丙烯醇类共聚物或其它吸水性高的材料。这里，使吸水颗粒108包裹或掺杂于环氧树脂107中可以采用本领域常用的方法，因此，为避免冗余，在此不再另做描述。
在参照图5A至图5C描述的制造根据本发明的具有散热部的半导体封装件的方法中，如无特别说明，则本领域技术人员可以选用常用方法或手段来完成其它步骤。
图6是示出了根据本发明的具有散热部的另一个示例性实施例的半导体封装件的结构示意图。
除了散热部设置的位置之外，图6中示出的半导体封装件200的结构与图3中示出的半导体封装件100的结构基本相同，因此，将省略对相同部件的描述，以避免冗余。
参照图6，散热部除了像图3中一样设置在芯片102的背离基板101的表面中之外，散热部还另外设置在包封层103的背离基板101的表面中。也就是说，在本发明的该示例性实施例中，散热部设置在半导体封装件的整个背离基板101的表面中。具体地讲，构成散热部的凹入部分206设置在包封层103和芯片102二者的背离基板101的表面中，包裹或掺杂有吸水颗粒的环氧树脂填充在凹入部分206中。这样，可以通过设置在封装件背面中的吸水材料，主动捕捉空气中的水汽，从而当芯片温度升高时，吸附在吸水材料中的水汽蒸发，以协助芯片散热，因此，在不增加半导体封装件体积的情况下，提高了半导体封装件的散热能力。
图7是示出了根据本发明的具有散热部的又一个示例性实施例的半导体封装件的结构示意图。
除了散热部设置的位置以及芯片与基板的连接方式之外，图7中示出的半导体封装件300的结构与图6中示出的半导体封装件100的结构基本相同，因此，将省略对相同部件的描述，以避免冗余。
参照图7，在根据本发明的该示例性实施例的半导体封装件300中，芯片102不是通过凸块105与基板101连接，而是利用键合线309与基板101电连接。在这种情况下，芯片102与基板101可以通过具有绝缘特性的粘结剂结合在一起，并利用键合线309实现电信号的传输。与图3和图6中的散热部类似，图7中的散热部设置在包封层103的背离基板101的整个表面上，此时，芯片102被包封在包封层103内部而不与外部环境接触。换言之，在图3和图6中示出的半导体封装件中，芯片102设置成暴露于包封层103外部而可以与外部环境接触，而在图7中示出的半导体封装件中，芯片102设置成完全被包封层103包封而没有暴露于外部环境中。
因此，根据如图7所示的示例性实施例的半导体封装件，凹入部分306设置在包封层103的整个背离基板101的表面中，包裹或掺杂有吸水颗粒的环氧树脂填充在凹入部分306中。这样，可以通过设置在封装件背面(在该实施例中为包封层103的背离基板101的表面)中的吸水材料，主动捕捉空气中的水汽，从而当芯片温度升高时，吸附在吸水材料中的水汽蒸发，以协助芯片散热，因此，在不增加半导体封装件体积的情况下，提高了半导体封装件的散热能力。
图8是示出了根据本发明的具有散热部的又一个示例性实施例的半导体封装件的结构示意图。
除了芯片与基板的连接方式之外，图8中示出的半导体封装件400的结构与图7中示出的半导体封装件300的结构基本相同，因此，将省略对相同部件的描述，以避免冗余。
参照图8，与图3和图6中的半导体封装件中的芯片102与基板101的连接方式一样，芯片102通过凸块105与基板101电连接。另外，与图3和图6中的散热部设置的位置不同但与图7中的散热部设置的位置相同，由于包封层103完全包封芯片102使得芯片102没有暴露于外部，所以在图8中示出的半导体封装件中，由凹入部分406和填充在凹入部分406中的包裹或掺入有吸水颗粒的环氧树脂构成的散热部形成在包封层103的整个背离基板101的表面中。因此，可以通过设置在封装件背面(在该实施例中为包封层103的背离基板101的表面)中的吸水材料，主动捕捉空气中的水汽，从而当芯片温度升高时，吸附在吸水材料中的水汽蒸发，以协助芯片散热，因此，在不增加半导体封装件体积的情况下，提高了半导体封装件的散热能力。
虽然没有另外说明，但是图6至图8中示出的半导体封装件的散热部的制造方法与参照图3和图5A至图5C所示的制造方法基本相同，本领域技术人员在本发明的教导下能够明白如图6至图8所示的在半导体封装件中设置的散热部的形成方法，因此，在此将不再进行赘述。
因此，根据本发明，通过使用在封装件背面增设的吸水材料，主动捕捉空气中的水汽，在芯片因操作而温度升高的情况下，被捕捉在吸水材料中的水汽蒸发，从而协助芯片散热，使得在不增加半导体封装件体积的情况下，提高了芯片的散热能力。
此外，虽然在前述示例性实施例中仅提到的是在基板上设置有一个芯片，但是本领域技术人员应该明白，可以在基板上设置有多个芯片，并且使包封材料完全或部分地包封这些芯片。在这种情况下，在半导体封装件的背面上设置散热部的方式按照前述参照图3、图6、图7和图8描述的任意一种方式进行设置。
虽然已经参照本发明的示例性实施例具体地示出并描述了本发明，但是本领域普通技术人员将理解，在不脱离如所附权利要求和它们的等同物所限定的本发明的精神和范围的情况下，可以在此做出形式和细节上的各种改变。应当仅仅在描述性的意义上而不是出于限制的目的来考虑实施例。因此，本发明的范围不是由本发明的具体实施方式来限定，而是由权利要求书来限定，该范围内的所有差异将被解释为包括在本发明中。

Claims (10)

1.一种半导体封装件，所述半导体封装件包括：
基板；
至少一个芯片，设置在基板的一个表面上；
包封层，设置在基板的所述一个表面上并包封所述至少一个芯片；
焊球，设置在基板的与所述一个表面相对的另一表面上；以及
至少一个散热部，设置成远离基板，其中，所述至少一个散热部由凹入部分和填充在凹入部分中的包裹有吸水颗粒的环氧树脂构成，从而利用所述至少一个散热部中的吸水颗粒捕捉到的空气中的水汽的蒸发，使芯片在工作时产生的热量消散到半导体封装件的外部，
其中，所述凹入部分形成在芯片和包封层中的至少一个的背离基板的表面上。
2.根据权利要求1所述的半导体封装件，其中，所述至少一个芯片的背离基板的表面被暴露于包封层外部。
3.根据权利要求2所述的半导体封装件，其中，所述至少一个散热部仅设置在所述至少一个芯片的背离基板的表面中。
4.根据权利要求2所述的半导体封装件，其中，所述至少一个散热部设置在所述至少一个芯片的背离基板的表面中和包封层的背离基板的表面中。
5.根据权利要求1所述的半导体封装件，其中，所述至少一个芯片被包封层完全包封而没有暴露于外部环境，
其中，所述至少一个散热部设置在包封层的背离基板的表面中。
6.根据权利要求1所述的半导体封装件，其中，吸水颗粒由聚丙烯酸钠树脂或聚丙烯醇类共聚物制成。
7.根据权利要求1所述的半导体封装件，其中，散热部为按阵列形式布置的多个散热部。
8.根据权利要求1所述的半导体封装件，其中，芯片与基板通过凸块或键合线电连接。
9.一种制造根据权利要求1至8中任一项权利要求所述的半导体封装件的方法，所述方法包括下述步骤：
准备贴装有芯片的基板；
在芯片和包封层中的至少一个的背离基板的表面上形成凹入部分；
利用印刷方法在凹入部分中填充包裹有吸水颗粒的环氧树脂，然后进行加温固化，从而形成具有散热部的半导体封装件。
10.根据权利要求9所述的方法，其中，利用刀片切割或者利用激光切割芯片和包封层中的至少一个的背离基板的表面来执行形成凹入部分的步骤。
CN201410235180.1A 2014-05-29 2014-05-29 半导体封装件及其制造方法 Expired - Fee Related CN104064535B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410235180.1A CN104064535B (zh) 2014-05-29 2014-05-29 半导体封装件及其制造方法
KR1020150001178A KR102287761B1 (ko) 2014-05-29 2015-01-06 방열 부재를 가지는 반도체 패키지
US14/723,834 US9269647B2 (en) 2014-05-29 2015-05-28 Semiconductor package having heat dissipating member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410235180.1A CN104064535B (zh) 2014-05-29 2014-05-29 半导体封装件及其制造方法

Publications (2)

Publication Number Publication Date
CN104064535A CN104064535A (zh) 2014-09-24
CN104064535B true CN104064535B (zh) 2016-08-24

Family

ID=51552182

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410235180.1A Expired - Fee Related CN104064535B (zh) 2014-05-29 2014-05-29 半导体封装件及其制造方法

Country Status (2)

Country Link
KR (1) KR102287761B1 (zh)
CN (1) CN104064535B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10536047B2 (en) * 2016-04-21 2020-01-14 Regal Beloit America, Inc. Electric motor controller for high-moisture applications and method of manufacture
US9960150B2 (en) * 2016-06-13 2018-05-01 Micron Technology, Inc. Semiconductor device assembly with through-mold cooling channel formed in encapsulant
US20210280507A1 (en) * 2020-03-05 2021-09-09 Qualcomm Incorporated Package comprising dummy interconnects
CN112080099A (zh) * 2020-09-21 2020-12-15 合肥福纳科技有限公司 一种qled器件、复合材料及其应用
CN112289759B (zh) * 2020-11-03 2024-04-16 中国兵器工业集团第二一四研究所苏州研发中心 一种大功率ltcc微波组件散热结构及制造工艺
KR20230174805A (ko) * 2022-06-21 2023-12-29 주식회사 비에스테크닉스 열전도 부재가 임베디드된 방열 반도체 패키지 및 그 제조방법 그리고 그 제조에 이용하는 유도 가열 솔더링장치
CN117457600B (zh) * 2023-12-07 2024-05-10 荣耀终端有限公司 一种芯片组件、层叠封装结构及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103104838A (zh) * 2013-01-17 2013-05-15 达亮电子（苏州）有限公司 灯具

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302727A (ja) * 1993-04-15 1994-10-28 Hitachi Ltd 半導体集積回路装置
KR20060006431A (ko) * 2004-07-16 2006-01-19 삼성전자주식회사 열 방출 능력이 개선된 칩 패키지
JP2006102966A (ja) * 2004-09-30 2006-04-20 Seiko Epson Corp プリンタヘッド及びこれを備えた画像形成装置
KR20080048100A (ko) * 2006-11-28 2008-06-02 삼성테크윈 주식회사 방열 홀을 갖는 칩 패키지 및 그 제조방법
KR100883807B1 (ko) * 2007-05-21 2009-02-17 삼성전자주식회사 반도체 소자 패키지 및 그 제조 방법
US7662501B2 (en) * 2008-06-30 2010-02-16 Intel Corporation Transpiration cooling and fuel cell for ultra mobile applications
JP2011222706A (ja) * 2010-04-08 2011-11-04 Canon Inc 半導体パッケージ
KR20130043408A (ko) * 2011-10-20 2013-04-30 삼성전자주식회사 멀티-칩 패키지
KR101376396B1 (ko) * 2012-03-30 2014-03-20 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103104838A (zh) * 2013-01-17 2013-05-15 达亮电子（苏州）有限公司 灯具

Also Published As

Publication number Publication date
KR20150137976A (ko) 2015-12-09
CN104064535A (zh) 2014-09-24
KR102287761B1 (ko) 2021-08-09

Similar Documents

Publication Publication Date Title
CN104064535B (zh) 半导体封装件及其制造方法
US9837396B2 (en) Stacked semiconductor die assemblies with high efficiency thermal paths and associated methods
CN106537588B (zh) 制造具有高效率散热路径的堆叠式半导体裸片组合件的方法
JP6422508B2 (ja) 支持部材を有する積層半導体ダイアセンブリと、関連するシステムおよび方法
CN103811430B (zh) 层叠封装结构及其形成方法
US11222868B2 (en) Thermal transfer structures for semiconductor die assemblies
CN106489202B (zh) 具有高效率散热路径的堆叠式半导体裸片组合件及相关联系统
KR102104919B1 (ko) 반도체 패키지 및 이의 제조방법
TW201503295A (zh) 半導體裝置及其製造方法
CN104458101A (zh) 侧通气压力传感器装置
CN110808233A (zh) 一种用于系统散热的封装结构及其封装工艺
TW202036815A (zh) 具內散熱器的半導體封裝結構及其製法
CN111653532B (zh) 一种高热流密度芯片散热装置及其制作方法
CN104134637B (zh) 用于大功率逻辑芯片PoP封装的散热结构
CN114695307A (zh) 半导体装置组合件和其形成方法
CN104900612B (zh) 一种具有凹陷型散热片底座的封装体堆叠散热结构及其制作方法
CN210607230U (zh) 一种用于系统散热的封装结构
CN208903996U (zh) 功率芯片的封装结构
CN103050454A (zh) 堆迭封装构造
JP2021150396A (ja) 半導体装置
CN101308827A (zh) 散热型半导体封装件
CN111725159A (zh) 一种高散热半导体产品、封装方法及电子产品
CN206250183U (zh) 一种集成电路增强散热型封装结构
CN116093045B (zh) 一种低热阻封装结构及其制备方法和应用
CN107749408A (zh) 一种弹性导热件露出封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160824

Termination date: 20170529

CF01 Termination of patent right due to non-payment of annual fee