JP2011222706A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2011222706A
JP2011222706A JP2010089580A JP2010089580A JP2011222706A JP 2011222706 A JP2011222706 A JP 2011222706A JP 2010089580 A JP2010089580 A JP 2010089580A JP 2010089580 A JP2010089580 A JP 2010089580A JP 2011222706 A JP2011222706 A JP 2011222706A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor package
resin layer
mold resin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010089580A
Other languages
English (en)
Inventor
Susumu Kumakura
晋 熊倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2010089580A priority Critical patent/JP2011222706A/ja
Publication of JP2011222706A publication Critical patent/JP2011222706A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Abstract

【課題】プリント配線板の表面の一部に搭載された半導体チップの周囲をモールド樹脂層で封止し、放熱のための凹凸をモールド樹脂層の表面に有する薄型半導体パッケージにおいて、半導体チップから発生する熱を効率よく放散し、且つはんだリフロー等の熱処理における半導体パッケージの反り量を低減させる手段を提供する。
【解決手段】半導体チップ301上におけるモールド樹脂201層の凹凸の凸部先端から凹部下端までの距離を、半導体チップが搭載されていない領域上におけるモールド樹脂層の凹凸の凸部先端から凹部下端までの距離より短くした。
【選択図】図1

Description

本発明は、半導体パッケージに関し、熱処理工程における半導体パッケージ及び半導体チップの反り量低減、及び半導体チップ動作時に生じる熱を効果的に逃がすために好適な半導体パッケージ構造に関するものである。
従来、半導体チップを基板に実装し、半導体チップの周囲を樹脂層で封止した構造の半導体パッケージが用いられている。近年、半導体チップ内のトランジスタ数の増加や動作周波数の上昇に伴い、半導体チップ動作時に発生する熱が増加しており、熱を効率よく逃がすための手段が注目されている。
半導体チップ動作時に発生する熱を逃がす技術としては、半導体パッケージの表面に放熱板を取り付け、放熱板を介して積極的に空気へ熱を逃がす技術が知られている。(特許文献1参照)
しかしながら、この技術では放熱板を取り付けることで、半導体パッケージのサイズが大きくなってしまう問題があった。この問題を解決しながら半導体パッケージ動作時に発生する熱を逃がす手段としては、半導体パッケージの樹脂層の表面に複数の凹凸を設け、空気との接触面積を増やすことで放熱量を増やす技術が知られている。(特許文献2参照)
特開2001−015675号公報 特開平5−218234号公報
ところが放熱のために半導体パッケージの樹脂層の表面に凹凸を設けると、凹部では樹脂層の厚みが薄く全体として半導体パッケージの剛性が低下してしまう。そして剛性の低下によって、はんだリフロー等の熱処理工程の際に半導体パッケージの反り量が増加してしまう。このような半導体パッケージの反り量の増加は、半導体パッケージをプリント配線板にはんだ接合する際の歩留まり悪化を招くため、避けなくてはならない。
一方で剛性を高めるために樹脂層の部分を厚くすると放熱特性の低下を招き、さらに半導体パッケージの薄型化が困難となってしまう。
以上の様に、半導体パッケージにおいて、半導体パッケージ及び半導体チップの放熱特性を維持しつつこれらの反り量の低減を行う事が困難であった。
本発明は上記課題に鑑み、半導体パッケージ及び半導体チップの放熱特性の確保、半導体パッケージの薄型化、半導体パッケージの反り量の低減を同時に達成し得る半導体パッケージを提供することを目的とする。
上記目的を達成するため、半導体チップと、表面の一部に前記半導体チップを搭載したプリント配線板と、前記半導体チップを封止するように、半導体チップ上及び半導体チップが搭載されていない領域の前記プリント配線板の表面上に形成されたモールド樹脂層とから構成される半導体パッケージにおいて、前記モールド樹脂層の表面には複数の凹凸が形成されており、前記プリント配線板の表面から見た前記凹凸の凸部先端の高さが一定であり、前記半導体チップ上における前記凹凸の凸部先端から凹部下端までの距離が、前記半導体チップが搭載されていない領域上における前記凹凸の凸部先端から凹部下端までの距離より短いことを特徴とする。
本発明によれば、半導体パッケージのサイズを変えること無く、半導体チップ動作時の放熱特性を確保しつつ、熱処理工程における半導体パッケージの反り量を低減することが可能となる。
本発明の第1の実施形態に係る半導体パッケージの断面図。 本発明の第1の実施形態に係る半導体パッケージの上面図。 本発明の第2の実施形態に係る半導体パッケージの断面図。 本発明の第3の実施形態に係る半導体パッケージの断面図。 本発明の第4の実施形態に係る半導体パッケージの断面図。 従来技術を用いて作製した比較例を示す半導体パッケージの断面図。
以下に添付図面を参照して、本発明に係る半導体パッケージの最良な実施形態を詳細に説明する。なお、本発明は以下の記述により限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
(第1の実施形態)
図1及び図2は本発明の第1の実施形態を示す図である。図1は半導体パッケージの断面図であり、図2は本発明に係る半導体パッケージを上から見た図である。図1及び図2において、同一の部材には同一の符号を付している。半導体パッケージ101は、モールド樹脂層201、半導体チップ301、プリント配線板401、はんだ接合部501より構成される。プリント配線板401の一部の表面上に半導体チップ301が実装され、半導体チップ301の周囲をモールド樹脂層201で封止してある。モールド樹脂層201の表面には複数の凹凸が形成されている。またプリント配線板401の半導体チップ301が搭載された面とは反対側の面にはんだ接合部501が設けられている。
半導体パッケージ101の大きさは、例えば縦16.0mm、横16.0mmである。半導体パッケージ101のはんだ接合部501を除いた高さは0.45mmである。
モールド樹脂層201の表面の凹凸は、プリント配線板401の表面から見た時凸部の高さが一定と成るように形成されている。また凸部先端から凹部下端までの距離が、半導体チップ301上の領域より半導体チップ301上以外の領域の方が深くなるように形成されている。
モールド樹脂層201表面の凹凸は、凹凸構造の型に熱硬化性樹脂を流し込み、半導体チップを搭載したプリント基板を重ね、加熱する事で得られる。若しくは光硬化性樹脂を透明な凹凸構造の型に流し込み、プリント基板を重ね、紫外光を照射する事によっても得られる。
モールド樹脂層201の表面に形成されている凸部の幅は0.5mm、凹部の幅は0.5mm、また凹部の深さは半導体チップ301上の領域で0.07mm、それ以外の領域で0.15mmである。モールド樹脂層201の材質はエポキシ系であるが、シリコン系などの別の材質でもよい。
半導体チップ301の大きさは縦11.2mm、横11.2mm、高さ0.1mmである。半導体チップ301は、ボール電極を介してプリント配線版401に接続するフリップチップ形態であるが、ワイヤーボンディングにより半導体チップ301とプリント配線版401が接続する形態でもよい。半導体チップ301の材質はシリコンであるが、ガリウム砒素等別の材質でもよい。半導体チップ301は、複数のチップが厚さ方向に積層されている形態や、複数のチップが平面方向に配置されている形態でもよい。
プリント配線板401の厚さは0.15mmである。プリント配線板401はガラスクロスとエポキシの複合材であるが、セラミック基板等別の基板でもよい。
はんだ接合部501の組成は、Sn−Ag−Cu系であるが、Sn−Bi系などの別の組成であってもよい。
この半導体パッケージ101に熱が加わった場合、プリント配線板401、モールド樹脂層201及び半導体チップ301の各間での線膨張係数の違いによって反りが生じる。本発明に係る半導体パッケージ101においては、プリント配線板401とモールド樹脂層201との線膨張係数の差に対して、プリント配線板401と半導体チップ301の間及び半導体チップ301とモールド樹脂層201の間に大きな線膨張係数の差が在る。このため、半導体チップ301が存在する領域では反り量が大きくなる。また半導体チップ301とプリント配線板401は固着され一体となっており、半導体チップ301とプリント配線板401のどちらかに反りが生じれば、他方もそれに伴い反りが生じる。
よって本発明では半導体チップ301上の樹脂層の凹部における厚さを厚くすることで剛性を高め、反り量を低減させている。そして半導体チップ301が存在しない領域では高い剛性は必要無いため、凹凸構造の溝を深くする事で樹脂層の表面積を大きくし、放熱特性を高めている。
図6に従来技術を用いて作製した比較例を示す。比較例における半導体パッケージ105の大きさは縦16.0mm、横16.0mmである。半導体パッケージ105のはんだ接合部505を除いた高さは、0.45mmである。半導体チップ305の大きさは縦11.2mm、横11.2mm、高さ0.1mmである。プリント配線板405の厚さは、0.15mmである。モールド樹脂層205の表面に形成されている凸部の幅は0.5mm、凹部の幅は0.5mm、また凹部の深さは0.1mmで一様ある。半導体チップ305上の領域におけるモールド樹脂層205の厚さは0.1mmである。
表1は、図1に示す第1の実施形態について、半導体パッケージの反り量と半導体チップの温度をそれぞれシミュレーションし、本発明の効果を検証した結果である。
半導体パッケージの反り量は、有限要素法による弾性解析で求めている。半導体パッケージの反り量は、四角形である半導体パッケージ底面の角における、初期状態の半導体パッケージ底面に垂直な方向の変位量の最大値とした。
半導体パッケージの反り量は、初期温度25度の時点でゼロであるとし、200度まで温度を上昇させたときの値とした。半導体チップのヤング率は170GPa、ポアソン比は0.28、また線膨張係数は3.5ppm/度として計算した。モールド樹脂層のヤング率は23GPa、ポアソン比は0.3、また線膨張係数は11ppm/度として計算した。
Figure 2011222706
その結果、本実施形態の半導体パッケージ101の反り量は31.4マイクロメートルで、比較例の反り量は46.1マイクロメートルであった。これより、本実施形態の半導体パッケージ101の反り量は比較例よりも14.7マイクロメートル小さく、反り量の低減に十分な効果があることが確認できる。
また、半導体チップの温度は、コントロールボリューム法による熱流体解析で求めた。
チップ温度は、半導体チップに一様な2Wの発熱条件を設定し、定常状態になった時の半導体チップの温度とした。半導体パッケージ面に平行に、25度の大気が1.5mm/Sの速度で流れており、半導体パッケージと大気の間で熱交換が行われる。また、半導体パッケージは、縦40.0mm、横40.0mm、高さ1.0mmのプリント配線板の中央に、高さ0.5mmのはんだ接合部を介して接続されている条件とした。
この結果より、本実施形態の半導体チップ301の温度は62.8度で、比較例と同じであり、本実施形態の半導体チップ301から発生する熱を逃がす能力は、比較例と同程度であることが確認できる。
つまり、本実施形態は、はんだリフロー時における半導体パッケージ101の反り量を低減し、同時に半導体チップ301動作時においても、半導体チップ301から生じる熱を逃がす能力を確保しているのである。
さらに本実施形態において、半導体チップ301上の領域におけるモールド樹脂層201の凹部における厚さは、プリント配線板401の厚さと同等か、より大きく設定する事が望ましい。その理由は、半導体チップ301上のモールド樹脂層201の剛性と、半導体チップ301下のプリント配線板401の剛性差が、半導体パッケージ101の反り量に影響しているためである。
また、一般的にモールド樹脂層201のヤング率はプリント配線板401と同等か、より小さいため、同じ厚さの条件ではモールド樹脂層201の剛性の方が低くなるためである。半導体チップ301上の領域におけるモールド樹脂層201の凹部の厚さを、半導体チップ301下のプリント配線板401の厚さと同等か、それ以上とすることで、最大限に半導体パッケージ101の反り量の低減効果を得ることができる。
(第2の実施形態)
図3は、本発明の第2の実施形態を示す半導体パッケージの模式的断面図である。102は半導体パッケージ、202はモールド樹脂層、302は半導体チップ、402はプリント配線板、502ははんだ接合部である。
半導体パッケージ102及び半導体チップ302の大きさ、プリント配線板401の厚さについては第1の実施形態と同様である。モールド樹脂層202、半導体チップ302、プリント配線板402、はんだ接合部502の材質についても第1の実施形態と同様である。
モールド樹脂層202の表面に形成されている凹部の幅は0.5mm、凸部の幅は0.5mmである。半導体チップ302上の領域における凹部の深さは、半導体チップ302の中心で最も深く0.07mmであり、半導体チップ302外周に向かって徐々に浅くなり、半導体チップ302外周部で0.03mmである。半導体チップ302上の領域以外では0.15mmである。
半導体チップ302上の領域における凹部の深さが、半導体チップ302の中心から外周に向かって徐々に浅くなることにより、半導体チップ302上のモールド樹脂層202の剛性は、半導体チップ302の中心側より外周側が強くなる。
はんだリフロー中の半導体チップ302の反り量は、半導体チップ302の変形中心より遠い領域で大きくなるため、本実施形態の様に半導体チップ302上において中心から遠い領域の凹部におけるモールド樹脂層202の厚さを厚くする事で、効率的に半導体チップ302の反り量を低減する事が出来る。
表2は、図3に示す実施形態について、半導体パッケージの反り量をシミュレーションし、本発明の効果を検証した結果である。シミュレーションの条件は第1の実施形態と同じである。
Figure 2011222706
この結果、本実施形態の半導体パッケージ102の反り量は、第1の実施形態よりも3.2マイクロメートル小さく、第1の実施形態に対してさらに10%の反り量の低減を実現できることが確認できる。また半導体チップ302動作時の温度については第1の実施形態の実験結果と同様であった。
よって、本実施形態を用いることではんだリフロー時の半導体パッケージ103の反り量を更に低減し、かつ第1の実施形態と同等の放熱特性を保持することが可能となる。
(第3の実施形態)
図4は、本発明の第3の実施形態を示す半導体パッケージの模式的断面図であり、103は半導体パッケージ、203はモールド樹脂層、303は半導体チップ、403はプリント配線板、503ははんだ接合部である。
半導体パッケージ103及び半導体チップ303の大きさ、プリント配線板403の厚さについては第1の実施形態と同様である。モールド樹脂層203、半導体チップ303、プリント配線板403、はんだ接合部503の材質についても第1の実施形態と同様である。
モールド樹脂層203の表面に形成されている凹部の幅は0.5mm、凸部の幅は0.5mm、凹部の深さは半導体チップ303上の領域で0.07mm、それ以外の領域で0.25mmである。モールド樹脂層203の表面に形成されている、半導体チップ303上の領域以外における凹部の深さは0.25mmであり、第1の実施形態における同凹部の深さ0.15mmよりも大きい。
これにより、半導体チップ303と、モールド樹脂層203の表面に形成されている半導体チップ303上の領域以外における凹部との距離が、第1の実施形態よりも近くなる。そのために、半導体チップ303で発生した熱は、よりモールド樹脂層203の表面に到達しやすくなり、放熱効果が増す。
また、半導体チップ303上の領域以外における凹部の深さが第1の実施形態における同凹部の深さより大きいため、モールド樹脂層203と周囲の空気が接する面積をより大きく確保することができる。これにより半導体チップ303で生じた熱をより効率的に逃がすことが可能となる。
(第4の実施形態)
図5は、本発明の第4の実施形態を示す半導体パッケージの模式的断面図であり、104は半導体パッケージ、204はモールド樹脂層、304は半導体チップ、404はプリント配線板、504ははんだ接合部である。
半導体パッケージ104及び半導体チップ304の大きさ、プリント配線板404の厚さについては実施形態1と同様である。またモールド樹脂層の表面の凹凸の構造も第1の実施形態と同様である。モールド樹脂層204、半導体チップ304、プリント配線板404、はんだ接合部504の材質についても第1の実施形態と同様である。
モールド樹脂層204に形成された凹凸の、凸部の上面および凹部の底面の表面には、蒸着により厚さ1マイクロメートルの銅の薄膜が形成されているが、薄膜の形成方法は他の方法、例えばスパッタでもよく、薄膜の材質は他の材質、例えばアルミニウムやクロムでもよい。
ここで、モールド樹脂層の熱伝導率は0.3W/(m・K)、銅は380W/(m・K)である。モールド樹脂層の千倍以上の熱伝導率である銅の薄膜を凹凸表面に形成することによって、モールド樹脂層204の半導体チップ304上の領域に熱が集中することなく、薄膜を伝ってモールド樹脂層204の上面全体に熱がすばやく広がる。そして、モールド樹脂層204と空気の接触面積がより大きい、半導体パッケージ外周部まで熱が広がるため、より一層放熱能力が高くなる利点がある。
また、銅の薄膜は、凸部の上面および凹部の底面のみならず、凸部の側面の表面に形成されているとさらに放熱能力が高まるため、望ましい。
表3は、図5に示す実施形態について、半導体パッケージの温度をシミュレーションし、本発明の効果を検証した結果である。
Figure 2011222706
半導体チップの温度は、コントロールボリューム法による熱流体解析で求めた。半導体チップの温度は、半導体チップに一様な2Wの発熱条件を設定し、無限に時間が経過した状態(定常状態)のチップ温度とした。
半導体パッケージ面に平行に、25度の大気が1.5m/sの速度で流れており、半導体パッケージと大気の間で熱交換が行われる。
また、半導体パッケージは、縦40.0ミリメートル、横40.0ミリメートル、高さ1.0ミリメートルのプリント配線板の中央に、高さ0.5mmのはんだ接合部を介して接続されている条件とした。
モールド樹脂層の凹部の上面、および凹部の底面には、厚さ1マイクロメートルの銅の薄膜が形成されている。ここでモールド樹脂層の熱伝導率は0.3W/(m・K)、銅は380W/(m・K)として解析を行っている。
この条件でシミュレーションした結果、本実施形態の半導体チップ304の温度は61.7度で、実施形態1よりも1.1度低くなった。
この結果より、同等の放熱能力を得るためには、本実施形態の半導体チップ304上の領域におけるモールド樹脂層204の凹部の深さを、第1の実施形態よりも小さくできる。そして、本実施形態の半導体チップ304上の領域におけるモールド樹脂層204の剛性は、第1の実施形態よりも大きくなり、本実施形態はより大きい反り量の低減効果を得ることができる。
また、ここで銅の薄膜を、凸部の上面および凹部の底面のみならず、凸部の側面の表面にも形成することで、さらに本実施形態の反り量の低減効果は大きくなる。
101 本発明の第1の実施形態に係る半導体パッケージ
201 モールド樹脂層
301 半導体チップ
401 プリント配線板
501 ボール電極

Claims (4)

  1. 半導体チップと、表面の一部に前記半導体チップを搭載したプリント配線板と、前記半導体チップを封止するように、半導体チップ上及び半導体チップが搭載されていない領域の前記プリント配線板の表面上に形成されたモールド樹脂層とから構成される半導体パッケージにおいて、
    前記モールド樹脂層の表面には複数の凹凸が形成されており、
    前記プリント配線板の表面から見た前記凹凸の凸部先端の高さが一定であり、
    前記半導体チップ上における前記凹凸の凸部先端から凹部下端までの距離が、前記半導体チップが搭載されていない領域上における前記凹凸の凸部先端から凹部下端までの距離より短いことを特徴とする半導体パッケージ。
  2. 前記半導体チップ上における前記凹凸に関し、前記半導体チップの表面から前記凹凸の凹部下端までの距離が、前記プリント配線板の厚さよりも大きいことを特徴とする請求項1に記載の半導体パッケージ。
  3. 前記半導体チップ上における前記凹凸の凸部先端から凹部下端までの距離が、前記半導体チップの外周から中心に向かって大きくなっていることを特徴とする、請求項1または2に記載の半導体パッケージ。
  4. 前記凹凸の少なくとも凹部の底面及び凸部の上面が、前記モールド樹脂層よりも熱伝導性の高い物質により被覆されていることを特徴とする、請求項1乃至3のいずれか1項に記載の半導体パッケージ。
JP2010089580A 2010-04-08 2010-04-08 半導体パッケージ Pending JP2011222706A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010089580A JP2011222706A (ja) 2010-04-08 2010-04-08 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010089580A JP2011222706A (ja) 2010-04-08 2010-04-08 半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2011222706A true JP2011222706A (ja) 2011-11-04

Family

ID=45039311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010089580A Pending JP2011222706A (ja) 2010-04-08 2010-04-08 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP2011222706A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013207223A (ja) * 2012-03-29 2013-10-07 Ibiden Co Ltd 電子部品及びその製造方法
CN104465545A (zh) * 2014-11-14 2015-03-25 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法
WO2015111242A1 (ja) * 2014-01-21 2015-07-30 富士通株式会社 放熱部品、放熱部品の製造方法、電子装置、電子装置の製造方法、一体型モジュール、情報処理システム
KR20150137976A (ko) * 2014-05-29 2015-12-09 삼성전자주식회사 방열 부재를 가지는 반도체 패키지
WO2016006089A1 (ja) * 2014-07-10 2016-01-14 富士通株式会社 放熱部品、放熱部品の製造方法、電子装置、電子装置の製造方法、一体型モジュール、情報処理システム
WO2017104169A1 (ja) * 2015-12-18 2017-06-22 Towa株式会社 電子部品およびその製造方法ならびに電子部品製造装置
CN107564869A (zh) * 2017-08-28 2018-01-09 华进半导体封装先导技术研发中心有限公司 一种扇出封装结构及其制造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013207223A (ja) * 2012-03-29 2013-10-07 Ibiden Co Ltd 電子部品及びその製造方法
WO2015111242A1 (ja) * 2014-01-21 2015-07-30 富士通株式会社 放熱部品、放熱部品の製造方法、電子装置、電子装置の製造方法、一体型モジュール、情報処理システム
JPWO2015111242A1 (ja) * 2014-01-21 2017-03-23 富士通株式会社 放熱部品、放熱部品の製造方法、電子装置、電子装置の製造方法、一体型モジュール、情報処理システム
US10537044B2 (en) 2014-01-21 2020-01-14 Fujitsu Limited Heat dissipating component, manufacturing method for heat dissipating component, electronic device, manufacturing method for electronic device, integrated module, and information processing system
KR20150137976A (ko) * 2014-05-29 2015-12-09 삼성전자주식회사 방열 부재를 가지는 반도체 패키지
KR102287761B1 (ko) * 2014-05-29 2021-08-09 삼성전자주식회사 방열 부재를 가지는 반도체 패키지
WO2016006089A1 (ja) * 2014-07-10 2016-01-14 富士通株式会社 放熱部品、放熱部品の製造方法、電子装置、電子装置の製造方法、一体型モジュール、情報処理システム
JPWO2016006089A1 (ja) * 2014-07-10 2017-06-15 富士通株式会社 放熱部品、放熱部品の製造方法、電子装置、電子装置の製造方法、一体型モジュール、情報処理システム
CN104465545A (zh) * 2014-11-14 2015-03-25 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法
WO2017104169A1 (ja) * 2015-12-18 2017-06-22 Towa株式会社 電子部品およびその製造方法ならびに電子部品製造装置
CN107564869A (zh) * 2017-08-28 2018-01-09 华进半导体封装先导技术研发中心有限公司 一种扇出封装结构及其制造方法

Similar Documents

Publication Publication Date Title
JP6421050B2 (ja) 半導体装置
JP2011222706A (ja) 半導体パッケージ
KR101827186B1 (ko) 반도체 모듈 및 인버터 장치
US10978371B2 (en) Semiconductor device and method for manufacturing semiconductor device
WO2013091441A1 (zh) 一种PoP封装结构
US20120188721A1 (en) Non-metal stiffener ring for fcbga
JP5642808B2 (ja) 金属接合セラミック基板
JP2010062203A (ja) 放熱基板ユニット
WO2015022994A1 (ja) 放熱回路基板及び電子デバイス
JP2016146450A (ja) 電子装置
JP5381175B2 (ja) 半導体装置及び半導体装置の製造方法
JP6406996B2 (ja) 半導体装置
JP2018085495A (ja) 発光素子用基板、発光素子モジュールおよび発光装置
TW200810050A (en) Package structure and heat sink module thereof
TW202021068A (zh) 電子封裝件及其製法與散熱件
JP5987634B2 (ja) パワー半導体モジュール
JP5278011B2 (ja) 半導体の冷却構造及びその製造方法
KR102564818B1 (ko) 파워모듈 및 그 제조방법
KR100984857B1 (ko) 메모리 모듈 및 그의 제조방법
JP2019047094A (ja) 半導体装置
WO2015097982A1 (ja) 半導体装置
KR20230126876A (ko) 세라믹 기판 유닛 및 그 제조방법
TW201545237A (zh) 半導體封裝方法及配置於半導體封裝設備中的加熱治具
KR20230119336A (ko) 세라믹 기판 유닛 및 그 제조방법
KR20230126878A (ko) 세라믹 기판 유닛 및 그 제조방법