JP6421050B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6421050B2
JP6421050B2 JP2015023153A JP2015023153A JP6421050B2 JP 6421050 B2 JP6421050 B2 JP 6421050B2 JP 2015023153 A JP2015023153 A JP 2015023153A JP 2015023153 A JP2015023153 A JP 2015023153A JP 6421050 B2 JP6421050 B2 JP 6421050B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
heat sink
semiconductor chip
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015023153A
Other languages
English (en)
Other versions
JP2016146427A (ja
Inventor
正雄 廣部
正雄 廣部
Original Assignee
株式会社ジェイデバイス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジェイデバイス filed Critical 株式会社ジェイデバイス
Priority to JP2015023153A priority Critical patent/JP6421050B2/ja
Priority to CN202010330026.8A priority patent/CN111446217B/zh
Priority to CN201610068904.7A priority patent/CN105870080B/zh
Priority to TW112105352A priority patent/TW202329358A/zh
Priority to TW105103225A priority patent/TWI709205B/zh
Priority to TW109133883A priority patent/TWI795677B/zh
Priority to KR1020160012701A priority patent/KR102490814B1/ko
Priority to US15/018,563 priority patent/US20160233141A1/en
Publication of JP2016146427A publication Critical patent/JP2016146427A/ja
Application granted granted Critical
Publication of JP6421050B2 publication Critical patent/JP6421050B2/ja
Priority to US16/592,213 priority patent/US11488886B2/en
Priority to US17/977,957 priority patent/US20230111868A1/en
Priority to KR1020230006210A priority patent/KR102608133B1/ko
Priority to KR1020230165240A priority patent/KR20230169877A/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/291 - H01L2224/29191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/059—Being combinations of any of the materials from the groups H01L2924/042 - H01L2924/0584, e.g. oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

本発明は、半導体装置に関し、特に低応力放熱板を有するフリップチップボンディング（ＦＣＢ）パッケージにおける技術に関する。
半導体デバイスの高速化やＩ／Ｏ数の増大に伴い、半導体デバイスからの発熱量も増大している。そのため、半導体チップ上に放熱板を接着する半導体パッケージが知られている。また、高速デバイスの低ノイズ化を目的として、放熱板をパッケージ基板のグランドに接続し、グランドを安定させることが知られている。
例えば、放熱性を向上させるために、半導体チップを埋め込む封止部材の内部に放熱部材を埋め込んだ半導体装置が開示されている（例えば、特許文献１参照）。特許文献１で開示される半導体装置によれば、放熱部材の表面積を適切なものとすれば、半導体装置の放熱性を向上させ、熱抵抗の低減を図ることが可能となることが示されている。
特開２０１２−３３５５９号公報
しかしながら、放熱性を向上させるために設けた放熱板が、熱膨張又は熱収縮に伴う応力により剥離するという問題が発生することがありうる。
本発明は、放熱板が熱膨張及び熱収縮に伴う応力により剥離する問題を解決することを、目的の一つとする。
本発明の一実施形態に係る半導体装置は、表面が絶縁材料の基板と、前記基板上にフリップチップ接続された半導体チップと、熱界面材料を介して前記半導体チップに接着され、前記基板に前記半導体チップの外側で固定された放熱板とを有し、前記放熱板は、前記半導体チップと接着した部分と前記基板と固定した部分との間に、前記基板に向かって突出し導電性樹脂により前記基板に接着される突起部を有し、前記放熱板は、薄肉部を有することを特徴とする。
前記薄肉部は、前記放熱板の前記基板側の面に設けられた凹溝で薄肉化されていてもよい。
また、前記薄肉部は、前記凹溝を２つ以上含んでもよい。
また、前記放熱板は、前記突起部が前記半導体チップの周囲に突出するように設けられ、前記薄肉部は前記突起部の内側又は外側に配置されてもよい。
また、前記薄肉部は、前記放熱板の前記基板側の面に設けられた有底孔又は貫通孔を含んでもよい。
また、前記放熱板は、Ｃｕ、Ａｌ又はＡｌＳｉＣｕセラミックからなってもよい。
本発明の第１実施形態に係る半導体装置の概略図である。 本発明の第１実施形態に係る半導体装置の断面図である。 本発明の第１実施形態に係る半導体装置の放熱板の、平面図及び断面図である。 本発明の第２実施形態に係る半導体装置の放熱板の、平面図及び断面図である。 本発明の第３実施形態に係る半導体装置の放熱板の、平面図及び断面図である。 本発明の第４実施形態に係る半導体装置の放熱板の、平面図及び断面図である。 本発明の第５実施形態に係る半導体装置の放熱板の、平面図及び断面図である。 比較例に係る半導体装置の断面図である。 比較例に係る半導体装置の断面図である。 本発明の第１実施形態に係る半導体装置の断面図である。
以下、図面を参照して本発明に係る半導体装置について説明する。ただし、本発明に係る半導体装置は多くの異なる態様で実施することが可能であり、以下に示す実施形態の記載内容に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
＜実施形態１＞
図１乃至図３を用いて、実施形態１に係る半導体装置の構成を説明する。
［半導体装置の全体構成］
図１は、本発明の第１実施形態に係る半導体装置１００の全体構成を示す概略図である。半導体装置１００は、基板１０上に半導体チップ３０が配置され、基板１０及び半導体チップ３０上に放熱板２０が配置される。基板１０と放熱板２０は対向して配置され、両者の面積は概ね一致しており、半導体装置１００は略立方体の形状を有する。
［半導体装置の断面図］
図２は、本発明の第１実施形態に係る半導体装置１００において、図１のＩ−Ｉ’線における断面図を示したものである。
基板１０はパッケージ基板（支持基板）であり、ポリイミドやエポキシ樹脂等の有機材料が用いられた有機基板である。基板１０は、多層構造のビルドアップ基板であってもよい。基板１０の放熱板２０と対向する面には、半導体チップ３０や、突起部２２と電気的に接続するための電極が設けられる。その他の基板１０の表面にも、半導体チップ３０以外の素子、あるいは外部のデバイスや基板等と、電気的に接続するための電極が適宜配置されてもよい。基板１０の表面は、基板１０を構成する有機材料と、基板１０に塗布されるエポキシ系の樹脂コート剤や、熱硬化性のエポキシ系絶縁フィルム等によって、これらの電極を除き、全体として絶縁材料で構成されている。
基板１０上には、導電性のバンプ４９を介して半導体チップ３０がフリップチップ接続され配置される。バンプ４９としては、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、及びはんだ等を使用することができる。半導体チップ３０は、ＩＣチップやＬＳＩチップ等の半導体素子である。半導体チップ３０としては、シリコン（Ｓｉ）を主な材料とした半導体素子が用いられるが、シリコンカーバイト（ＳｉＣ）や窒化ガリウム（ＧａＮ）等を主な材料とする半導体素子であってもよい。なお、第１実施形態では１個の半導体素子が基板上に配置された例を示したが、複数の半導体が基板上に並んで配置されてもよいし、複数の半導体が積層されてもよい。
基板１０と半導体チップ３０の間には、半導体チップ３０を固定するためのアンダーフィル４５が配置される。アンダーフィル４５としては、エポキシ樹脂、シネートエステル樹脂、アクリル樹脂、ポリイミド樹脂、シリコーン樹脂等を使用することができる。
半導体チップ３０上には、熱界面材料４７を介して放熱板２０が配置される。熱界面材料４７には、既知の熱伝導材料（ＴＩＭ）が用いられ、例えば、放熱シート、グラファイト、熱伝導グリース等であってもよい。熱界面材料４７は、半導体チップ３０の発熱を効率よく放熱板２０に伝熱するために、熱伝導性が高く、接着性の良い材料が用いられる。また、放熱板２０は、銅（Ｃｕ）、アルミニウム（Ａｌ）、ＡｌＳｉＣｕセラミック等が用いられてもよい。
放熱板２０の外周付近には、基板１０に向かって突出した固定部２８を有する。放熱板２０の固定部２８と、基板１０は、接着剤４１によって固定される。なお、接着剤４１は絶縁性であってもよいし、導電性であってもよい。後で説明する突起部２２と薄肉部２６を捨象すると、放熱板２０はその外周付近に基板１０に向かって突出した固定部２８を有するので、蓋状の形状を有する。基板１０の側面と、放熱板２０の側面は、略同一平面上に配置されるよう形成されているが、放熱板２０の側面が基板１０の側面よりも半導体装置１００の中心方向にあってもよいし、逆に放熱板２０の側面が基板１０の側面よりも半導体装置１００の中心から遠い方向にあってもよい。
放熱板２０は、上述した固定部２８とは別に、対向する基板１０の方向に突出した突起部２２が配置される。突起部２２は、半導体チップ３０と接着される部分と、固定部２８との間に配置される。突起部２２は、導電性接着剤４３を介して、基板１０に接着される。基板１０の突起部２２と接着される部分は、基板１０のグランドと電気的に接続された電極が配置されている。すなわち、突起部２２は、基板１０のグランドと電気的に接続され、基板１０のグランドを安定化させるために配置されたものである。なお、グランド安定化の観点からすると、突起部２２は半導体チップ３０により近い位置に配置されることが望ましい。
本発明の第１実施形態に係る半導体装置１００の放熱板２０には、半導体チップ３０との接着部分と、突起部２２との間に、薄肉部２６が配置される。より具体的には、放熱板２０の基板１０に対向する面には、半導体チップ３０との接着部分と、突起部２２との間に、凹状の溝２４が形成される。放熱板２０において、固定部２８と突起部２２を捨象した場合、放熱板２０は一定の厚さを有するが、溝２４が配置されている部分はその周辺よりも厚さが薄くなっているので、薄肉部２６が形成される。なお、放熱板２０の固定部２８、突起部２２、溝２４等は、エッチングによって形成される。
［放熱板２０の平面構成］
図３は、本発明の第１実施形態に係る半導体装置の放熱板２０の、平面図（Ａ）と断面図（Ｂ）を示したものである。点線で囲んだ矩形の領域３０’は、放熱板２０と半導体チップ３０（図示せず）が接着される位置を示している。半導体チップ３０が接着される領域を囲むように、矩形状に突起部２２が配置される。さらに、放熱板２０の外周部には、基板１０（図示せず）と接着し固定される固定部２８が配置される。第１実施形態では、半導体チップ３０が接着される領域と、突起部２２が形成される部分との間に、溝２４（薄肉部２６）が配置される。溝２４（薄肉部２６）も突起部２２と同様に、半導体チップ３０の接着領域を囲むように矩形状に形成される。
［放熱板と基板との接着部が剥がれる問題を解決する仕組みの説明］
半導体装置１００を構成する基板１０と半導体チップ３０は、それぞれ有機基板とシリコンを主な材料としている。基板１０の熱膨張係数は約１５ｐｐｍであり、半導体チップ３０の熱膨張係数は約３．４ｐｐｍである。このように、基板１０の熱膨張係数の値は半導体チップ３０の熱膨張係数の値よりも大きい。このため、温度サイクル試験の低温時（例えば−５５℃）には、基板１０の収縮量が大きいため、半導体装置１００は全体的に上面（図２の上側。放熱板２０が配置されている面）に向かって凸反りとなる。ここで、基板１０と放熱板２０とは、外周付近で接着剤４１と強固に接着し固定されている。また、放熱板２０と半導体チップ３０とは、熱界面材料４７によって強固に接着し固定されている。このように、放熱板２０と基板１０及び半導体チップ３０は強固に接着され固定されているので、温度サイクル試験の低温時に、放熱板２０には反り方向に応力が加わる。
本発明の第１実施形態に係る半導体装置１００の放熱板２０は、半導体チップ３０と接着した部分と、基板１０と固定される固定部２８との間に、溝２４を有する。この溝２４によって放熱板２０に薄肉部２６が形成される。放熱板２０に薄肉部２６を設けることによって、熱による歪みを緩和することができる。別言すれば、放熱板２０の薄肉部２６はその周囲と比較して剛性が低下する。このように、放熱板２０に剛性が低下する部分を形成することによって、放熱板２０の熱応力を緩和することができる。例えば、放熱板２０に薄肉部２６が含まれることにより、温度サイクル試験における低温時における半導体装置１００の反りを低減することができる。そのため、半導体装置１００の反り挙動によって生じる、突起部２２と基板１０との接着部での応力が低減され、該接着部での剥離が生じ難くなる。
＜第２実施形態＞
本発明の第２実施形態に係る半導体装置の概要について、図４を参照しながら説明する。
図４は、第２実施形態に係る半導体装置の放熱板２０の、平面図及び断面図を示したものである。第２実施形態では、放熱板２０に溝２４ａと溝２４ｂの２本の溝が配置され、薄肉部２６が形成されることを特徴とする。溝２４ａ及び溝２４ｂは、半導体チップ３０と接着される領域３０’と突起部２２との間に形成される。溝２４ａは、第１実施形態の溝２４と同様に、突起部２２が配置される位置に隣接して形成される。また、溝２４ａの平面上の形状も、第１実施形態の溝２４と同様に矩形状に形成される。溝２４ｂは、溝２４ａと半導体チップ３０と接着される領域３０’との間に形成される。平面上の形状は、溝２４ａと同様に矩形状に形成される。
第２実施形態では、半導体チップ３０と接着される領域３０’と突起部２２との間に、溝２４ａと溝２４ｂの２本の溝が配置されるので、第１実施形態と比較してさらに薄肉部２６の剛性が下がり、応力を緩和することが可能となる。
＜第３実施形態＞
本発明の第３実施形態に係る半導体装置の概要について、図５を参照しながら説明する。
図５は、第３実施形態に係る半導体装置の放熱板２０の、平面図及び断面図を示したものである。第３実施形態では、放熱板２０に凹状の穴（有底孔）２４ｃが配置され、薄肉部２６を形成することを特徴とする。穴２４ｃは、半導体チップ３０と接着される領域３０’と突起部２２との間に形成される。図４（Ａ）を参照すると、複数の穴２４ｃが突起部２２に沿って一定の間隔を保ちながら矩形状に配置されていることがわかる。さらに、これらの穴２４ｃが配置された領域の内側に沿って、複数の穴２４ｃが一定の間隔を保って矩形状に配置される。
このように、第３実施形態では、第１実施形態のように放熱板２０に溝２４は形成されないが、放熱板２０に複数の凹状の穴２４ｃが配置され、薄肉部２６が形成されるので、第１実施形態と同様に半導体装置１００の反り挙動によって生じる、突起部２２と基板１０との接着部での応力を低減させることができる。
＜第４実施形態＞
本発明の第４実施形態に係る半導体装置の概要について、図６を参照しながら説明する。
図６は、第４実施形態に係る半導体装置の放熱板２０の、平面図及び断面図を示したものである。第４実施形態では、放熱板２０に、基板１０と対向する面から、半導体装置の外側となる面にかけて貫通する、貫通孔２４ｄが配置されることを特徴とする。なお、本明細書では、貫通孔２４ｄが配置されることによって放熱板２０の厚さが無い部分に関しても、薄肉部２６として説明する。貫通孔２４ｄは、第３実施形態で示した凹状の穴２４ｃが配置される位置と同じ位置に配置される。
第４実施形態では、放熱板２０の複数の貫通孔２４ｄが配置された部分の周囲は、剛性が低下する。このため、第１実施形態と同様に、半導体装置１００の反り挙動によって生じる、突起部２２と基板１０との接着部での応力を低減させることができる。
＜第５実施形態＞
本発明の第５実施形態に係る半導体装置の概要について、図７を参照しながら説明する。
図７は、第５実施形態に係る半導体装置の放熱板２０の、平面図及び断面図を示したものである。第５実施形態では、第１実施形態と異なり、溝２４ｅが突起部２２の外側に接して配置され、薄肉部２６を形成することを特徴とする。溝２４ｅが突起部２２の外側に配置されていても、溝２４が突起部２２の内側に配置される第１実施形態と同様に、突起部２２と基板１０との接着部での応力を低減させることができる。
＜その他の実施形態＞
以上、本発明の第１実施形態乃至第５実施形態を図１乃至図７を参照しつつ説明したが、本発明は上記の実施形態に限られたものではない。本発明は、上述した各実施形態を、要旨を逸脱しない範囲で適宜変更し、あるいは各実施形態を組み合わせることによって、実施することが可能である。
例えば、第１実施形態において、溝２４は矩形状に連続して配置した例を示したが、溝２４は断続的に形成されてもよい。また、矩形状に形成された突起部２２の各辺に並行して溝を形成し、角にあたる部分には凹状の穴又は貫通孔を形成してもよい。また、第１実施形態と第５実施形態を組み合わせ、突起部２２の配置された位置の内側と外側に溝２４及び溝２４ｅを形成してもよい。また、溝２４等は凹状に形成された例を示したが、半円、三角等、他の形状であってもよい。また、溝２４等によって形成される薄肉部２６は、放熱板２０と半導体チップ３０と接着される部分と、放熱板２０と基板１０が接着し固定される固定部２８との間に形成されればよい。ただし、突起部２２と基板１０との接着部での応力を低減させるという観点からは、薄肉部２６を突起部２２に近い位置に形成することが好ましい。
さらに、第１実施形態〜第３実施形態及び第５実施形態では、溝２４等が放熱板２０の基板１０に対向する面に配置された実施形態を説明したが、本発明の実施形態はこれに限られない。放熱板２０の基板１０に対向する面と反対の面、すなわち、半導体装置１００の外部に露出する面に、溝や凹状の穴が形成されてもよい。
＜シミュレーション＞
以下、実施例に係る半導体装置と、比較例に係る半導体装置について、応力シミュレーションの結果を示す。
［比較例の構成］
図８は、比較例に係る半導体装置７００の断面図を示したものである。半導体装置７００は、ガラスセラミック基板７１０を有する。ガラスセラミック基板は、信号の伝送損が小さいので、高速デバイスの半導体パッケージによく採用される。ガラスセラミック基板７１０上に半導体チップ７３０がフリップチップ接続され、半導体チップ７３０の上面に熱界面材料７４７を介して蓋上の放熱板７２０が接着される。放熱板７２０はガラスセラミック基板７１０の外周部で接着し固定される。
放熱板７２０は、半導体チップ７３０と接着される領域の外側に、ガラスセラミック基板７１０側に突出する突起部７２２を有する。突起部７２２は導電性接着剤７４３を介して、ガラスセラミック基板７１０に接着され、ガラスセラミック基板７１０のグランドと電気的に接続される。
半導体装置７００の主な構成要素の材料としては、蓋状の放熱板７２０は銅、半導体チップ７３０はシリコン、ガラスセラミック基板７１０はガラスセラミックが用いられる。ここで、これらの構成要素の材料の熱膨張係数は、銅が約１５ｐｐｍ、シリコンが約３．４ｐｐｍ、ガラスセラミックが約９．５ｐｐｍである。そのため、半導体装置７００の製造工程における温度サイクル試験の低温時（例えば−５５℃）において、各構成要素の熱膨張係数のミスマッチにより、半導体装置７００は図８の上方に向かって凸反りになる。ただし、ガラスセラミック基板７１０の場合、反り挙動は比較的小さく抑えられ、各構成要素間の接着部の剥離等の問題は殆ど生じない。
近年、ビルドアップ基板等の有機基板においても、高速デバイスに対応可能な基板が開発されている。有機基板はガラスセラミック基板よりも安価であることから、高速デバイスのパッケージ基板として採用される機会が増えている。図９に、比較例に係る半導体装置８００の断面図を示す。図９の半導体装置８００は図８で示した半導体装置７００と構造を同じくするが、パッケージ基板として有機基板８１０が用いられている点が異なる。
半導体装置８００の主な構成要素の材料として、蓋状の放熱板８２０は銅、半導体チップ８３０はシリコン、有機基板８１０は有機基板である。そして、これらの構成要素の材料の熱膨張係数は、銅が約１５ｐｐｍ、シリコンが約３．４ｐｐｍ、有機基板が約１５ｐｐｍである。したがって、図８のガラスセラミック基板７１０と図９の有機基板８１０の熱膨張係数を比較すると、有機基板８１０の熱膨張係数の方が大きい。パッケージ基板として有機基板８１０を用いた半導体装置でも、温度サイクル試験の低温時（例えば−５５℃）において、半導体装置８００は図９の上方に向かって凸反りになる。このとき、有機基板８１０は反り挙動は、図８で示したガラスセラミック基板７１０の反り挙動よりも大きいので、各構成要素の接着部の剥離が生じることがある。特に、放熱板８２０の突起部８２２と、有機基板８１０との接着部に応力が加わることによって剥離が生じる場合があり、グランド電位の安定化を保持することが困難になるという課題がある。
［実施例］
図１０は、本発明の一実施例に係る半導体装置の断面図を示したものである。図１０で示す半導体装置は、第１実施形態で説明した半導体装置と同様の構造を有している。ここでは、放熱板２０を正方形として、一辺の長さａを２６．５ｍｍとし、厚さｂを０．５ｍｍ、溝２４の幅ｃを４ｍｍ、溝２４の深さｄを０．３ｍｍ、突起部２２の長さｅを０．３ｍｍ、突起部２２の平面方向の厚さｆを０．５ｍｍ、固定部２８の長さｇを０．７ｍｍ、固定部２８の平面方向の厚さｈを２ｍｍ、半導体チップ３０を挟んだ２つの突起部２２の間隔ｉを１６ｍｍとした。また、半導体チップ３０は正方形として、一辺の長さｊは１１ｍｍとし、正方形の基板１０及び放熱板２０の中央に配置した。また、基板１０の一辺の長さｋは２７ｍｍとし、厚さｍは０．９９ｍｍとした。なお、薄肉部２６の幅は４ｍｍ、厚さは０．３ｍｍとなる。
一方、比較例に係る半導体装置は、図１０において溝２４（薄肉部２６）を有しないこととし、その他は同じ構成をとるものとする。温度サイクル試験時（−５５℃〜１２５℃）における、突起部２２と基板１０との接続部分（グランド接続部とする）における最大応力時の温度と応力を、表１に示す。
溝２４を有しない比較例に係る半導体装置においては、グランド接続部の最大応力は３．７５Ｍｐａであった。一方、溝２４を有する（すなわち薄肉部２６を有する）実施例のグランド接続部の最大応力は３．５２Ｍｐａであった。したがって、シミュレーションによると、実施例の方が比較例よりも、−５５℃におけるグランド接続部にかかる応力を低減できていることがわかる。
＜実験結果＞
次に、上記シミュレーションにおいて設定した寸法と同じ構造を有する、実施例に係る半導体装置と比較例に係る半導体装置について、温度サイクル試験（−５５℃〜１２５℃）を行った実験結果を表２に示す。表２の数値は、温度サイクル試験に投入した半導体装置の数を分母とし、半導体装置の導通確認がＮＧだったものを分子としている。なお、半導体装置の導通確認がＮＧとなることは、放熱板２０の突起部２２と、基板１０との接着部分の一部又は全部が剥離することが原因と考えられる。
表２を参照すると、溝２４を有しない比較例に係る半導体装置の場合、８００サイクルにおける導通確認は全て問題なかったが、１０００サイクルでは３０個中６個がＮＧとなり、１２００サイクルでは２２個中１３個がＮＧとなり、１５００サイクルでは７個中４個がＮＧとなった。一方、溝２４を有する（薄肉部２６を有する）実施例に係る半導体装置においては、８００サイクル、１０００サイクル、１２００サイクルの各試験において、それぞれ３０個、３０個、２８個の半導体装置を試験に投入したが、ＮＧとなったものは無かった。１５００サイクルのとき、２６個中３個がＮＧとなった。
以上のように、溝２４を有する（薄肉部２６を有する）実施例に係る半導体装置の方が、溝２４を有しない比較例に係る半導体装置に比べて、温度サイクル試験における導通確認でＮＧとなる割合を大幅に減らすことが確認できた。したがって、実施例では、突起部２２と基板１０との接着部の剥離を防ぐ効果があることが確認できた。
１０：基板
２０：放熱板
２２：突起部
２４、２４ａ、２４ｂ、２４ｅ：溝
２４ｃ：穴
２４ｄ：貫通孔
２６：薄肉部
２８：固定部
３０：半導体チップ
４１：接着剤
４３：導電性接着剤
４５：アンダーフィル
４７：熱界面材料
４９：バンプ
１００：半導体装置

Claims (5)

  1. 表面が絶縁材料の基板と、
    前記基板上にフリップチップ接続された半導体チップと、
    熱界面材料を介して前記半導体チップに接着され、前記基板に前記半導体チップの外側で固定された放熱板とを有し、
    前記放熱板は、前記半導体チップと接着した部分と前記基板と固定した部分との間に、前記基板に向かって突出し、前記半導体チップの周囲に設けられ、導電性樹脂により前記基板に接着される突起部を有し、
    前記放熱板は、前記突起部の内側又は外側に配置される薄肉部を有する
    ことを特徴とする半導体装置。
  2. 前記薄肉部は、前記放熱板の前記基板側の面に設けられた凹溝で薄肉化されていることを特徴とする、請求項１に記載の半導体装置。
  3. 前記薄肉部は、前記凹溝を２つ以上含むことを特徴とする、請求項２に記載の半導体装置。
  4. 前記薄肉部は、前記放熱板の前記基板側の面に設けられた有底孔又は貫通孔を含むことを特徴とする、請求項１に記載の半導体装置。
  5. 前記放熱板は、Ｃｕ、Ａｌ又はＡｌＳｉＣｕセラミックからなる請求項１に記載の半導体装置。

JP2015023153A 2015-02-09 2015-02-09 半導体装置 Active JP6421050B2 (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP2015023153A JP6421050B2 (ja) 2015-02-09 2015-02-09 半導体装置
CN201610068904.7A CN105870080B (zh) 2015-02-09 2016-02-01 半导体装置
CN202010330026.8A CN111446217B (zh) 2015-02-09 2016-02-01 半导体装置
KR1020160012701A KR102490814B1 (ko) 2015-02-09 2016-02-02 반도체 장치
TW105103225A TWI709205B (zh) 2015-02-09 2016-02-02 半導體裝置
TW109133883A TWI795677B (zh) 2015-02-09 2016-02-02 半導體裝置及製造其之方法
TW112105352A TW202329358A (zh) 2015-02-09 2016-02-02 半導體裝置及製造其之方法
US15/018,563 US20160233141A1 (en) 2015-02-09 2016-02-08 Semiconductor device
US16/592,213 US11488886B2 (en) 2015-02-09 2019-10-03 Semiconductor device
US17/977,957 US20230111868A1 (en) 2015-02-09 2022-10-31 Semiconductor device
KR1020230006210A KR102608133B1 (ko) 2015-02-09 2023-01-16 반도체 장치
KR1020230165240A KR20230169877A (ko) 2015-02-09 2023-11-24 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015023153A JP6421050B2 (ja) 2015-02-09 2015-02-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2016146427A JP2016146427A (ja) 2016-08-12
JP6421050B2 true JP6421050B2 (ja) 2018-11-07

Family

ID=56566128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015023153A Active JP6421050B2 (ja) 2015-02-09 2015-02-09 半導体装置

Country Status (5)

Country Link
US (3) US20160233141A1 (ja)
JP (1) JP6421050B2 (ja)
KR (3) KR102490814B1 (ja)
CN (2) CN105870080B (ja)
TW (3) TWI709205B (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI555147B (zh) * 2015-03-20 2016-10-21 矽品精密工業股份有限公司 散熱型封裝結構及其散熱件
US10483175B2 (en) * 2015-12-04 2019-11-19 Mitsubishi Electric Corporation Power semiconductor device
US10607963B2 (en) * 2016-09-15 2020-03-31 International Business Machines Corporation Chip package for two-phase cooling and assembly process thereof
JP2018060986A (ja) * 2016-10-07 2018-04-12 株式会社ジェイデバイス 半導体装置
WO2018081146A1 (en) * 2016-10-24 2018-05-03 Anokiwave, Inc. Beamforming integrated circuit with rf grounded material ring and integral thermal mass
US20180166356A1 (en) * 2016-12-13 2018-06-14 Globalfoundries Inc. Fan-out circuit packaging with integrated lid
EP3340291A1 (en) * 2016-12-23 2018-06-27 Infineon Technologies AG Method for procuding an electronic module assembly and electronic module assembly
US10224262B2 (en) * 2017-05-12 2019-03-05 Globalfoundries Inc. Flexible heat spreader lid
US10319609B2 (en) 2017-06-21 2019-06-11 International Business Machines Corporation Adhesive-bonded thermal interface structures
JP6867243B2 (ja) * 2017-06-26 2021-04-28 新光電気工業株式会社 放熱板及びその製造方法と電子部品装置
US10002821B1 (en) 2017-09-29 2018-06-19 Infineon Technologies Ag Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates
DE112017008277T5 (de) * 2017-12-13 2020-08-20 Mitsubishi Electric Corporation Halbleitervorrichtung und leistungsumwandlungsvorrichtung
CN109950214A (zh) * 2017-12-20 2019-06-28 安世有限公司 芯片级封装半导体器件及其制造方法
DE102017223619B3 (de) 2017-12-21 2019-05-09 Robert Bosch Gmbh Steuergerät für eine elektrische Maschine
CN110473839A (zh) * 2018-05-11 2019-11-19 三星电子株式会社 半导体封装系统
KR102607055B1 (ko) * 2018-05-11 2023-11-30 삼성전자주식회사 반도체 패키지 시스템
KR102607109B1 (ko) * 2018-05-14 2023-11-30 삼성전자주식회사 반도체 패키지 시스템
US10991638B2 (en) * 2018-05-14 2021-04-27 Samsung Electronics Co., Ltd. Semiconductor package system
JP7127498B2 (ja) * 2018-11-09 2022-08-30 住友電装株式会社 放熱部材及び電気接続箱
CN113966648A (zh) * 2019-04-12 2022-01-21 上海诺基亚贝尔股份有限公司 散热
US20210035921A1 (en) * 2019-07-30 2021-02-04 Intel Corporation Soldered metallic reservoirs for enhanced transient and steady-state thermal performance
US11637051B2 (en) * 2019-10-18 2023-04-25 Qualcomm Incorporated Integrated device coupled to a step heat sink configured to provide shielding
CN110798167A (zh) * 2019-11-25 2020-02-14 开元通信技术（厦门）有限公司 声波器件及其制作方法
JP2021099229A (ja) * 2019-12-20 2021-07-01 ソニーセミコンダクタソリューションズ株式会社 電位測定装置
US11600548B2 (en) * 2020-05-29 2023-03-07 Google Llc Methods and heat distribution devices for thermal management of chip assemblies
US11876345B2 (en) 2020-09-08 2024-01-16 Hewlett Packard Enterprise Development Lp Thermal management for hybrid lasers
DE102020212532A1 (de) 2020-10-05 2022-04-07 Robert Bosch Gesellschaft mit beschränkter Haftung Vorrichtung mit einem Bauelement, einem Kühlkörper und einer wärmeleitenden Schicht
FR3115653B1 (fr) * 2020-10-22 2022-09-09 Continental Automotive Gmbh Elément de boitier électronique comprenant un radiateur et procédé d’ajustement associé
US20220361338A1 (en) * 2021-05-07 2022-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with stress reduction design and method for forming the same
JP7183354B1 (ja) * 2021-07-27 2022-12-05 三菱電機株式会社 半導体モジュール
US20230065147A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
GB2611028A (en) * 2021-09-17 2023-03-29 Aptiv Tech Ltd A method of fitting a cooling device to a circuit board and a circuit board cooling device
CN113990809B (zh) * 2021-12-17 2022-04-29 中兴通讯股份有限公司 封装结构、电路板组件和电子设备
DE102022205647A1 (de) * 2022-06-02 2023-12-07 Continental Autonomous Mobility Germany GmbH Kühlanordnung, Steuereinrichtung, Kühlkörper sowie Herstellungsverfahren

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59231841A (ja) * 1983-06-14 1984-12-26 Mitsubishi Electric Corp 半導体装置
JP3419915B2 (ja) * 1994-11-17 2003-06-23 株式会社東芝 リードレスタイプ半導体モジュール
KR100245971B1 (ko) * 1995-11-30 2000-03-02 포만 제프리 엘 중합접착제를 금속에 접착시키기 위한 접착력 촉진층을 이용하는 히트싱크어셈블리 및 그 제조방법
JPH10125830A (ja) * 1996-10-24 1998-05-15 Hitachi Ltd 高周波モジュールおよびその製造方法
US6020221A (en) * 1996-12-12 2000-02-01 Lsi Logic Corporation Process for manufacturing a semiconductor device having a stiffener member
US6313521B1 (en) * 1998-11-04 2001-11-06 Nec Corporation Semiconductor device and method of manufacturing the same
JP4420538B2 (ja) * 1999-07-23 2010-02-24 アバゴ・テクノロジーズ・ワイヤレス・アイピー（シンガポール）プライベート・リミテッド ウェーハパッケージの製造方法
US6472741B1 (en) * 2001-07-14 2002-10-29 Siliconware Precision Industries Co., Ltd. Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same
KR100446290B1 (ko) 2001-11-03 2004-09-01 삼성전자주식회사 댐을 포함하는 반도체 패키지 및 그 제조방법
US6504723B1 (en) * 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having solder thermal interface between a die substrate and a heat spreader
US6775140B2 (en) * 2002-10-21 2004-08-10 St Assembly Test Services Ltd. Heat spreaders, heat spreader packages, and fabrication methods for use with flip chip semiconductor devices
TW578284B (en) * 2002-12-24 2004-03-01 Advanced Semiconductor Eng Heat separator for chip package and the bonding method thereof
TWI315094B (en) 2003-04-25 2009-09-21 Advanced Semiconductor Eng Flip chip package
US6906413B2 (en) * 2003-05-30 2005-06-14 Honeywell International Inc. Integrated heat spreader lid
JP4469563B2 (ja) * 2003-06-05 2010-05-26 株式会社ソニー・コンピュータエンタテインメント 電子機器、電磁波放射抑制部材
TWI265608B (en) * 2003-11-05 2006-11-01 Siliconware Precision Industries Co Ltd Semiconductor package with heat sink
TWI246760B (en) * 2004-12-22 2006-01-01 Siliconware Precision Industries Co Ltd Heat dissipating semiconductor package and fabrication method thereof
JP4593616B2 (ja) * 2005-01-25 2010-12-08 富士通株式会社 半導体装置
US7250576B2 (en) * 2005-05-19 2007-07-31 International Business Machines Corporation Chip package having chip extension and method
US7439617B2 (en) * 2006-06-30 2008-10-21 Intel Corporation Capillary underflow integral heat spreader
US20080128897A1 (en) * 2006-12-05 2008-06-05 Tong Wa Chao Heat spreader for a multi-chip package
JP2008305958A (ja) * 2007-06-07 2008-12-18 Fujitsu Microelectronics Ltd 半導体装置
CN201111935Y (zh) 2007-09-12 2008-09-10 昆山致桥电子商业有限公司 一种抽拉式屏幕
US9147649B2 (en) * 2008-01-24 2015-09-29 Infineon Technologies Ag Multi-chip module
US7619308B1 (en) * 2008-05-02 2009-11-17 Sun Microsystems, Inc. Multi-lid semiconductor package
US7928562B2 (en) * 2008-07-22 2011-04-19 International Business Machines Corporation Segmentation of a die stack for 3D packaging thermal management
JP5431793B2 (ja) * 2009-05-29 2014-03-05 新光電気工業株式会社 放熱部品、電子部品装置及び電子部品装置の製造方法
US8013438B2 (en) * 2009-07-21 2011-09-06 Stmicroelectronics Asia Pacific Pte. Ltd. Semiconductor package with a stiffening member supporting a thermal heat spreader
JP5733893B2 (ja) * 2009-12-22 2015-06-10 新光電気工業株式会社 電子部品装置
CN201708146U (zh) * 2010-05-26 2011-01-12 比亚迪股份有限公司 一种散热装置及具有该散热装置的半导体模块
JP2012033559A (ja) 2010-07-28 2012-02-16 J Devices:Kk 半導体装置
US8976529B2 (en) * 2011-01-14 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Lid design for reliability enhancement in flip chip package
JP5588895B2 (ja) * 2011-02-28 2014-09-10 日立オートモティブシステムズ株式会社 パワー半導体モジュール，パワー半導体モジュールの製造方法及び電力変換装置
US9887144B2 (en) * 2011-09-08 2018-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structure for chip packaging
US20130119529A1 (en) * 2011-11-15 2013-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having lid structure and method of making same
CN104350592A (zh) * 2012-02-09 2015-02-11 诺基亚通信公司 用于在安装具有导热垫的组件时减少机械应力的方法和装置
JP5928222B2 (ja) * 2012-07-30 2016-06-01 株式会社ソシオネクスト 半導体装置および半導体装置の製造方法
JP5935598B2 (ja) * 2012-08-27 2016-06-15 株式会社デンソー 半導体装置
US9041192B2 (en) * 2012-08-29 2015-05-26 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader
US8921994B2 (en) * 2012-09-14 2014-12-30 Freescale Semiconductor, Inc. Thermally enhanced package with lid heat spreader
US20140091461A1 (en) * 2012-09-30 2014-04-03 Yuci Shen Die cap for use with flip chip package
US9136159B2 (en) * 2012-11-15 2015-09-15 Amkor Technology, Inc. Method and system for a semiconductor for device package with a die-to-packaging substrate first bond
JP6056490B2 (ja) * 2013-01-15 2017-01-11 株式会社ソシオネクスト 半導体装置とその製造方法
DE112014004043B4 (de) * 2013-09-04 2020-07-09 Mitsubishi Electric Corporation Halbleiter-Modul und Inverter-Einheit
US9437519B2 (en) * 2014-02-25 2016-09-06 International Business Machines Corporation Tim strain mitigation in electronic modules
JP2015216199A (ja) * 2014-05-09 2015-12-03 新光電気工業株式会社 半導体装置、熱伝導部材及び半導体装置の製造方法
JP6314731B2 (ja) * 2014-08-01 2018-04-25 株式会社ソシオネクスト 半導体装置及び半導体装置の製造方法
US9418909B1 (en) * 2015-08-06 2016-08-16 Xilinx, Inc. Stacked silicon package assembly having enhanced lid adhesion

Also Published As

Publication number Publication date
TW202107651A (zh) 2021-02-16
TWI795677B (zh) 2023-03-11
KR20230169877A (ko) 2023-12-18
KR20230016237A (ko) 2023-02-01
CN111446217A (zh) 2020-07-24
KR102608133B1 (ko) 2023-11-30
TWI709205B (zh) 2020-11-01
US20200035582A1 (en) 2020-01-30
CN111446217B (zh) 2024-02-09
CN105870080B (zh) 2020-05-19
CN105870080A (zh) 2016-08-17
KR20160098046A (ko) 2016-08-18
KR102490814B1 (ko) 2023-01-20
JP2016146427A (ja) 2016-08-12
TW201640629A (zh) 2016-11-16
US20230111868A1 (en) 2023-04-13
US11488886B2 (en) 2022-11-01
US20160233141A1 (en) 2016-08-11
TW202329358A (zh) 2023-07-16

Similar Documents

Publication Publication Date Title
JP6421050B2 (ja) 半導体装置
KR101332866B1 (ko) 반도체 장치
US10952310B2 (en) High-frequency module
WO2019026902A1 (ja) 高周波モジュール
JP2012015225A (ja) 半導体装置
TWI509756B (zh) 薄膜覆晶封裝結構
JP4646642B2 (ja) 半導体素子用パッケージ
JP2017135144A (ja) 半導体モジュール
JP2017045959A (ja) 高周波半導体装置用パッケージおよび高周波半導体装置
JP2010027953A (ja) 半導体装置
EP3751603A3 (en) Semiconductor package with a heat sink bonded to a semiconductor chip with a bonding layer and to a molding material with a thermal interface material
TWI629755B (zh) 大面積半導體晶片用的低熱應力封裝體、半導體裝置及減少半導體裝置熱應力的方法
US11114387B2 (en) Electronic packaging structure
US20180233477A1 (en) Electronic packaging structure
JP2013012570A (ja) 半導体装置および半導体装置の製造方法
JP2016103569A (ja) 半導体素子の実装構造
JP2009170617A (ja) 半導体装置
JP2005216878A (ja) 半導体パッケージ及びその実装構造
JP2005136220A (ja) 半導体装置
JP2017028183A (ja) 半導体素子の実装構造
JP2020150172A (ja) 半導体装置
JP2010251457A (ja) 半導体装置及びその製造方法
JP2005327771A (ja) ボールグリッド型半導体装置
TW201820572A (zh) 晶片封裝結構及其製造方法
JP2017084980A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181015

R150 Certificate of patent or registration of utility model

Ref document number: 6421050

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250