JP2017028183A - 半導体素子の実装構造 - Google Patents
半導体素子の実装構造 Download PDFInfo
- Publication number
- JP2017028183A JP2017028183A JP2015147376A JP2015147376A JP2017028183A JP 2017028183 A JP2017028183 A JP 2017028183A JP 2015147376 A JP2015147376 A JP 2015147376A JP 2015147376 A JP2015147376 A JP 2015147376A JP 2017028183 A JP2017028183 A JP 2017028183A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring board
- mounting structure
- heat sink
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】半導体素子を安定的に作動させることが可能な半導体素子の実装構造を提供することを課題とする。【解決手段】四角平板状の配線基板１と、配線基板１の上面中央部にフリップチップ接続により搭載された半導体素子Ｓと、半導体素子Ｓ上を覆う四角平板状の放熱板本体２ａおよび放熱板本体２ａの下面外周部から突出して配線基板１の上面外周部に接着された突出部２ｂを有する放熱板２と、を具備して成る半導体素子の実装構造Ａであって、配線基板１と放熱板２とは、配線基板１の上面角部において低弾性の接着剤１０で接着されているとともに、上面角部を除く部位において高弾性の接着剤９で接着されている。【選択図】図１
Description
本発明は、半導体素子の実装構造に関するものである。
近年、コンピューターやゲーム機等に代表される電子機器の高機能化が進む中で、それらに使用される半導体素子は、同時に多量の演算処理を行うようになってきている。そのため、半導体素子が作動時に発生する熱量も多くなっている。半導体素子の温度が高くなりすぎると、半導体素子を安定して作動させることができなくなる。したがって、半導体素子の実装構造においては、半導体素子が作動時に発生する熱を外部に効率良く放熱する必要がある。
図２（ａ）および（ｂ）に、このような発熱量の多い半導体素子が実装される従来の半導体素子の実装構造Ｂを示す。実装構造Ｂは、配線基板２１と、半導体素子Ｓと、放熱板２２とを備えている。
配線基板２１は、四角平板状であり、絶縁基板２３および配線導体２４およびソルダーレジスト層２５から成る。
絶縁基板２３には、その上面から下面にかけて貫通する複数のスルーホール２６が形成されている。そして絶縁基板２３の上下面およびスルーホール２６内には、配線導体２４が被着されている。
さらに、絶縁基板２３および配線導体２４の上面には、ソルダーレジスト層２５が形成されている。上側のソルダーレジスト層２５は、配線導体２４の一部を半導体素子接続パッド２７として露出する第１開口部２５ａを有している。また、下側のソルダーレジスト層２５は、配線導体２４の一部を外部接続パッド２８として露出する第２開口部２５ｂを有している。
配線基板２１は、樹脂系の絶縁材料から成り、その熱膨張係数は、およそ１５ｐｐｍ／℃程度である。
絶縁基板２３には、その上面から下面にかけて貫通する複数のスルーホール２６が形成されている。そして絶縁基板２３の上下面およびスルーホール２６内には、配線導体２４が被着されている。
さらに、絶縁基板２３および配線導体２４の上面には、ソルダーレジスト層２５が形成されている。上側のソルダーレジスト層２５は、配線導体２４の一部を半導体素子接続パッド２７として露出する第１開口部２５ａを有している。また、下側のソルダーレジスト層２５は、配線導体２４の一部を外部接続パッド２８として露出する第２開口部２５ｂを有している。
配線基板２１は、樹脂系の絶縁材料から成り、その熱膨張係数は、およそ１５ｐｐｍ／℃程度である。
半導体素子Ｓは、配線基板２１の上に半田を介してフリップチップ接続されている。フリップチップ接続は、半導体素子Ｓと配線基板２１との間に配設された半田を高温下で溶融した後冷却することで両者を接続するものである。
半導体素子Ｓと配線基板２１との間は、絶縁性の熱硬化性樹脂Ｒで充填されている。
半導体素子Ｓは、シリコンから成り、その熱膨張係数は、およそ３ｐｐｍ／℃程度である。
なお、半導体素子Ｓが接続された配線基板２１は、両者の熱膨張係数差があるために、フリップチップ接続の際の熱履歴により反りが生じている。
半導体素子Ｓと配線基板２１との間は、絶縁性の熱硬化性樹脂Ｒで充填されている。
半導体素子Ｓは、シリコンから成り、その熱膨張係数は、およそ３ｐｐｍ／℃程度である。
なお、半導体素子Ｓが接続された配線基板２１は、両者の熱膨張係数差があるために、フリップチップ接続の際の熱履歴により反りが生じている。
放熱板２２は、四角平板状の放熱板本体２２ａと、放熱板本体２２ａの下面外周部に形成された四角枠状の突出部２２ｂとを有している。放熱板本体２２ａの下面と半導体素子Ｓの上面とは、熱伝導性のグリース（不図示）により熱的に接続されている。半導体素子Ｓが作動時に発生する熱は、主としてこの放熱板２２を介して外部に放熱される。
さらに、突出部２２ｂの下面の全面が、反りを有する配線基板２１の上面外周部を押圧して反りを矯正した状態で接着剤２９により接着される。接着剤２９は、高弾性のものが用いられ平板状の放熱板２２と配線基板２１とが強固に接続される。これにより、放熱板２２を配線基板２１に接続した後に、配線基板２１が残留応力により反りを有する状態に戻ることを抑制している。
放熱板２２は、銅からなり、その熱膨張係数は、およそ１７ｐｐｍ／℃程度である。
さらに、突出部２２ｂの下面の全面が、反りを有する配線基板２１の上面外周部を押圧して反りを矯正した状態で接着剤２９により接着される。接着剤２９は、高弾性のものが用いられ平板状の放熱板２２と配線基板２１とが強固に接続される。これにより、放熱板２２を配線基板２１に接続した後に、配線基板２１が残留応力により反りを有する状態に戻ることを抑制している。
放熱板２２は、銅からなり、その熱膨張係数は、およそ１７ｐｐｍ／℃程度である。
ところで、上述のように半導体素子Ｓの高機能化が進み演算の処理量が増えてくると、半導体素子Ｓから生じる熱量も増加してくる。そのため、半導体素子Ｓが作動するときの熱履歴により、それぞれ熱膨張係数が異なる配線基板２１と、半導体素子Ｓと、放熱板２２との間に大きな熱伸縮差が生じるようになる。特に、熱膨張係数が大きい放熱板本体２２ａにおける角部では熱伸縮量が非常に大きくなる。そして、この角部が熱伸縮するときの応力が、配線基板２１の角部を介して半導体素子Ｓ角部付近の電極と半導体素子接続パッド２７との接合部に集中して作用する。その結果、両者の接合部にクラックが発生してしまい、半導体素子Ｓを安定的に作動させることができない場合がある。
本発明は、半導体素子角部付近の電極と半導体素子接続パッドとの接合部に作用する熱応力を低減することで両者の間にクラックが発生することを抑制する。これにより、半導体素子を安定的に作動させることが可能な半導体素子の実装構造を提供することを課題とする。
四角平板状の配線基板と、配線基板の上面中央部にフリップチップ接続により搭載された半導体素子と、半導体素子上を覆う四角平板状の放熱板本体および放熱板本体の下面外周部から突出して配線基板の上面外周部に接着された突出部を有する放熱板とを具備して成る半導体素子の実装構造であって、配線基板と放熱板とは、配線基板の上面角部において低弾性の接着剤で接着されているとともに、上面角部を除く部位において高弾性の接着剤で接着されていることを特徴とするものである。
本発明の半導体素子の実装構造によれば、配線基板と放熱板本体の下面に形成された突出部とが、配線基板の上面角部において低弾性の接着剤で接着されているとともに、上面角部を除く部位において高弾性の接着剤で接着されている。
このため、放熱板本体の角部における熱伸縮時の応力が、配線基板の上面角部を介して半導体素子角部付近の電極と半導体素子接続パッドとの接合部に集中して作用することを抑制できる。
さらに、配線基板の上面角部を除く部位では平板状の放熱板と配線基板とが強固に接着されているため、配線基板が反りを有する状態に戻ることを抑制することができる。
その結果、配線基板の反りを抑制しつつ、半導体素子角部付近の電極と半導体素子接続パッドとの接合部に生じるクラックを低減して半導体素子を安定的に作動させることが可能な半導体素子の実装構造を提供することができる。
このため、放熱板本体の角部における熱伸縮時の応力が、配線基板の上面角部を介して半導体素子角部付近の電極と半導体素子接続パッドとの接合部に集中して作用することを抑制できる。
さらに、配線基板の上面角部を除く部位では平板状の放熱板と配線基板とが強固に接着されているため、配線基板が反りを有する状態に戻ることを抑制することができる。
その結果、配線基板の反りを抑制しつつ、半導体素子角部付近の電極と半導体素子接続パッドとの接合部に生じるクラックを低減して半導体素子を安定的に作動させることが可能な半導体素子の実装構造を提供することができる。
次に、本発明における半導体素子の実装構造の一例を、図１（ａ）および（ｂ）を基に説明する。
実装構造Ａは、配線基板１と、半導体素子Ｓと、放熱板２とを備えている。
実装構造Ａは、配線基板１と、半導体素子Ｓと、放熱板２とを備えている。
配線基板１は、四角平板状であり、絶縁基板３および配線導体４およびソルダーレジスト層５から成る。
絶縁基板３は、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂をガラスクロスに含浸させて、圧力下で熱硬化された電気絶縁材料から成る。
そして、その上面から下面にかけて貫通する複数のスルーホール６が形成されている。スルーホール６は、ドリル加工やブラスト加工、あるいはレーザー加工により形成される。
また、絶縁基板３の上下面およびスルーホール６内には、配線導体４が被着されている。配線導体４は、例えば周知のセミアディティブ法により、銅等の良導電性金属から成る。
さらに、絶縁基板３の上下面および配線導体４の表面には、ソルダーレジスト層５が形成されている。上側のソルダーレジスト層５は、配線導体４の一部を半導体素子接続パッド７として露出する第１開口部５ａを有している。また、下側のソルダーレジスト層５は、配線導体４の一部を外部接続パッド８として露出する第２開口部５ｂを有している。
ソルダーレジスト層５は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する樹脂ペーストまたはフィルムを絶縁基板３の上に塗布または貼着して熱硬化させた電気絶縁材料から成る。
配線基板１の熱膨張係数は、およそ１５ｐｐｍ／℃程度である。
絶縁基板３は、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂をガラスクロスに含浸させて、圧力下で熱硬化された電気絶縁材料から成る。
そして、その上面から下面にかけて貫通する複数のスルーホール６が形成されている。スルーホール６は、ドリル加工やブラスト加工、あるいはレーザー加工により形成される。
また、絶縁基板３の上下面およびスルーホール６内には、配線導体４が被着されている。配線導体４は、例えば周知のセミアディティブ法により、銅等の良導電性金属から成る。
さらに、絶縁基板３の上下面および配線導体４の表面には、ソルダーレジスト層５が形成されている。上側のソルダーレジスト層５は、配線導体４の一部を半導体素子接続パッド７として露出する第１開口部５ａを有している。また、下側のソルダーレジスト層５は、配線導体４の一部を外部接続パッド８として露出する第２開口部５ｂを有している。
ソルダーレジスト層５は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する樹脂ペーストまたはフィルムを絶縁基板３の上に塗布または貼着して熱硬化させた電気絶縁材料から成る。
配線基板１の熱膨張係数は、およそ１５ｐｐｍ／℃程度である。
半導体素子Ｓは、例えば演算処理用途に用いられ、周知のフリップチップ接続により配線基板１の上側に、それぞれが対応する半導体素子Ｓの電極と半導体素子接続パッド７とが半田を介して接続される。
そして、半導体素子Ｓと配線基板１との間の隙間を絶縁性の樹脂Ｒで封止することで、半導体素子Ｓの電極と半導体素子接続パッド７との接続部を外部環境から保護している。
半導体素子Ｓの熱膨張係数は、およそ３ｐｐｍ／℃程度である。
なお、半導体素子Ｓが接続された配線基板１は、両者の熱膨張係数差があるために、フリップチップ接続のときの熱履歴により反りが生じている。
そして、半導体素子Ｓと配線基板１との間の隙間を絶縁性の樹脂Ｒで封止することで、半導体素子Ｓの電極と半導体素子接続パッド７との接続部を外部環境から保護している。
半導体素子Ｓの熱膨張係数は、およそ３ｐｐｍ／℃程度である。
なお、半導体素子Ｓが接続された配線基板１は、両者の熱膨張係数差があるために、フリップチップ接続のときの熱履歴により反りが生じている。
放熱板２は、四角平板状の放熱板本体２ａと、放熱板本体２ａの下面外周部に形成された突出部２ｂとから成り、例えば銅等の熱伝導性に優れた金属から成る。そして、放熱板本体２ａが半導体素子Ｓ上を覆うように配置されて、半導体素子Ｓから生じる熱を外部に効率よく放出する機能を有している。なお、半導体素子Ｓと放熱板本体２ａとは、熱伝導性のグリース（不図示）を介して熱的に接続されている。
また、突出部２ｂは、反りを有する配線基板１の上面外周部を押圧して反りを矯正した状態で配線基板１に接続される。
突出部２ｂは、配線基板１の上面角部においては低弾性の接着剤１０で接着されている。さらに、突出部２ｂは、配線基板１の上面角部を除く部位においては高弾性の接着剤９で強固に接着されている。
これにより、半導体素子の実装構造Ａが形成される。
低弾性の接着剤１０は、例えばシリコン樹脂やエポキシ樹脂、あるいはこれらの樹脂に銀等の導体紛を含有した材料から成る。低弾性の接着剤１０の弾性率は、およそ５００〜１０００Ｎ／ｍｍ２程度であることが好ましい。５００Ｎ／ｍｍ２より小さいと角部付近において配線基板１の反りの戻りが大きくなる恐れがある。また、１０００Ｎ／ｍｍ２より大きいと放熱板本体２ａが熱伸縮するときの応力を緩和することが困難になる。
高弾性の接着剤９は、例えばアクリル樹脂やポリアミドイミド樹脂、あるいはこれらの樹脂に銀等の導体紛を含有した材料から成る。高弾性の接着剤９の弾性率は、およそ３０００Ｎ／ｍｍ２以上であることが好ましい。３０００Ｎ／ｍｍ２より小さいと配線基板１が残留応力により反った状態に戻ることを抑制することが困難になる。
放熱板２の熱膨張係数は、およそ１７ｐｐｍ／℃程度である。
また、突出部２ｂは、反りを有する配線基板１の上面外周部を押圧して反りを矯正した状態で配線基板１に接続される。
突出部２ｂは、配線基板１の上面角部においては低弾性の接着剤１０で接着されている。さらに、突出部２ｂは、配線基板１の上面角部を除く部位においては高弾性の接着剤９で強固に接着されている。
これにより、半導体素子の実装構造Ａが形成される。
低弾性の接着剤１０は、例えばシリコン樹脂やエポキシ樹脂、あるいはこれらの樹脂に銀等の導体紛を含有した材料から成る。低弾性の接着剤１０の弾性率は、およそ５００〜１０００Ｎ／ｍｍ２程度であることが好ましい。５００Ｎ／ｍｍ２より小さいと角部付近において配線基板１の反りの戻りが大きくなる恐れがある。また、１０００Ｎ／ｍｍ２より大きいと放熱板本体２ａが熱伸縮するときの応力を緩和することが困難になる。
高弾性の接着剤９は、例えばアクリル樹脂やポリアミドイミド樹脂、あるいはこれらの樹脂に銀等の導体紛を含有した材料から成る。高弾性の接着剤９の弾性率は、およそ３０００Ｎ／ｍｍ２以上であることが好ましい。３０００Ｎ／ｍｍ２より小さいと配線基板１が残留応力により反った状態に戻ることを抑制することが困難になる。
放熱板２の熱膨張係数は、およそ１７ｐｐｍ／℃程度である。
そして、上述のような半導体素子の実装構造Ａの外部接続パッド８と、外部の電気回路基板の配線導体とを半田を介して接続することにより、半導体素子Ｓが外部の電気回路基板に電気的に接続されて作動する。
ところで、本発明の半導体素子の実装構造Ａによれば、半導体素子Ｓ上を覆う四角平板状の放熱板本体２ａの下面に形成された突出部２ｂが、配線基板１の上面角部においては低弾性の接着剤１０で接着されている。さらに、突出部２ｂは、配線基板１の上面角部を除く部位においては高弾性の接着剤９で接着されている。
このため、放熱板本体２ａが熱伸縮するときの応力が、配線基板１の上面角部を介して半導体素子Ｓ角部付近の電極と半導体素子接続パッド７との接合部に集中して作用することを抑制できる。
さらに、配線基板１の上面角部を除く部位では、突出部２ｂを高弾性の接着剤９で配線基板１に強固に接着することで、配線基板１が残留応力により反った状態に戻ることを抑制することができる。
その結果、配線基板１の反りを抑制しつつ、半導体素子Ｓ角部付近の電極と半導体素子接続パッド７との接合部に生じるクラックを低減して半導体素子Ｓを安定的に作動させることが可能な半導体素子の実装構造Ａを提供することができる。
このため、放熱板本体２ａが熱伸縮するときの応力が、配線基板１の上面角部を介して半導体素子Ｓ角部付近の電極と半導体素子接続パッド７との接合部に集中して作用することを抑制できる。
さらに、配線基板１の上面角部を除く部位では、突出部２ｂを高弾性の接着剤９で配線基板１に強固に接着することで、配線基板１が残留応力により反った状態に戻ることを抑制することができる。
その結果、配線基板１の反りを抑制しつつ、半導体素子Ｓ角部付近の電極と半導体素子接続パッド７との接合部に生じるクラックを低減して半導体素子Ｓを安定的に作動させることが可能な半導体素子の実装構造Ａを提供することができる。
なお、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施形態の一例では、絶縁基板３は単層構造であるが、同一または異なる電気絶縁材料から成る複数の絶縁層を絶縁基板３表面に多層に積層した多層構造であってもよい。
１ 配線基板
２ 放熱板
２ａ 放熱板本体
２ｂ 突出部
９ 高弾性の接着剤
１０ 低弾性の接着剤
Ｓ 半導体素子
２ 放熱板
２ａ 放熱板本体
２ｂ 突出部
９ 高弾性の接着剤
１０ 低弾性の接着剤
Ｓ 半導体素子
Claims (1)
- 四角平板状の配線基板と、該配線基板の上面中央部にフリップチップ接続により搭載された半導体素子と、該半導体素子上を覆う四角平板状の放熱板本体および該放熱板本体の下面外周部から突出して前記配線基板の上面外周部に接着された突出部を有する放熱板と、を具備して成る半導体素子の実装構造であって、前記配線基板と前記放熱板とは、前記配線基板の上面角部において低弾性の接着剤で接着されているとともに、前記上面角部を除く部位において高弾性の接着剤で接着されていることを特徴とする半導体素子の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015147376A JP2017028183A (ja) | 2015-07-27 | 2015-07-27 | 半導体素子の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015147376A JP2017028183A (ja) | 2015-07-27 | 2015-07-27 | 半導体素子の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017028183A true JP2017028183A (ja) | 2017-02-02 |
Family
ID=57949972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015147376A Pending JP2017028183A (ja) | 2015-07-27 | 2015-07-27 | 半導体素子の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017028183A (ja) |
-
2015
- 2015-07-27 JP JP2015147376A patent/JP2017028183A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102608133B1 (ko) | 반도체 장치 | |
| US11329006B2 (en) | Semiconductor device package with warpage control structure | |
| TWI529878B (zh) | 集成電路封裝件及其裝配方法 | |
| TWI778236B (zh) | 半導體裝置 | |
| US10952310B2 (en) | High-frequency module | |
| JP6327140B2 (ja) | 電子装置 | |
| WO2018159453A1 (ja) | モジュール | |
| JP6056490B2 (ja) | 半導体装置とその製造方法 | |
| JP2013214568A (ja) | 配線基板及び配線基板の製造方法 | |
| JP2011077075A (ja) | 発熱性電子素子内蔵のモジュール基板及びその製造方法 | |
| JP6323672B2 (ja) | 半導体装置及びその製造方法 | |
| KR102494332B1 (ko) | 전자소자 패키지 | |
| JP2016103569A (ja) | 半導体素子の実装構造 | |
| JP2017028183A (ja) | 半導体素子の実装構造 | |
| JP2008270684A (ja) | 電子装置 | |
| JP2018018910A (ja) | 配線基板 | |
| JP2012199283A (ja) | 半導体装置 | |
| JP6673773B2 (ja) | 配線基板 | |
| US20240006370A1 (en) | Chip package with heat dissipation plate and manufacturing method thereof | |
| JP2006108460A (ja) | 半導体装置及びその製造方法 | |
| JP2009170617A (ja) | 半導体装置 | |
| JP2018006724A (ja) | 配線基板 | |
| JP2014165482A (ja) | 配線基板 | |
| JP2008124248A (ja) | 半導体装置 | |
| JP2005158968A (ja) | 配線基板およびこれを用いた半導体装置 |