JP2005158968A - 配線基板およびこれを用いた半導体装置 - Google Patents

配線基板およびこれを用いた半導体装置 Download PDF

Info

Publication number
JP2005158968A
JP2005158968A JP2003394571A JP2003394571A JP2005158968A JP 2005158968 A JP2005158968 A JP 2005158968A JP 2003394571 A JP2003394571 A JP 2003394571A JP 2003394571 A JP2003394571 A JP 2003394571A JP 2005158968 A JP2005158968 A JP 2005158968A
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring board
semiconductor device
connection
mounting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003394571A
Other languages
English (en)
Other versions
JP4439248B2 (ja
Inventor
Yoshimasa Miyamoto
義政 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003394571A priority Critical patent/JP4439248B2/ja
Publication of JP2005158968A publication Critical patent/JP2005158968A/ja
Application granted granted Critical
Publication of JP4439248B2 publication Critical patent/JP4439248B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 半導体素子の動作および使用環境温度の変化等により熱が長期間にわたり繰り返し加えられたとしても絶縁基板にクラックが発生することがなく、半導体素子と配線基板との接続信頼性に優れた半導体装置を提供すること。
【解決手段】 最外周に配列された接続パッド２ａに、搭載部の外側に向けて延出する延出部１１が形成されている。
【選択図】 図２

Description

本発明は、半導体素子を搭載するために用いられる配線基板およびこれを用いた半導体装置に関する。
近年、マイクロプロセッサやＡＳＩＣ（Application Specific Integrated Circuit）等に代表される半導体素子を小型、高密度配線の配線基板上に搭載して成る半導体装置においては、半導体素子の高集積化に伴い、半導体素子の搭載方法として、素子および半導体装置の小型化に対応できるフリップチップ接続による搭載が多用されるようになってきている。
このフリップチップ接続による搭載は、半導体素子の電極を半導体素子の下面に縦横の並びに多数配列するとともに、この半導体素子を搭載するための配線基板の上面に半導体素子の電極に対応した配列の接続パッドを設けておき、半導体素子の電極と配線基板の接続パッドとを互いに対向させて半田バンプを介して電気的に接続したものである。
半導体素子が搭載される配線基板としては、主に樹脂製の配線基板が用いられる。この樹脂製の配線基板は、例えばガラス−エポキシ板等から成る絶縁層やエポキシ樹脂等から成る樹脂層を複数層積層して成る絶縁基板の内部および表面に銅箔や銅めっき膜等の導体層から成る配線導体を設けて成る。配線導体の一部は絶縁基板の上面に露出して半導体素子の電極と接続される接続パッドを形成している。また、絶縁基板の表面には接続パッドの中央部を露出させる開口部を有するソルダーレジスト層が被着されている。ソルダーレジスト層は接続パッド間の電気的な絶縁を良好に保つとともに接続パッドを絶縁基体に強固に密着させるための保護層である。そして、ソルダーレジスト層の開口部内に露出した接続パッドと半導体素子の電極とを半田バンプを介して接続することにより半導体素子がフリップチップ接続により配線基板上に搭載されて半導体装置となる。
特開２００３−１３３７０２号公報
しかしながら、上述のように樹脂製の配線基板に半導体素子を半田バンプを介してフリップチップ接続により搭載した半導体装置においては、配線基板と半導体素子との熱膨張係数の差が大きいとともに半導体素子が配線基板よりも硬くて変形しにくいことから、半導体素子の作動や使用環境温度の変化等により熱が繰り返し加えられた場合に、半導体素子と配線基板との熱膨張率差に起因して発生する応力が半導体素子の外周部に対応する配線基板の上面側に半田バンプを介して加わり、それが半田バンプを支点として最外周に配列された接続パッドにおける外側の縁と絶縁層との間に大きく作用し、そこを起点として絶縁層にクラックが発生してしまい、その結果、半導体素子と配線基板との電気的および機械的な接続信頼性が損なわれてしまうという問題点を有していた。
本発明は、上記のような問題に鑑み案出されたものであり、その目的は、半導体素子の動作および使用環境温度の変化等により熱が長期間にわたり繰り返し加えられたとしても絶縁基板にクラックが発生することがなく、半導体素子と配線基板との接続信頼性に優れた半導体装置を提供することにある。
本発明の配線基板は、上面の中央部に半導体素子がフリップチップ接続により搭載される搭載部を有する絶縁基板と、前記搭載部に縦横に並んで配列された、前記半導体素子の電極が半田を介して接続される複数の接続パッドとを具備する配線基板において、前記複数の接続パッドのうち最外周に配列された前記接続パッドは、前記搭載部の外側に向けて延出する延出部が形成されていることを特徴とするものである。
また本発明の半導体装置は、上記の配線基板の搭載部に半導体素子をフリップチップ接続により搭載したことを特徴とするものである。
本発明の配線基板およびこれを用いた半導体装置によれば、最外周に配列された接続パッドは、搭載部の外側に向けて延出する延出部が形成されていることから、半導体素子の作動や使用環境温度の変化等により熱が繰り返し加えられた場合に、半導体素子と配線基板との熱膨張率差に起因して発生する応力が半導体素子の外周部に対応する配線基板の上面側に集中したとしても、半田バンプを支点として最外周に配列された接続パッドと絶縁層との間に作用する応力は延出部により分散される。その結果、絶縁層にクラックが発生することが有効に防止され、半導体素子と配線基板との接続信頼性に優れる半導体装置を提供することができる。
次に、本発明の配線基板およびこれを用いた半導体装置を添付の図面に基づき詳細に説明する。
図１は、本発明の配線基板およびこれを用いた半導体装置の実施の形態例を示す断面図である。図１において１は絶縁基板、２は配線導体であり、主としてこれらで本発明の配線基板が構成され、この配線基板上に半導体素子３がフリップチップ接続により搭載されることにより本発明の半導体装置が構成される。
絶縁基板１は、例えばガラス繊維を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る板状の絶縁層１ａの上下面にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る絶縁層１ｂをそれぞれ複数層ずつ積層して成り、その上面中央部に半導体素子３がフリップチップ接続により搭載される搭載部を有している。そして、その搭載部から下面にかけて銅箔や銅めっき膜等の導体層から成る複数の配線導体２が形成されている。
絶縁基板１を構成する絶縁層１ａは、厚みが０．３〜１．５ｍｍ程度であり、その上面から下面にかけて直径が０．２〜１．０ｍｍ程度の複数の貫通孔４を有している。そして、その上下面および各貫通孔４の内面には配線導体２の一部が被着されており、上下面の配線導体２が貫通孔４の内部を介して電気的に接続されている。
このような絶縁層１ａは、ガラス織物に未硬化の熱硬化性樹脂を含浸させたシートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。なお、絶縁層１ａ上下面の配線導体２は、絶縁層１ａ用のシートの上下全面に厚みが５〜５０μｍ程度の銅箔を貼着しておくとともに、この銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、貫通孔４内面の配線導体２は、絶縁層１ａに貫通孔４を設けた後に、この貫通孔４内面に無電解めっき法および電解めっき法により厚みが５〜５０μｍ程度の銅めっき膜を析出させることにより形成される。
さらに、絶縁層１ａは、その貫通孔４の内部にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る樹脂柱５が充填されている。樹脂柱５は、貫通孔４を塞ぐことにより貫通孔４の直上および直下に絶縁層１ｂを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂を貫通孔４内にスクリーン印刷法により充填し、これを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。そして、この樹脂柱５を含む絶縁層１ａの上下面に絶縁層１ｂが積層されている。
絶縁層１ａの上下面に積層された絶縁層１ｂは、それぞれの厚みが２０〜５０μｍ程度であり、各層の上面から下面にかけて直径が３０〜１００μｍ程度の複数のビア孔６を有している。これらの絶縁層１ｂは、配線導体２を高密度に配線するための絶縁間隔を提供するためのものであり、絶縁層１ｂにはその表面およびビア孔６内に配線導体２の一部が被着されている。そして、上層の配線導体２と下層の配線導体２とをビア孔６の内部を介して電気的に接続することにより高密度配線を立体的に形成可能としている。
このような絶縁層１ｂは、厚みが２０〜５０μｍ程度の未硬化の熱硬化性樹脂フィルムを絶縁層１ａの上下面に貼着し、これを熱硬化させるとともにレーザ加工によりビア孔６を穿孔し、さらにその上に同様にして次の絶縁層１ｂを順次積み重ねることによって形成される。なお、各絶縁層１ｂ表面およびビア孔６内に被着された配線導体２は、各絶縁層１ｂを形成する毎に各絶縁層１ｂの表面およびビア孔６内に５〜５０μｍ程度の厚みの銅めっき膜を公知のセミアディティブ法やサブトラクティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。
さらに、最表層の絶縁層１ｂ上にはソルダーレジスト層７が被着されている。ソルダーレジスト層７は、例えばアクリル変性エポキシ樹脂にシリカやタルク等の無機物粉末フィラーを３０〜７０質量％程度分散させた絶縁材料から成り、表層の配線導体２同士の電気的絶縁信頼性を高めるとともに、後述する接続パッド２ａ、２ｂの絶縁基板１への接合強度を大きなものとする作用をなす。
このようなソルダーレジスト層７は、その厚みが１０〜５０μｍ程度であり、感光性を有するソルダーレジスト層７用の未硬化樹脂ペーストをロールコーター法やスクリーン印刷法を採用して最表層の絶縁層１ｂ上に塗布し、これを乾燥させた後、露光および現像処理を行なって接続パッド２ａ、２ｂを露出させる開口部を形成した後、これを熱硬化させることによって形成される。あるいは、ソルダーレジスト層７用の未硬化の樹脂フィルムを最上層の絶縁層１ｂ上に貼着した後、これを熱硬化させ、しかる後、接続パッド２ａ、２ｂに対応する位置にレーザ光を照射し、硬化した樹脂フィルムを部分的に除去することによって接続パッド２ａ、２ｂを露出させる開口部を有するように形成される。
絶縁基板１の搭載部から下面にかけて形成された配線導体２は、半導体素子３の各電極を外部電気回路基板に接続するための導電路として機能し、絶縁基板１の搭載部に露出している部位が半導体素子３の各電極が半田バンプ８を介して接続される電子部品接続用の接続パッド２ａを、絶縁基体１の下面に露出した部位が外部電気回路基板に半田バンプ９を介して接続される外部接続用の接続パッド２ｂを形成している。これらの接続パッド２ａ、２ｂは、絶縁基板１の搭載部および下面において例えば格子状の縦横の並びに配列されており、半導体素子３の電極と接続パッド２ａとが半田バンプ８を介して接続されることにより半導体素子３が絶縁基板１の搭載部にフリップチップ接続により搭載された本発明の半導体装置となり、この半導体装置における接続パッド２ｂを外部電気回路基板の配線導体に半田バンプ９を介して接続することによって半導体素子３が外部電気回路基板に電気的に接続されることとなる。なお、本例の半導体装置においては、絶縁基板１の搭載部と半導体素子３との間にアンダーフィルと呼ばれる保護樹脂１０が充填されている例を示している。保護樹脂１０は絶縁基板１の搭載部に半導体素子３を半田バンプ８を介してフリップチップ接続により搭載した後に、絶縁基板１と半導体素子３との間に未硬化の熱硬化性樹脂ペーストを注入するとともにそのペーストを熱硬化させることにより充填される。なお、絶縁基板１の搭載部に半導体素子３を半田バンプ８を介してフリップチップ接続により搭載するには、接続パッド２ａに半田粉末とフラックスとを含有する半田ペーストをスクリーン印刷法を採用して印刷塗布し、それを２２０〜２６０℃の温度で加熱して半田粉末を溶融させることにより接続パッド２ａ上に半田バンプ８を予め形成しておき、この半田バンプ８と半導体素子３の電極とを接触させた状態で半田バンプ８を溶融させる方法が採用される。
そして本発明の配線基板およびこれを用いた半導体装置においては、接続パッド２ａは、図２に上面図で示すように、例えば格子状の並びに縦横に配列されており、そのうち最外周に配列された接続パッド２ａは搭載部の外側に向けて延出する延出部１１が形成されている。延出部１１は、接続パッド２ａと同じ材料により接続パッド２ａと一体的に形成されており、半導体素子３が作動時に発生する熱や使用される環境温度の変化による熱による応力が半導体素子３の外周部に対応する絶縁基板１の上面側に加えられた場合に、その応力が半田バンプ８を支点として最外周に配列された接続パッド２ａの外側の縁に大きく集中して作用するのを防止するための応力分散部材として機能する。このように、縦横の並びに配列された接続パッド２ａのうち最外周に配列された接続パッド２ａに、搭載部の外側に向けて延出する延出部１１が形成されていることから、半導体素子３が作動時に発生する熱や使用される環境温度の変化による熱による応力が半導体素子３の外周部に対応する絶縁基板１の上面側に加えられたとしても、その応力は延出部１１により分散されるので、絶縁基板１やソルダーレジスト層７にクラックが発生することを有効に防止することができる。したがって、本発明の配線基板およびこれを用いた半導体装置によれば、半導体素子３の動作および使用環境温度の変化等により熱が長期間にわたり繰り返し加えられたとしても絶縁基板１やソルダーレジスト層７にクラックが発生することがなく、半導体素子３と配線基板との接続信頼性に優れた半導体装置を提供することができる。
なお、延出部１１の幅が接続パッド２ａの幅の５０％未満である場合、半導体素子３が作動時に発生する熱や使用される環境温度の変化による熱による応力が半導体素子３の外周部に対応する絶縁基板１の上面側に加えられた場合に、その応力を延出部１１で良好に分散することが困難となる。したがって、延出部１１の幅は、接続パッド２ａの幅の５０％以上あることが好ましい。また、延出部１１が接続パッド２ａから搭載部の外側に向けて５０μｍ未満の位置まで延出している場合、半導体素子３が作動時に発生する熱や使用される環境温度の変化による熱による応力が半導体素子３の外周部に対応する絶縁基板１の上面側に加えられた場合に、その応力を延出部１１で良好に分散することが困難となる。したがって、延出部１１は、接続パッド２ａから搭載部の外側に向けて５０μｍ以上外側の位置まで延出していることが好ましい。
なお、本発明の配線基板およびこれを用いた半導体装置は、上述の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば上述の実施の形態例では、延出部１１を最外周に配列された接続パッド２ａの全てについて形成したが、延出部１１は必ずしも最外周に配列された接続パッド２ａの全てについて形成する必要はなく、最外周に配列された接続パッド２ａのうち、応力が最も集中する角部近傍のものにだけ形成してもよい。
本発明の配線基板およびこれを用いた半導体装置を実施するための最良の形態例を示す断面図である。 図１の配線基板の平面図である。
符号の説明
１：絶縁基板
２：配線導体
２ａ：接続パッド
３：半導体素子
８：半田
１１：延出部

Claims (2)

  1. 上面の中央部に半導体素子がフリップチップ接続により搭載される搭載部を有する絶縁基板と、前記搭載部に縦横に並んで配列された、前記半導体素子の電極が半田を介して接続される複数の接続パッドとを具備する配線基板において、前記複数の接続パッドのうち最外周に配列された前記接続パッドは、前記搭載部の外側に向けて延出する延出部が形成されていることを特徴とする配線基板。
  2. 請求項１記載の配線基板の前記搭載部に前記半導体素子をフリップチップ接続により搭載したことを特徴とする半導体装置。
JP2003394571A 2003-11-25 2003-11-25 配線基板およびこれを用いた半導体装置 Expired - Fee Related JP4439248B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003394571A JP4439248B2 (ja) 2003-11-25 2003-11-25 配線基板およびこれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003394571A JP4439248B2 (ja) 2003-11-25 2003-11-25 配線基板およびこれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2005158968A true JP2005158968A (ja) 2005-06-16
JP4439248B2 JP4439248B2 (ja) 2010-03-24

Family

ID=34720602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003394571A Expired - Fee Related JP4439248B2 (ja) 2003-11-25 2003-11-25 配線基板およびこれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP4439248B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152678A (ja) * 2016-02-22 2017-08-31 京セラ株式会社 配線基板、電子装置および配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152678A (ja) * 2016-02-22 2017-08-31 京セラ株式会社 配線基板、電子装置および配線基板の製造方法

Also Published As

Publication number Publication date
JP4439248B2 (ja) 2010-03-24

Similar Documents

Publication Publication Date Title
RU2327311C2 (ru) Способ встраивания компонента в основание
JP4361826B2 (ja) 半導体装置
KR101085733B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US8319115B2 (en) Wiring board and manufacturing method thereof
JP4769022B2 (ja) 配線基板およびその製造方法
TWI618199B (zh) 佈線基板
JPWO2011030542A1 (ja) 電子部品モジュールおよびその製造方法
JP2013065811A (ja) プリント回路基板及びその製造方法
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP2009212160A (ja) 配線基板およびその製造方法
JP4439248B2 (ja) 配線基板およびこれを用いた半導体装置
JP4235092B2 (ja) 配線基板およびこれを用いた半導体装置
TW201413842A (zh) 層疊封裝結構及其製作方法
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP2013211497A (ja) 部品接合構造
JP2016127134A (ja) 配線基板
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP2011119655A (ja) 配線基板およびその製造方法
JP4227502B2 (ja) 配線基板およびこれを用いた半導体装置
JP2010109104A (ja) 配線基板およびその製造方法
JP4508620B2 (ja) 配線基板
JP2004165328A (ja) 半田バンプ付き配線基板およびその製造方法
JP2016039251A (ja) Ｐｏｐ構造体およびその製造方法
JP2016207763A (ja) 部品内蔵配線基板およびその製造方法
JP2014165482A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100105

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees