JP4508620B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP4508620B2
JP4508620B2 JP2003411134A JP2003411134A JP4508620B2 JP 4508620 B2 JP4508620 B2 JP 4508620B2 JP 2003411134 A JP2003411134 A JP 2003411134A JP 2003411134 A JP2003411134 A JP 2003411134A JP 4508620 B2 JP4508620 B2 JP 4508620B2
Authority
JP
Japan
Prior art keywords
conductor
wiring
insulating layer
wiring conductor
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003411134A
Other languages
English (en)
Other versions
JP2005175097A (ja
Inventor
貴志 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003411134A priority Critical patent/JP4508620B2/ja
Publication of JP2005175097A publication Critical patent/JP2005175097A/ja
Application granted granted Critical
Publication of JP4508620B2 publication Critical patent/JP4508620B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structure Of Printed Boards (AREA)

Description

本発明は、半導体素子等の電子部品を搭載するための配線基板に関するものである。
一般に、移動体通信機器に代表されるような電子機器の小型化、薄型化の要求に伴い、このような電子機器に使用される半導体素子等の電子部品を搭載するための配線基板にも小型化、薄型化、多端子化が求められてきている。そして、そのような小型化、薄型化、多端子化を実現するための配線基板として、外部電気回路基板上に半田バンプを介して表面実装可能としたボールグリッドアレイパッケージ(BGA)用やチップスケールパッケージ(CSP)用の配線基板が実用化されている。
このようなボールグリッドアレイパッケージ用やチップスケールパッケージ用の配線基板は、複数の絶縁層が積層された絶縁基板の上面の中央領域に電子部品の電極が半田を介して接続される電子部品接続用パッドが格子状の配列で設けられているとともに絶縁基板の下面の略全域に外部電気回路基板の配線導体に半田を介して接続される外部接続用パッドが格子状の配列で設けられている。そして、これらの電子部品接続用パッドと外部接続用パッドとを電気的に接続するための配線導体が絶縁基板の絶縁層を貫通して上下に延びるとともに各絶縁層間を水平に延びるように形成されている。
そして、このような配線基板によれば、絶縁基板上に電子部品を、その電極が電子部品接続用パッドに半田を介して接続されるようにして搭載することにより電子装置となり、この電子装置は、その外部接続用パッドを外部電気回路基板の配線導体に半田を介して接続することにより外部電気回路基板上に実装されるとともに搭載する電子部品が外部電気回路に電気的に接続されることとなる。
このような配線基板における配線導体は、用途によって信号用と接地用と電源用の配線導体に機能化されている。
このうち信号用の配線導体は、半導体素子等の電子部品と外部電気回路基板との間で電気信号を伝播させるための導電路として機能し、絶縁層間を絶縁基板の中央領域から外周領域に向けて延びるように形成された複数の細い線状の配線導体を有するとともに、絶縁層を貫通する貫通導体により信号用の電子部品接続用パッドおよび外部接続用パッドに電気的に接続されている。
また、接地用の配線導体や電源用の配線導体は、配線基板に搭載される電子部品にそれぞれ接地電位や電源電位を供給するための供給路としての機能を有しているとともに信号用の配線導体に対する電磁シールド機能や特性インピーダンスの調整機能を有しており、絶縁層を挟んで信号用の配線導体に対向するように配置された広面積の導体層を有するとともに、絶縁層を貫通する貫通導体によりそれぞれ接地用や電源用の電子部品接続用パッドおよび外部接続用パッドに電気的に接続されている。
なお、このような配線基板においては、絶縁層間を延びる信号用の配線導体は、同じタイミングで信号を伝播させるべき複数の配線導体における信号伝播遅延時間を配線の長さに換算して略同じとするために、例えばその一部が複数の屈曲部を有してジグザクに折り返して延びるように形成される場合がある。
特開2003−152290号公報
しかしながら、上述のように信号用の配線導体の一部が複数の屈曲部を有して折り返して延びるように形成されている場合、配線導体の一部に複数の屈曲部によって互いに並行する並行部が形成される。このように互いに並行する並行部を有する信号用の配線導体に例えば10GHz以上の高周波の信号を伝播させると、信号用の配線導体の並行部の間を信号が飛び越えて伝播することがあり、その結果、同一のタイミングで信号を伝播させるべき複数の配線導体における信号の伝播遅延時間が異なったものとなり、信号同士のタイミングがずれてしまい、それにより配線基板に搭載する半導体素子等の電子部品を正常に作動させることができなくなるという問題を誘発する。
本発明は、かかる従来の問題点に鑑み完成されたものであり、その目的は複数の屈曲部により互いに並行する並行部が形成された信号用の配線導体の並行部の間を信号が飛び越えて伝播することがなく、複数の信号用の配線導体に高周波の信号が同一タイミングで良好に伝播されて、搭載する電子部品を正常に作動させることが可能な配線基板を提供することにある。
本発明の配線基板は、複数の屈曲部と該屈曲部によって形成された互いに並行な複数の並行部とを有するクランク形状の平面パターンを備え、絶縁層の表面に形成された線状の配線導体と、前記絶縁層の表面の前記各並行部及びその延長線に挟まれた領域のみに形成された、前記配線導体と電気的に独立した複数の導体層と、を具備してなり、前記複数の導体層は、接地又は電源電位に接続され、前記絶縁層の表面にて互いに離間しており、前記各並行部に対して平行な細長形状であることを特徴とするものである。
本発明の配線基板によれば、少なくとも一部に複数の屈曲部を有するとともに該複数の屈曲部によって互いに並行する並行部が設けられている配線導体の並行部の内側に挟まれた絶縁層の表面に、配線導体と電気的に独立した導体層が形成されていることから、並行部が形成された配線導体に例えば10GHz以上の高周波の信号を伝播させた場合であっても、並行部の内側に挟まれて形成された導体層が電磁的な障壁として作用し、その結果、配線導体の並行部の間を信号が飛び越えて伝播されることはなく、複数の信号用の配線導体に高周波の信号が同一タイミングで良好に伝播されて、搭載する電子部品を正常に作動させることができる。
次ぎに、本発明の配線基板を添付の図面に基づき詳細に説明する。図1は、本発明の配線基板を実施するための最良の形態を、半導体素子を搭載するための配線基板に適用した場合の例を示す断面図であり、図中、1は絶縁基板、2は配線導体、3は半導体素子である。
絶縁基板1は、例えばガラス繊維を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る絶縁層1aの上下面にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る絶縁層1bをそれぞれ複数層ずつ積層して成り、その上面の中央領域に半導体素子3がフリップチップ接続により搭載される搭載部を有している。そして、その搭載部から下面にかけて銅箔や銅めっき膜等の導体層から成る複数の配線導体2が形成されている。
絶縁基板1を構成する絶縁層1aは、厚みが0.3〜1.5mm程度であり、その上面から下面にかけて直径が0.2〜1.0mm程度の複数の貫通孔4を有している。そして、その上下面には配線導体2の一部としての銅箔から成る導体層2aおよび各貫通孔4の内面には配線導体2の一部としての銅めっき膜から成る貫通導体2bが被着されており、上下面の導体層2aが貫通孔4の内の貫通導体2bを介して電気的に接続されている。
このような絶縁層1aは、ガラス織物に未硬化の熱硬化性樹脂を含浸させたシートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。なお、絶縁層1a上下面の導体層2aは、絶縁層1a用のシートの上下全面に厚みが5〜50μm程度の銅箔を貼着しておくとともに、この銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、貫通孔4内面の貫通導体2bは、絶縁層1aに貫通孔4を設けた後に、この貫通孔4内面に無電解めっき法および電解めっき法により厚みが5〜50μm程度の銅めっき膜を析出させることにより形成される。
さらに、絶縁層1aは、その貫通孔4の内部にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る樹脂柱5が充填されている。樹脂柱5は、貫通孔4を塞ぐことにより貫通孔4の直上および直下に絶縁層1bや配線導体2を形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂を貫通孔4内にスクリーン印刷法により充填し、これを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。そして、この樹脂柱5を含む絶縁層1aの上下面に絶縁層1bが積層されている。
絶縁層1aの上下面に積層された絶縁層1bは、それぞれの厚みが20〜50μm程度であり、各層の上面から下面にかけて直径が30〜100μm程度の複数の貫通孔6を有している。これらの絶縁層1bは、配線導体2を高密度に配線するための絶縁間隔を提供するためのものであり、絶縁層1bにはその表面に配線導体2の一部としての銅めっき膜から成る導体層2cおよび貫通孔6内に配線導体2の一部としての銅めっき充填体から成る貫通導体2dが被着されている。そして、上層の導体層2cと下層の導体層2aや2cとを貫通孔6の内の貫通導体2dを介して電気的に接続することにより高密度配線を立体的に形成可能としている。
このような絶縁層1bは、厚みが20〜50μm程度の未硬化の熱硬化性樹脂フィルムを絶縁層1aの上下面に貼着し、これを熱硬化させるとともにレーザ加工により貫通孔6を穿孔し、さらにその上に同様にして次の絶縁層1bを順次積み重ねることによって形成される。なお、各絶縁層1b表面に被着された導体層2cおよびビア孔6内に被着された貫通導体2dは、各絶縁層1bを形成する毎に各絶縁層1bの表面および貫通孔6内に5〜50μm程度の厚みの銅めっき膜を公知のセミアディティブ法やサブトラクティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。
さらに、最表層の絶縁層1b上にはソルダーレジスト層7が被着されている。ソルダーレジスト層7は、例えばアクリル変性エポキシ樹脂にシリカやタルク等の無機物粉末フィラーを30〜70質量%程度分散させた絶縁材料から成り、表層の配線導体2同士の電気的絶縁信頼性を高めるとともに、後述する接続パッド2e、2fの絶縁基板1への接合強度を大きなものとする作用をなす。
このようなソルダーレジスト層7は、その厚みが10〜50μm程度であり、感光性を有するソルダーレジスト層7用の未硬化樹脂ペーストをロールコーター法やスクリーン印刷法を採用して最表層の絶縁層1b上に塗布し、これを乾燥させた後、露光および現像処理を行なって接続パッド2e、2fを露出させる開口部を形成した後、これを熱硬化させることによって形成される。あるいは、ソルダーレジスト層7用の未硬化の樹脂フィルムを最上層の絶縁層1b上に貼着した後、これを熱硬化させ、しかる後、接続パッド2e、2fに対応する位置にレーザ光を照射し、硬化した樹脂フィルムを部分的に除去することによって接続パッド2e、2fを露出させる開口部を有するように形成される。
絶縁基板1の搭載部から下面にかけて形成された配線導体2は、用途によって信号用と接地用と電源用の配線導体に機能化されている。このうち、信号用の配線導体2は、半導体素子3の電極と外部電気回路基板との間で電気信号を伝播させるための導電路として機能し、図2に要部平面図で示すように、絶縁基板1の中央領域から外周領域に向けて一部が複数の屈曲部を有して折り返して延びる複数の細い線状の配線導体2csを有している。このように配線導体2csの一部が複数の屈曲部を有して折り返して延びるように形成されていることから、複数の信号用の配線導体2における信号伝播遅延時間を配線の長さに換算して略同じとすることができる。なお、この場合、配線導体2csには複数の屈曲部によって互いに並行する並行部が設けられる。
また、接地用や電源用の配線導体2は、配線基板に搭載される半導体素子3にそれぞれ接地電位や電源電位を供給するための供給路としての機能を有しているとともに信号用の配線導体2に対する電磁シールド機能や特性インピーダンスの調整機能を有しており、絶縁層1bを挟んで信号用の配線導体2に対向するように配置された広面積の導体層を有している。このように接地用や電源用の広面積の導体層を信号用の配線導体2と対向するように配置することにより、信号用の配線導体2が電磁的にシールドされるとともに所定の特性インピーダンスに調整される。
また、これらの配線導体2は、図1に示すように、絶縁基板1の搭載部に露出している部位が半導体素子3の各電極が半田8を介して電気的に接続される電子部品接続用の接続パッド2eを、絶縁基体1の下面に露出した部位が外部電気回路基板に半田9を介して接続される外部接続用の接続パッド2fを形成している。これらの接続パッド2e、2fは、絶縁基板1の搭載部および下面において格子状に配列されており、半導体素子3の電極と接続パッド2eとが半田8を介して電気的に接続されることにより半導体素子3が絶縁基板1の搭載部にフリップチップ接続により搭載された半導体装置となり、この半導体装置における接続パッド2fを外部電気回路基板の配線導体に半田9を介して接続することによって半導体素子3が外部電気回路基板に電気的に接続されることとなる。なお、本例の半導体装置においては、絶縁基板1の搭載部と半導体素子3との間にアンダーフィルと呼ばれる保護樹脂10が充填されている例を示している。保護樹脂10は絶縁基板1の搭載部に半導体素子3を半田8を介してフリップチップ接続により搭載した後に、絶縁基板1と半導体素子3との間に未硬化の熱硬化性樹脂ペーストを注入するとともにそのペーストを熱硬化させることにより充填される。なお、絶縁基板1の搭載部に半導体素子3を半田8を介してフリップチップ接続により搭載するには、接続パッド2eに半田粉末とフラックスとを含有する半田ペーストを従来周知のスクリーン印刷法を採用して印刷塗布し、それを220〜260℃の温度で加熱して半田粉末を溶融させることにより接続パッド2e上に半田8を予め形成しておき、この半田8と半導体素子3の電極とを接触させた状態で半田8を溶融させる方法が採用される。
さらに、本発明の配線基板においては、図2に示したように、信号用の配線導体2csの並行部の内側に挟まれた絶縁層1bの表面に、配線導体2csと電気的に独立した導体層11が形成されている。導体層11は配線導体2csと同一の材料から成り、配線導体2csを形成する際にそれと同時に同様の方法により形成される。このように、配線導体2csの並行部の内側に挟まれた絶縁層1bの表面に、配線導体2csと電気的に独立した導体層11が形成されていることから、この導体層11が配線導体2csの並行部の内側における電磁的な障壁として作用し、その結果、配線導体2csに10GHzを超える高周波の信号を伝播させたとしても、その信号が配線導体2csの並行部の間を飛び越えて伝播することが有効に防止され、その結果、複数の信号用の配線導体2における信号の伝播遅延時間を略同じとして同一タイミングで信号を伝播させ、搭載する半導体素子を正常に作動させることができる。
なお、信号用の配線導体2csの並行部の内側に挟まれて形成された導体層11は、接地用や電源用の配線導体2に電気的に接続されていると、配線導体2csに10GHz以上の高周波の信号を伝播させた場合に、導体層11内に高周波に対する共振が発生することを有効に防止し、信号用の配線導体2csに高周波の信号を効率良く伝播させることができる。したがって、信号用の配線導体2csの並行部の内側に挟まれて形成された導体層11は、接地用や電源用の配線導体2に電気的に接続されていることが好ましい。
また、信号用の配線導体2csの並行部の内側に挟まれて形成された導体層11は、その長さが信号用の配線導体2csを伝播する信号の波長の4分の1未満であると、配線導体2csの並行部における特性インピーダンスの不整合の影響が小さくなり、信号用の配線導体2csに高周波の信号を極めて効率良く伝播させることができる。したがって、信号用の配線導体2csの並行部の内側に挟まれて形成された導体層11は、その長さが信号用の配線導体2csを伝播する信号の波長の4分の1未満であることが好ましい。
なお、本発明の配線基板は、上述の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であることはいうまでもない。
本発明の配線基板を実施するための最良の形態例を示す断面図である。 図1に示す配線基板の要部拡大平面図である。
符号の説明
1b:絶縁層
2cs:配線導体
11:導体層

Claims (1)

  1. 複数の屈曲部と該屈曲部によって形成された互いに並行な複数の並行部とを有するクランク形状の平面パターンを備え、絶縁層の表面に形成された線状の配線導体と、
    前記絶縁層の表面の前記各並行部及びその延長線に挟まれた領域のみに形成された、前記配線導体と電気的に独立した複数の導体層と、
    を具備してなり、
    前記複数の導体層は、接地又は電源電位に接続され、前記絶縁層の表面にて互いに離間しており、前記各並行部に対して平行な細長形状であることを特徴とする配線基板。
JP2003411134A 2003-12-10 2003-12-10 配線基板 Expired - Fee Related JP4508620B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003411134A JP4508620B2 (ja) 2003-12-10 2003-12-10 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003411134A JP4508620B2 (ja) 2003-12-10 2003-12-10 配線基板

Publications (2)

Publication Number Publication Date
JP2005175097A JP2005175097A (ja) 2005-06-30
JP4508620B2 true JP4508620B2 (ja) 2010-07-21

Family

ID=34731959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003411134A Expired - Fee Related JP4508620B2 (ja) 2003-12-10 2003-12-10 配線基板

Country Status (1)

Country Link
JP (1) JP4508620B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5190291B2 (ja) * 2008-04-17 2013-04-24 日東電工株式会社 配線回路基板およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59191794U (ja) * 1983-06-07 1984-12-19 株式会社 マツクエイト プリント基板
JPS6379350A (ja) * 1986-09-24 1988-04-09 Hitachi Vlsi Eng Corp 半導体装置
JPS6378396U (ja) * 1986-11-12 1988-05-24
JP2000277928A (ja) * 1999-03-25 2000-10-06 Kyocera Corp 多層配線基板
JP2003152290A (ja) * 2001-11-13 2003-05-23 Canon Inc プリント配線基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59191794U (ja) * 1983-06-07 1984-12-19 株式会社 マツクエイト プリント基板
JPS6379350A (ja) * 1986-09-24 1988-04-09 Hitachi Vlsi Eng Corp 半導体装置
JPS6378396U (ja) * 1986-11-12 1988-05-24
JP2000277928A (ja) * 1999-03-25 2000-10-06 Kyocera Corp 多層配線基板
JP2003152290A (ja) * 2001-11-13 2003-05-23 Canon Inc プリント配線基板

Also Published As

Publication number Publication date
JP2005175097A (ja) 2005-06-30

Similar Documents

Publication Publication Date Title
US7613010B2 (en) Stereoscopic electronic circuit device, and relay board and relay frame used therein
US8238109B2 (en) Flex-rigid wiring board and electronic device
JP6626697B2 (ja) 配線基板およびその製造方法
JP2005294383A (ja) キャパシタ実装配線基板及びその製造方法
JP5729186B2 (ja) 半導体装置及びその製造方法
KR20090130727A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5311653B2 (ja) 配線基板
JP2010109243A (ja) 配線基板
JP2013065811A (ja) プリント回路基板及びその製造方法
JP4508620B2 (ja) 配線基板
JP4235092B2 (ja) 配線基板およびこれを用いた半導体装置
JP2005072503A (ja) 配線基板およびそれを用いた電子装置
JP5370883B2 (ja) 配線基板
JP4508540B2 (ja) 配線基板および電子装置
JP4349891B2 (ja) 配線基板および電子装置
JP2005159092A (ja) 配線基板
JP4360617B2 (ja) 配線基板
JP2009290044A (ja) 配線基板
JP2004327633A (ja) 配線基板
JP7128098B2 (ja) 配線基板
JP2014123592A (ja) プリント配線板の製造方法及びプリント配線板
JP5890978B2 (ja) 配線基板の製造方法
JP4227502B2 (ja) 配線基板およびこれを用いた半導体装置
JP7010727B2 (ja) 配線基板
JP4439248B2 (ja) 配線基板およびこれを用いた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100427

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees