JP2006049762A - 部品内蔵基板及び部品内蔵基板の製造方法 - Google Patents

部品内蔵基板及び部品内蔵基板の製造方法 Download PDF

Info

Publication number
JP2006049762A
JP2006049762A JP2004232184A JP2004232184A JP2006049762A JP 2006049762 A JP2006049762 A JP 2006049762A JP 2004232184 A JP2004232184 A JP 2004232184A JP 2004232184 A JP2004232184 A JP 2004232184A JP 2006049762 A JP2006049762 A JP 2006049762A
Authority
JP
Japan
Prior art keywords
component
interlayer insulating
insulating layer
metal plate
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004232184A
Other languages
English (en)
Inventor
Nozomi Nishimura
望 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2004232184A priority Critical patent/JP2006049762A/ja
Publication of JP2006049762A publication Critical patent/JP2006049762A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

【課題】 内蔵部品の放熱性、内蔵部品の信頼性を確保することが可能な部品内蔵基板及びその製造方法を提供する。
【解決手段】 部品内蔵基板を製造する工程において、金属板８ａに接着剤９を用いて半導体部品１を固定し、さらにその金属板８ａ及び半導体部品１の上に層間絶縁層４−１〜４−３及び配線層６−１〜６−３を順次積層させ、金属板８ａで他の配線層８を形成していくことを特徴としている。部品内蔵基板の製造において、金属板８ａを使用することにより、金属板８ａの上に積層する半導体部品１、層間絶縁層４−１〜４−３および配線層６−１〜６−３の平坦性を向上させることが可能であり、このため、基板の反りに伴う部品内蔵基板１の製造工程中の不具合を抑制することができる。
【選択図】 図１

Description

本発明は、部品内蔵基板及び部品内蔵基板の製造方法に関する。
従来、半導体部品及び抵抗やコンデンサなどの受動部品とプリント基板との接続には、はんだが用いられており、半導体部品及び受動部品は、図９に示すように、はんだを介して基板表面に実装されている。
図８は部品内蔵基板の従来例を示す断面図である。
同図に示す部品内蔵基板は、３つの層間絶縁層４−１、４−２、４−３と４つの配線層６−１、６−２、６−３、６−４とが交互に位置するように積層されて積層基板が構成され、各配線層６−１〜６−４がビア５もしくはスルーホール１２で接続されている。積層基板の一方の面（図では上側の面）の配線層６−４と半導体部品１のパッド２とがはんだ２７により接続されている。
しかし、近年の技術の発展に伴い、電子機器等に要求される機能は益々高まっており、それに伴い基板（積層基板）に搭載される半導体部品および受動部品の数は増加する傾向にある。このため、電子機器の小型化、薄型化を実現する手法として、半導体部品および受動部品を基板の表面ではなく、基板の内部に内蔵した、いわゆる部品内蔵基板が考えられている。
部品内蔵基板は半導体部品（能動部品）や受動部品を内蔵した基板であるため、半導体素子と基板を含めたトータルのサイズで考えると、半導体部品や受動部品を表面に搭載する構造に比べて小型・薄型化が可能である。
例えば特許文献１に開示されている部品内蔵基板は、キャビティが形成されたコア基板と層間絶縁層、導体回路から構成されており、コア基板のキャビティ部に半導体素子が埋め込まれた構造を採用している。
また、特許文献２に開示されている部品内蔵基板は、無機フィラーと熱硬化性樹脂からなる電気絶縁性基板と、電気絶縁性基板上に形成された配線パターンと、前記絶縁性基板の内部に配置された半導体素子から構成された構造を採用している。
特開２００２−２４６７５８号公報 特開２００１−２４４６３８号公報
しかしながら、特許文献１に開示された部品内蔵基板には以下のような問題がある。
すなわち、コア基板のキャビティ部に半導体素子を埋め込むという構造であるが、基板へのキャビティ形成は基板製造コストが高くなるという問題がある。また、半導体素子は基板内部に完全に埋め込まれた構造をしているため、半導体素子の発熱に対して放熱対策が不十分であり、信頼性が低下するという問題がある。
また、特許文献２に開示された部品内蔵基板にも問題がある。
すなわち、基板に内蔵する半導体素子と基板の回路パターンの接続にはフリップチップ実装の技術が用いられているが、フリップチップ実装は半導体素子のスタッドバンプと基板に設けられた電極を接合させる技術であるため、基板の反りが大きくなると、スタッドバンプにより基板の反りを吸収することができず、基板との良好な接続を得ることが困難となる。このため、フリップチップ実装を適用するためには、基板の反りが小さい小型の基板に限定されている。
また、半導体部品をフリップ実装により接続するためには、加圧力や温度の厳密な制御が必要であるため、同時に多数の半導体部品を接続することは困難である。以上の結果としてフリップチップ実装を用いた部品内蔵基板は量産性およびコストの面で問題がある。
そこで本発明の主な目的は、上述の事情に鑑みてなされたもので、基板面積の低減により電子機器の小型・薄型化を実現できる部品内蔵基板及びその製造方法を提供することにある。
また、本発明の副次的な目的は、内蔵部品の放熱性、内蔵部品の信頼性を確保することが可能な部品内蔵基板及びその製造方法を提供することにある。
上記課題を解決するため、本発明の請求項１に記載の発明は、層間絶縁層と、該層間絶縁層に埋め込まれた半導体部品と、該層間絶縁層の両面に形成され、前記半導体部品の電極と電気的に接続された配線層とを備えたことを特徴とする。
請求項２記載の発明は、請求項１記載の発明において、前記配線層と前記半導体部品の電極とが前記層間絶縁層に形成されたビアを介して接続されていることを特徴とする。
請求項３記載の発明は、請求項１または２記載の発明において、前記層間絶縁層の表面の配線層に他の半導体部品の電極が電気的に接続されていることを特徴とする。
請求項４記載の発明は、請求項１から３のいずれか１項記載の発明において、前記半導体部品は、前記電極が形成された回路面の反対側の非回路面が前記層間絶縁層の他方の面とほぼ同一面となるように埋め込まれ、かつ前記層間絶縁層の他方の面及び前記非回路面に接着剤で金属板が接続されていることを特徴とする。
請求項５記載の発明は、請求項１から４のいずれか１項記載の発明において、前記半導体部品の非回路面と前記金属板とを接続する接着剤は、少なくともエポキシ系樹脂より熱伝導性が優れていることを特徴とする。
請求項６記載の発明は、請求項１から５のいずれか１項記載の発明において、前記金属板は、前記層間絶縁層の他方の面に他の配線層が形成されるようにパターニングされていることを特徴とする。
請求項７記載の発明は、請求項１から６のいずれか１項記載の発明において、前記金属板は、前記半導体部品の非回路面と接続されている部分が残るようにパターニングされており、前記層間絶縁層の他方の面に他の配線層が形成されていることを特徴とする。
請求項８記載の発明は、請求項７記載の発明において、前記半導体部品の非回路面には放熱板が設けられていることを特徴とする。
請求項９記載の発明は、請求項１から８のいずれか１項記載の発明において、前記金属板は、銅であることを特徴とする。
請求項１０記載の発明は、請求項１から９のいずれか１項記載の発明において、前記層間絶縁層には、抵抗器、コンデンサ、インダクタ等の受動部品のうち、少なくとも１つが内蔵されていることを特徴とする。
請求項１１記載の発明は、請求項１から１０のいずれか１項記載の発明において、前記半導体部品は、ウエハーレベルのチップサイズパッケージであることを特徴とする。
請求項１２記載の発明は、請求項１から１１のいずれか１項記載の発明において、前記半導体部品は、ベアチップであることを特徴とする。
請求項１３記載の発明は、金属板の上に半導体部品の非回路面側を接着剤により固定する工程と、前記半導体部品が固定された金属板の上に前記半導体部品を覆うように層間絶縁層を形成する工程と、前記層間絶縁層の上に銅箔を積層する工程と、前記層間絶縁層及び前記銅箔に層間接続用の穴を形成する工程と、前記層間接続用の穴にめっきを形成、または導電性ペーストを印刷する工程と、前記銅箔をパターニングして配線層を形成する工程と、前記金属板をエッチングして他の配線層を形成する工程とを有することを特徴とする。
請求項１４記載の発明は、金属板の上に半導体部品の非回路面側を接着剤により固定する工程と、前記半導体部品が固定された金属板の上に前記半導体部品を覆うように層間絶縁層を形成する工程と、前記層間絶縁層の上に銅箔を積層する工程と、前記層間絶縁層及び前記銅箔に層間接続用の穴を形成する工程と、前記層間接続用の穴にめっきを形成、または導電性ペーストを印刷する工程と、前記銅箔をパターニングして配線層を形成する工程と、前記金属板をエッチングして他の配線層及び必要に応じた放熱板を形成する工程とを有する部品内蔵基板の製造方法であることを特徴とする。
請求項１５記載の発明は、請求項１３または１４記載の発明において、前記半導体部品を前記金属板に固定する際に、抵抗器、コンデンサ、インダクタ等の受動部品のうち、少なくとも１つを固定することを特徴とする。
請求項１６記載の発明は、請求項１３から１５のいずれか１項記載の発明において、前記層間絶縁層の表面の配線層に他の半導体部品の電極をはんだで接続することを特徴とする。
本発明では部品内蔵基板を製造する工程において、金属板に接着剤を用いて半導体部品を固定し、さらにその金属板及び半導体部品の上に層間絶縁層及び配線層を順次積層させ、金属板で他の配線層を形成していくことを特徴としている。部品内蔵基板の製造において、金属板を使用することにより、金属板の上に積層する半導体部品、層間絶縁層および配線層の平坦性を向上させることが可能であり、このため、基板の反りに伴う部品内蔵基板の製造工程中の不具合を抑制することができる。
また、半導体部品と配線層との接続は層間絶縁層に形成した穴にめっきを形成、または導電性ペーストを印刷することにより実現するため、一括して多数の半導体部品を基板に内蔵することが可能であり、フリップチップ工法により配線層と接続する手法に比べて、明らかに生産性は向上する。
また、このようにして製造された部品内蔵基板の片側には、金属板が形成されており、この金属板をそのまま残す場合には、内蔵された半導体部品を放熱する効果が得られる。また金属板により部品内蔵基板の剛性を確保することができるため、落下などの衝撃に対する耐性が向上し半導体部品の信頼性を確保することが可能になる。
また、配線スペースを確保するという観点から、部品内蔵基板の片側に形成した金属板をエッチングし、配線層を形成することも可能であり、さらに半導体部品の裏面にだけ金属板を残すことにより、半導体部品の放熱効果や、落下などに対する半導体部品の耐衝撃性を確保することも可能である。
本発明の実施の形態について図面を参照して詳細に説明する。
図１を参照すると、本発明の第一の実施の形態としての部品内蔵基板の製造方法を適用した部品内蔵基板の断面図が示されている。
同図に示す部品内蔵基板（以下「基板」という。）は、主に層間絶縁層４−１、４−２、４−３と、層間絶縁層４−１に埋め込まれた半導体部品１と、層間絶縁層４−３の表面（図では上側の面）に形成され、半導体部品１の電極２と電気的に接続された配線層６−３と、層間絶縁層４−１の表面（この場合、下側の面）に形成された他の配線層８−１とで構成されている。金属板８ａの材料としては銅、特に純銅が好ましい。半導体部品１としては、例えば、一方の面（図では上側）に電極２を有するＬＳＩが挙げられる。
基板に内蔵される半導体部品１としてはウエハーレベルのチップサイズパッケージ（ＣＳＰ:Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、またはベアチップが適しており、半導体部品１の厚さとしては３０μｍ〜２００μｍ程度が最も適している。また、基板に内蔵する半導体部品１の数は１個である必要はなく、複数個内蔵することも可能である。
配線層６と半導体部品１の電極としてのパッド２とは、層間絶縁層４に形成されめっきされた穴の一種であるビア（バイアホールともいう）５を介して接続されている。
半導体部品１のパッド２が形成されていない非回路面と金属板８ａとは接着剤９によって接続されている。この接着剤９としては熱伝導性に優れているものを使用することが望ましい。
図１に示すように、半導体部品１が基板内部に内蔵されているため、半導体部品１と基板とを含めたトータルのサイズで考えると、半導体部品１を表面に搭載する構造に比べて小型・薄型化が可能である。また、この基板の片側（他方の面側）の金属板８ａをエッチングする際に半導体部品１の位置にそのまま残すことで、内蔵された半導体部品１の放熱効果が得られ、部品内蔵基板の剛性を確保することができるため、基板の落下などによる衝撃に対し半導体部品１の信頼性を確保することが可能になる。
ここで、金属板８ａをそのまま残さない。これは、半導体部品１の搭載可能な面積が減少し、基板の重量が大きくなるので、金属板８ａを製造工程では治具として利用し、最終的には除去するのが好ましいためである。しかしながら、必要に応じて金属板８ａの一部を放熱板８−２として残してもよい。
（製造方法の説明）
次に、図２（ａ）〜（ｈ）、図３（ａ）、（ｂ）、図４（ａ）、（ｂ）を参照して第１の実施の形態の製造方法を説明する。
図２（ａ）〜（ｈ）は本発明の部品内蔵基板の製造方法の第１の実施の形態を示す工程図である。
まず、金属板８を用意し、金属板８の所定の箇所に接着剤９を塗布する。次に接着剤９の上に半導体部品１を搭載し、半導体部品１の非回路面と金属板８とを接着する。半導体部品１としてはウエハーレベルＣＳＰやベアチップが適しており、半導体部品の厚さは３０μｍ〜２００μｍ程度が望ましい。金属板８の材料としては銅などが用いられる（図２（ａ））。
次に半導体部品１が接着された金属板８上に、形状が半導体部品１の外形とほぼ同形状の開口部４ａａの形成された枠状のプリプレグ（ガラス繊維に熱硬化性樹脂を含浸させた半硬化状態の樹脂）４ａと、開口部が形成されていない板状の４ｂとを積層する。積層するプリプレグ４ａ、４ｂの厚さや層数は内蔵する半導体部品１の厚さに応じて決定する。目安としては内蔵する半導体部品１の厚さに２０μｍ〜１００μｍを加えた厚さである。プリプレグ４ｂの上に配線層となる銅箔６ａを積層する（図２（ｂ））。
これらのプリプレグ４ａ、４ｂを銅箔６ａごと加熱プレスすることで、半導体部品１が硬化樹脂からなる層間絶縁層４−１で埋まる（図２（ｃ））。
次に層間絶縁層４にレーザ加工などにより電気接続用の穴、すなわち凹部２１や貫通穴２２を個別に形成する。電気接続用の穴のうち凹部２１の形成箇所は半導体部品１のパッド２部の直上に形成することが望ましい。穴の加工後、基板全表面に公知の触媒を吸着させ、この触媒を核として化学的に銅を析出させて銅膜６−１ａとし（図２（ｄ））、さらにこの銅膜６−１の上に銅めっき層２３を厚付けする（図２（ｅ））。
次に、基板全面にレジストとしての感光性のドライフィルム（図示せず）を貼り付けた後、露光・現像およびエッチングにより所望の配線層６−１のパターンを得る。
回路形成として、感光性のドライフィルムを用いた方法を示したが、液状レジストを用いても良い。また、半導体部品１と配線層６−１との電気的な接続を取るために、層間絶縁層４−１に形成した穴に銅めっきを形成する方法を示したが、本発明はこれに限定されるものではなく、穴に導電性樹脂を埋めることにより、電気的に接続することも可能である（図２（ｆ））。
さらに、必要に応じて層間絶縁層４−２、４−３および配線層６−２を交互に積層し、層間接続用のビア５−２、５−３、スルーホール１２および配線層６−３を形成する（図２（ｇ））。
金属板８ａをエッチングもしくは研磨することにより所定の厚さに形成する（図２（ｈ））。
ここで、図３（ａ）は図２（ｈ）に示した部品内蔵基板の金属板８ａ側から見た平面図であり、図３（ｂ）は図３（ａ）のＩＩＩｂ−ＩＩＩｂ線断面図であり、図４（ａ）は完成後の部品内蔵基板を他の配線層８−１側からみた平面図であり、図４（ｂ）は図４（ａ）のＩＶｂ−ＩＶｂ線断面図である。
図３（ａ）、（ｂ）に示すように部品内蔵基板の半導体部品１側が全面にわたって金属板８ａで覆われている。この金属板８ａをエッチングして他の配線層８−１を形成することにより部品内蔵基板が形成される。
すなわち、本実施の形態では部品内蔵基板を製造する工程において、金属板８ａに接着剤９を用いて半導体部品１を接着し、さらに金属板８ａおよび半導体部品１の上に層間絶縁層４−１、配線層６−１、層間絶縁層４−２、配線層６−２、層間絶縁層４−３及び配線層６−３を順次積層させ、他の配線層８−１を形成していくことを特徴としている。
本実施の形態では金属板８ａを使用することにより、金属板８ａの上に積層する半導体部品１、層間絶縁層４−１４−３および配線層６−１〜６−３の平坦性を向上させることが可能であり、このため、基板の反りに伴う部品内蔵基板の製造工程中の不具合を抑制することができる。
また、半導体部品１と配線層６−１〜６−３との接続は、層間絶縁層４−１〜４−３に形成した穴２１、２２にめっきを形成、または導電性ペーストを充填することにより実現するため、一括して多数の半導体部品１を基板に内蔵することが可能であり、フリップチップ工法により配線層６−１〜６−３と接続する手法に比べて、明らかに生産性は向上する。さらに、半導体部品１が層間絶縁層４−１の表面近傍に内蔵されているので、優れた放熱効果が期待できる。
（他の実施の形態）
本発明の第２の実施の形態について図５を参照して詳細に説明する。
図５を参照すると、本発明の第２の実施の形態としての部品内蔵基板の断面図が示されている。
同図に示すように、発熱が問題になる半導体部品に関しては放熱板８−２を形成する必要がある。この放熱板８−２は他の配線層８−１を形成する際に金属板８ａをエッチングすることにより同時に得ることができる。
次に本発明の第３の実施の形態について図面を参照して説明する。
図６を参照すると、本発明の第３の実施の形態として部品内蔵基板の断面図が示されている。
図６の構造は第１または第２の実施の形態で示した部品内蔵基板内部に、さらに抵抗、コンデンサ、インダクタなどの受動部品２３を形成した構造である。受動部品２３は第１実施の形態に記載の部品内蔵基板の製造方法において、半導体部品１を金属板８に接着する工程で搭載され、これら受動部品２３はビア５−１により配線層８−２に接続されている。これにより実装基板のさらなる小型・薄型化が実現できる。
次に本発明の第４の実施の形態について図面を参照して詳細に説明する。
図７を参照すると、本発明の第４の実施の形態として部品内蔵基板を用いたモジュール回路の断面図が示されている。
同図に示す部品内蔵基板は、図１に示した部品内蔵基板の層間絶縁層４−３の表面の配線層６−３にはんだ２４で他の半導体部品２５の電極２６を接続した基板である。
このように、本部品内蔵基板の表面に半導体部品２５を搭載することにより、通常の基板を用いたモジュールと比較して小型化が実現できる。
以上、この発明の実施の形態を図面により記述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更などがあってもこの発明に含まれる。例えば、図１に示した部品内蔵基板と図７に示した部品内蔵基板とを組み合わせた基板、すなわち、層間絶縁層に半導体部品と受動部品とを内蔵させると共に、層間絶縁層の表面に他の半導体部品を接続してもよく、層間絶縁層の両面に半導体部品を接続してもよい。
（発明の効果）
実装基板の小型・薄型化が可能な部品内蔵基板を提供することができる。また、部品内蔵基板の製造において金属板を使用することにより、金属板の上に積層する半導体部品、層間絶縁層および配線層の平坦性を向上させることが可能であり、このため、基板の反りに伴う部品内蔵基板の製造工程中の不具合を抑制することができる。
また、半導体部品と配線層の接続は層間絶縁層に形成した穴にめっきを形成、または導電性ペーストを印刷することにより実現するため、一括して多数の半導体部品を基板に内蔵することが可能であり、フリップチップ工法により配線層と接続する手法に比べて、生産性を向上させることが可能である。
また、前述の工程により製造された部品内蔵基板の片側には、金属板が形成されているため、内蔵された半導体部品の放熱効果が得られ、また金属板により部品内蔵基板の剛性を確保することができ、落下などの衝撃に対し半導体部品の信頼性を確保することが可能になる。
本発明の活用例として、小型・薄型化への要求が大きい携帯電話などの携帯情報端末に使用される部品内蔵基板が挙げられる。
本発明の第一の実施の形態としての部品内蔵基板の製造方法を適用した部品内蔵基板の断面図である。 （ａ）〜（ｈ）は本発明の部品内蔵基板の製造方法の第１の実施の形態を示す工程図である。 （ａ）は図２（ｈ）に示した部品内蔵基板の金属板８ａ側から見た平面図であり、（ｂ）は（ａ）のＩＩＩｂ−ＩＩＩｂ線断面図である。 （ａ）は完成後の部品内蔵基板を他の配線層８−１側からみた平面図であり、（ｂ）は（ａ）のＩＶｂ−ＩＶｂ線断面図である。 本発明の第２の実施の形態としての部品内蔵基板の製造方法の工程図の一部である。 本発明の第３の実施の形態としての部品内蔵基板の断面図である。 本発明の第４の実施の形態としての部品内蔵基板を用いたモジュール回路の断面図である。 部品内蔵基板の従来例を示す断面図である。
符号の説明
１ 半導体部品
２ 電極（パッド）
４ａ、４ｂ プリグレグ
４−１、４−２、４−３ 層間絶縁層
５−１、５−２、５−３ ビア
６−１、６−２、６−３ 配線層
８ａ 金属
９ 接着剤

Claims (16)

  1. 層間絶縁層と、該層間絶縁層に埋め込まれた半導体部品と、該層間絶縁層の両面に形成され、前記半導体部品の電極と電気的に接続された配線層とを備えたことを特徴とする部品内蔵基板。
  2. 前記配線層と前記半導体部品の電極とが前記層間絶縁層に形成されたビアを介して接続されていることを特徴とする請求項１に記載の部品内蔵基板。
  3. 前記層間絶縁層の表面の配線層に他の半導体部品の電極が電気的に接続されていることを特徴とする請求項１または２記載の部品内蔵基板。
  4. 前記半導体部品は、前記電極が形成された回路面の反対側の非回路面が前記層間絶縁層の他方の面とほぼ同一面となるように埋め込まれ、かつ前記層間絶縁層の他方の面及び前記非回路面に接着剤で金属板が接続されていることを特徴とする請求項１から３のいずれか１項記載の部品内蔵基板。
  5. 前記半導体部品の非回路面と前記金属板とを接続する接着剤は、少なくともエポキシ系樹脂より熱伝導性が優れていることを特徴とする請求項１から４のいずれか１項記載の部品内蔵基板。
  6. 前記金属板は、前記層間絶縁層の他方の面に他の配線層が形成されるようにパターニングされていることを特徴とする請求項１から５のいずれか１項記載の部品内蔵基板。
  7. 前記金属板は、前記半導体部品の非回路面と接続されている部分が残るようにパターニングされており、前記層間絶縁層の他方の面に他の配線層が形成されていることを特徴とする請求項１から６のいずれか１項記載の部品内蔵基板。
  8. 前記半導体部品の非回路面には放熱板が設けられていることを特徴とする請求項７記載の部品内蔵基板。
  9. 前記金属板は、銅であることを特徴とする請求項１から８のいずれか１項記載の部品内蔵基板。
  10. 前記層間絶縁層には、抵抗器、コンデンサ、インダクタ等の受動部品のうち、少なくとも１つが内蔵されていることを特徴とする請求項１から９のいずれか１項記載の部品内蔵基板。
  11. 前記半導体部品は、ウエハーレベルのチップサイズパッケージであることを特徴とする請求項１から１０のいずれか１項記載の部品内蔵基板。
  12. 前記半導体部品は、ベアチップであることを特徴とする請求項１から１１のいずれか１項に記載の部品内蔵基板。
  13. 金属板の上に半導体部品の非回路面側を接着剤により固定する工程と、
    前記半導体部品が固定された金属板の上に前記半導体部品を覆うように層間絶縁層を形成する工程と、
    前記層間絶縁層の上に銅箔を積層する工程と、
    前記層間絶縁層及び前記銅箔に層間接続用の穴を形成する工程と、
    前記層間接続用の穴にめっきを形成、または導電性ペーストを印刷する工程と、
    前記銅箔をパターニングして配線層を形成する工程と、
    前記金属板をエッチングして他の配線層を形成する工程とを有することを特徴とする部品内蔵基板の製造方法。
  14. 金属板の上に半導体部品の非回路面側を接着剤により固定する工程と、
    前記半導体部品が固定された金属板の上に前記半導体部品を覆うように層間絶縁層を形成する工程と、
    前記層間絶縁層の上に銅箔を積層する工程と、
    前記層間絶縁層及び前記銅箔に層間接続用の穴を形成する工程と、
    前記層間接続用の穴にめっきを形成、または導電性ペーストを印刷する工程と、
    前記銅箔をパターニングして配線層を形成する工程と、
    前記金属板をエッチングして他の配線層及び必要に応じた放熱板を形成する工程とを有することを特徴とする部品内蔵基板の製造方法。
  15. 前記半導体部品を前記金属板に固定する際に、抵抗器、コンデンサ、インダクタ等の受動部品のうち、少なくとも１つを固定することを特徴とする請求項１３または１４記載の部品内蔵基板の製造方法。
  16. 前記層間絶縁層の表面の配線層に他の半導体部品の電極をはんだで接続することを特徴とする請求項１３から１５のいずれか１項記載の部品内蔵基板の製造方法。
JP2004232184A 2004-08-09 2004-08-09 部品内蔵基板及び部品内蔵基板の製造方法 Pending JP2006049762A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004232184A JP2006049762A (ja) 2004-08-09 2004-08-09 部品内蔵基板及び部品内蔵基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004232184A JP2006049762A (ja) 2004-08-09 2004-08-09 部品内蔵基板及び部品内蔵基板の製造方法

Publications (1)

Publication Number Publication Date
JP2006049762A true JP2006049762A (ja) 2006-02-16

Family

ID=36027936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004232184A Pending JP2006049762A (ja) 2004-08-09 2004-08-09 部品内蔵基板及び部品内蔵基板の製造方法

Country Status (1)

Country Link
JP (1) JP2006049762A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266197A (ja) * 2006-03-28 2007-10-11 Ngk Spark Plug Co Ltd 配線基板
EP1906436A2 (en) 2006-09-29 2008-04-02 TDK Corporation Semiconductor-embedded substrate and manufacturing method thereof
JP2008205123A (ja) * 2007-02-19 2008-09-04 Fujikura Ltd 電子部品内蔵型配線基板及びその実装部品
JP2009246271A (ja) * 2008-03-31 2009-10-22 Tdk Corp 電子素子内蔵基板への配線方法および電子素子内蔵基板の製造方法
US7696442B2 (en) 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
WO2014076779A1 (ja) * 2012-11-14 2014-05-22 株式会社メイコー 部品内蔵基板の製造方法
JPWO2014188493A1 (ja) * 2013-05-20 2017-02-23 株式会社メイコー 部品内蔵基板及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197849A (ja) * 2001-10-18 2003-07-11 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP2004146419A (ja) * 2002-10-22 2004-05-20 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP2004200201A (ja) * 2002-12-16 2004-07-15 Taiyo Yuden Co Ltd 電子部品内蔵型多層基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197849A (ja) * 2001-10-18 2003-07-11 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP2004146419A (ja) * 2002-10-22 2004-05-20 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP2004200201A (ja) * 2002-12-16 2004-07-15 Taiyo Yuden Co Ltd 電子部品内蔵型多層基板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696442B2 (en) 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
US8863378B2 (en) 2005-06-03 2014-10-21 Ngk Spark Plug Co., Ltd. Method for manufacturing a wiring board
JP2007266197A (ja) * 2006-03-28 2007-10-11 Ngk Spark Plug Co Ltd 配線基板
JP4497548B2 (ja) * 2006-03-28 2010-07-07 日本特殊陶業株式会社 配線基板
EP1906436A2 (en) 2006-09-29 2008-04-02 TDK Corporation Semiconductor-embedded substrate and manufacturing method thereof
JP2008205123A (ja) * 2007-02-19 2008-09-04 Fujikura Ltd 電子部品内蔵型配線基板及びその実装部品
JP2009246271A (ja) * 2008-03-31 2009-10-22 Tdk Corp 電子素子内蔵基板への配線方法および電子素子内蔵基板の製造方法
WO2014076779A1 (ja) * 2012-11-14 2014-05-22 株式会社メイコー 部品内蔵基板の製造方法
JPWO2014076779A1 (ja) * 2012-11-14 2016-09-08 株式会社メイコー 部品内蔵基板の製造方法
JPWO2014188493A1 (ja) * 2013-05-20 2017-02-23 株式会社メイコー 部品内蔵基板及びその製造方法

Similar Documents

Publication Publication Date Title
JP5026400B2 (ja) 配線基板及びその製造方法
JP3813402B2 (ja) 半導体装置の製造方法
JP4838068B2 (ja) 配線基板
JP4072176B2 (ja) 多層配線基板の製造方法
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
US20100139962A1 (en) Wiring board and method of manufacturing the same
JP2005217225A (ja) 半導体装置及びその製造方法
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP4950693B2 (ja) 電子部品内蔵型配線基板及びその実装部品
KR20100123399A (ko) 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20100065635A (ko) 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
JP2004064043A (ja) 半導体パッケージング装置
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP4900624B2 (ja) 回路装置
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP2007318090A (ja) 配線基板の製造方法
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP5289880B2 (ja) 配線基板
JP6994342B2 (ja) 電子部品内蔵基板及びその製造方法
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
KR101092945B1 (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
JP2008078683A (ja) 多層配線基板
JP4467540B2 (ja) 回路装置
JP5106351B2 (ja) 配線基板およびその製造方法
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100629