JP2009246271A - 電子素子内蔵基板への配線方法および電子素子内蔵基板の製造方法 - Google Patents

Abstract

【課題】電子素子内蔵基板に内蔵された電子素子と、電子素子内蔵基板の外部層に形成されるランドとを精度良く配線可能な配線方法を提供する。
【解決手段】端子電極１４ａ、１４ｂを有する電子素子１２を基板１０に実装する工程と、前記端子電極の位置を認識する工程と、前記電子素子が実装された基板の上に外部層を積層する工程と、前記外部層の表面にランド２４ａ〜２４ｆを形成する工程と、前記ランドの位置と、前記端子電極の位置とを照合し、レーザ照射経路を算出する工程と、前記レーザ照射経路に合わせて、前記外部層が積層された基板にレーザを照射し、前記ランドの位置と前記端子電極の位置とを繋ぐ配線穴を形成する工程と、前記配線穴を導体３２で埋めて、前記ランドと前記端子電極を電気的に接続する配線を形成する工程と、を有する配線方法。
【選択図】図６

Description

本発明は、電子素子内蔵基板への配線方法および電子素子内蔵基板の製造方法に関し、より詳細には、電子素子内蔵基板に内蔵された電子素子と、電子素子内蔵基板の外部層に形成されるランドとの配線方法等に関する。

多層基板等において、積層方向に配線を行う従来技術としては、レーザやドリル等によって積層方向に沿う配線穴を形成し、これに導体を充填する方法等が知られている。また、配線穴の形成位置制度を向上させるために、基板に形成された基準マークの位置を測定し、基準マークの位置測定データに基づいて配線穴を形成する配線方法が提案されている（特許文献１等参照）。

一方で、多層基板のなかには、基板内部に電子素子を内蔵しているものがある。このような基板では、電子素子を基板に実装する際に、設計上定められた電子素子の実装位置に対して、電子素子がずれた位置に実装される場合がある。

電子素子がずれた位置に実装されると、電子素子の端子電極と基板のランドとの間に相対的な位置ずれが発生するため、従来技術に係る配線方法では、端子電極からずれた位置に配線穴が形成される場合があり、問題となっていた。
特開２００２−００９４５１号公報

本発明の目的は、電子素子内蔵基板に内蔵された電子素子と、電子素子内蔵基板の外部層に形成されるランドとを精度良く配線可能な配線方法を提供することである。

上記目的を解決するため、本発明に係る電子素子内蔵基板への配線方法は、
端子電極を有する電子素子を基板に実装する工程と、
前記端子電極の位置を認識する工程と、
前記電子素子が実装された基板の上に外部層を積層する工程と、
前記外部層の表面にランドを形成する工程と、
前記ランドの位置と、前記端子電極の位置とを照合し、レーザ照射経路を算出する工程と、
前記レーザ照射経路に合わせて、前記外部層が積層された基板にレーザを照射し、前記ランドの位置と前記端子電極の位置とを繋ぐ配線穴を形成する工程と、
前記配線穴を導体で埋めて、前記ランドと前記端子電極を電気的に接続する配線を形成する工程と、を有する。

また、例えば、本発明に係る電子素子内蔵基板への配線方法は、前記ランドの位置を認識する工程をさらに有していてもよい。また、例えば、前記電子素子の前記端子電極の表面には、前記レーザを照射された際に前記端子電極を保護する保護膜が設けられていてもよい。

本発明の配線方法は、電子素子の位置を認識し、ランド位置と端子電極の位置とを照合して配線穴を形成するため、電子素子がずれた位置に実装されても、外部層に形成されるランドと内蔵基板の端子電極とを精度良く配線することができる。また、レーザを基板に照射して配線穴を形成するため、精度良く配線できる上に、配線距離を短縮することができる。

また、例えば、前記端子電極の位置を認識する工程では、前記端子電極を撮像して前記端子電極の位置を認識し、前記ランドの位置を認識する工程では、前記外部層に形成された前記ランドを撮像して前記ランドの位置を認識してもよい。

また、例えば、前記端子電極の位置を認識する工程では、前記端子電極の位置を記憶装置に記憶させてもよい。

また、例えば、前記端子電極の位置を認識する工程では、基準位置に対する前記端子電極の位置を認識し、前記ランドの位置を認識する工程では、前記基準位置に対する前記ランドの位置を認識してもよい。

前記端子電極の位置を認識する工程において、上述のような方法によって端子電極を認識することにより、外部層に形成されるランドと内蔵基板の端子電極とを、より精度良く配線することができる。

また、例えば、本発明に係る配線方法は、
配線パターン層を前記基板に積層する工程と、
前記配線パターン層の位置を認識する工程と、
前記外部層の方面に第２ランド形成する工程と、
前記第２ランドの位置を認識する工程と、
前記第２ランドの位置と、前記配線パターン層の位置とを照合し、第２レーザ照射経路を算出する工程と、
前記第２レーザ照射経路に合わせて、前記外部層が積層された基板にレーザを照射し、前記第２ランドの位置と前記配線パターン層を繋ぐ第２配線穴を形成する工程と、
前記第２配線穴を導体で埋めて、前記第２ランドと前記配線パターン層を電気的に接続する第２配線を形成する工程と、をさらに有していてもよい。

配線パターン層についても、電子素子の端子電極と同様に、ランド位置と配線パターン層の位置とを照合して配線穴を形成することによって、両者を精度良く配線し、また、配線距離を短縮することができる。

本発明に係る電子素子内蔵基板の製造方法は、上記いずれかに記載の電子素子内蔵基板の配線方法によって配線することを特徴とする。本発明の製造方法によれば、電子素子がずれた位置に実装されても、外部層に形成されるランドと内蔵基板の端子電極とが精度良く配線されるため、配線不良等を防止することができる。

以下、本発明を、図面に示す実施形態に基づき説明する。
図１は、本発明の一実施形態に係る配線方法において、端子電極の位置を認識する工程を表した模式断面図、
図１Ａは、基板に実装される電子素子の端子電極部を拡大した拡大断面図、
図２は、本発明の一実施形態に係る配線方法において、外部層を積層する工程と、外部層の表面にランドを形成する工程とを表した模式断面図、
図３は、本発明の一実施形態に係る配線方法において、ランドの位置を認識する工程を表した模式断面図、
図４は、本発明の一実施形態に係る配線方法において、レーザ照射経路を算出する工程を表した模式断面図、
図５は、本発明の一実施形態に係る配線方法において、配線穴を形成する工程を表した模式断面図、
図６は、本発明の一実施形態に係る配線方法において、レーザ配線部を形成する工程を表した模式断面図、
図７は、本発明の一実施形態に係る配線方法に用いる装置の概要を表したブロック図、
図８は、本発明の第２実施形態に係る配線方法において、レーザ照射経路を算出する工程を表した模式断面図、
図９は、本発明の第２実施形態に係る配線方法において、レーザ照射経路を算出する工程を表した模式断面図、
図１０は、本発明の第２実施形態に係る配線方法において、第３配線層にランドを形成する工程を表した模式断面図である。
第１実施形態

図６は、本発明の第１実施形態に係る配線方法によって配線された第６段階の電子素子内蔵基板１０ｆを表す断面図である。第６段階基板１０ｆは、積層方向Ｄに沿って積層された第１〜第３配線層１６，２０，２４と、第１、第２樹脂層１８，２２とを有する。

各配線層１６，２０，２４には、配線パターンやランド等を構成する配線が形成されている。例えば、第２配線層２０には、第１〜第３配線パターン２０ａ〜２０ｃが形成されており、第３配線層２４には、第１〜第６ランド２４ａ〜２４ｆが形成されている。

さらに、電子素子内蔵基板１０ｆには、第１および第２端子電極１４ａ，１４ｂを有する電子素子１２が内蔵されている。第１端子電極１４ａは、第３配線層２４の第１ランド２４ａに対して、第１レーザ配線部３４ａを介して電気的に接続されている。同様に、第２端子電極１４ｂは、第３配線層２４の第２ランド２４ｂに対して、第２レーザ配線部３４ｂを介して電気的に接続されている。

第１および第２レーザ配線部３４ａ，３４ｂは、積層方向Ｄに沿って配線するだけでなく、積層方向Ｄに対して任意の角度を有する方向に配線することができる。

したがって、積層方向Ｄに沿う方向の配線と、積層方向Ｄに垂直な層表面方向Ｌに沿う方向の配線とを組み合わせて配線する従来技術のように、階段状に配線を形成する必要がなく、直線状に配線を形成できる。このように、本実施形態による配線方法によれば、第１および第２端子電極１４ａ，１４ｂと、第１および第２ランド２４ａ，２４ｂとを、最短の経路で配線することができる。また、層表面方向に沿う方向に配線するための配線層を、端子電極１４ａ，１４ｂと、ランド２４ａ，２４ｂとの間に設ける必要がないため、基板の構造もシンプルになり、製造も容易である。

また、さらに、本実施形態による配線方法によれば、後述のように、電子素子１２がずれた位置に実装されても、第１および第２端子電極１４ａ，１４ｂと、第１および第２ランド２４ａ，２４ｂとを精度良く配線することができる。以下に、本発明の一実施形態に係る配線方法および電子素子内蔵基板１０ｆの製造方法について説明する。

はじめに、図１に示す電子素子１２が、第１配線層１６、第１樹脂層１８および第２配線層２０を有する第１段階基板１０ａに実装される。電子素子１２は、端子電極１４ａ，１４ｂが形成された表面とは反対側の表面を基板１０ａ側に向けて実装される。このとき、電子素子１２は、マウント装置等によって設置され、フェースアップ等によって第２配線層２０に搭載されてもよい。

実装される電子素子１２の端子電極１４ａ，１４ｂの表面には、図１Ａに示すような保護膜１５が形成されていてもよい。保護膜１５が形成されていれば、端子電極１４ａ，１４ｂの表面が、配線穴を形成する際に行われるレーザ照射によって損傷することを防止できるため、端子電極１４ａ，１４ｂに対して良好に配線することができる。

電子素子１２が第１段階基板１０ａに実装された後に、図１に示す第１カメラユニット４０を用いて、第１段階基板１０ａに実装された電子素子１２を撮像する。本実施形態では、図７に示すように、第１カメラユニット４０は、実装装置５８の実装用テーブル５６に備えられた第１段階基板１０ａに実装された電子素子１２を撮像する。撮像された電子素子１２の画像データは、配線穴形成装置６０の制御部４４に送信される。制御部４４は、第１カメラユニット４０から送られた画像データを解析することによって、電子素子１２の端子電極１４ａ，１４ｂの位置を認識することができる。

端子電極１４ａ，１４ｂの位置を認識する際に用いられる基準を、どのように設定するかについては、特に限定されず、任意の基準を用いることができる。たとえば、第１カメラユニット４０は、図１に示す第１段階基板１０ａ等に設けられた不図示の基準マーク等を、端子電極１４ａ，１４ｂとともに撮像し、基準マークの位置を基準として端子電極１４ａ，１４ｂの位置を認識しても良い。また、その他の例として、制御部４４が第１カメラユニット４０の位置を認識し、第１カメラユニット４０の位置を基準として、撮像された画像データから端子電極１４ａ，１４ｂの位置を認識してもよい。なお、認識された端子電極１４ａ，１４ｂは、制御部４４に備えられる不図示の記憶装置に記憶されてもよい。

次に、図１に示す電子素子１２が実装された第１段階基板１０ａには、第２樹脂層２２が積層され、図２に示す第３段階基板１０ｃが作製される。本実施形態に係る第２樹脂層２２は、Ｂステージのエポキシ樹脂等を原材料とする第１〜第３シート２２ａ〜２２ｃを組み合わせて構成されている。第２樹脂層２２は、例えば、第１〜第３シート２２ａ〜２２ｃを、図１に示す電子素子１２が実装された第１段階基板１０ａに貼り合わせた後に、熱プレスを行うことによって図２に示すように積層される。

さらに、図２に示す第３段階基板１０ｃにおける第２樹脂層２２の表面には、第１〜第６ランド２４ａ〜２４ｆを有する第３配線層２４が形成され、第４段階基板１０ｄ（図３）が作製される。第３配線層２４の形成方法は特に限定されないが、たとえば、第２樹脂層２２の表面全体を導体でコートした後に、フォトリソグラフィ及びエッチングによりパターン作製を行うことによって形成することができる。

第１〜第６ランド２４ａ〜２４ｆを有する第３配線層２４が形成された後に、本実施形態では、図３に示す第２カメラユニット４２を用いて、第１〜第６ランド２４ａ〜２４ｆが形成されている第３配線層２４の表面を撮像する。第２カメラユニット４２によって撮像された第３配線層２４の画像データは、図７に示す配線穴形成装置６０の制御部４４に送信される。制御部４４は、第２カメラユニット４２から送られた画像データを解析することによって、第３配線層２４の各ランド２４ａ〜２４ｆの位置を認識することができる。

本実施形態では、図６に示すように、第１および第２ランド２４ａ，２４ｂと、電子素子１２の端子電極１４ａ，１４ｂとを接続するため、図７に示す制御部４４は、図３に示す第１および第２ランド２４ａ，２４ｂの位置を認識する。第１および第２ランド２４ａ，２４ｂの位置を認識する際に用いられる基準は、どのような基準を用いてもよいが、例えば、図１に示す端子電極１４ａ，１４ｂの位置を認識する際と同様の基準を用いることができる。

次に、図７に示す制御部４４は、電子素子１２の端子電極１４ａ，１４ｂの位置と、第１および第２ランド２４ａ，２４ｂの位置とを照合することによって、図４に示す第１および第２レーザ照射経路２６ａ，２６ｂを算出する。第１レーザ照射経路２６ａは、第１ランド２４ａと第１端子電極１４ａとを接続する第１配線穴３０ａ（図５）を形成するためのものである。したがって、第１ランド２４ａの位置が第１レーザ照射経路２６ａの始点となり、第１端子電極１４ａの位置が第１レーザ照射経路２６ａの終点となる。また、第２レーザ照射経路２６ｂは、第２ランド２４ｂと第２端子電極１４ｂとを接続する第２配線穴３０ｂ（図５）を形成するためのものであり、第１レーザ照射経路２６ａと同様にして、第２ランド２４ｂおよび第２端子電極２４ｂの位置から算出される。

なお、第２カメラユニット４２による撮像は、図７に示すＸＹテーブル４６の上に第４段階基板１０ｄを設置して行うことができる。ここで、ＸＹテーブル４６は、制御部４４からの指令を受けて、内蔵基板１０ｄの位置を移動させ、内蔵基板１０ｄに対するレーザ２８の照射位置を調整することができる。ＸＹテーブル４６の上に第４段階基板１０ｄを設置した状態で、各ランド２４ａ〜２４ｆの位置を認識すれば、制御部４４は、レーザ２８を照射すべき位置を直接認識することができる。したがって、制御部４４は、撮像された第４段階基板１０ｄと、撮像時のＸＹテーブル４６の位置を照合することによって、配線穴形成装置６０は、基板１０ｄに対して、より高精度に配線穴３０ａ，３０ｂを形成することができる。また、制御部４４は、ＸＹテーブル４６と第４段階基板１０ｄとの位置合わせを省略できる。

図７に示す制御部４４は、図４に示す第１および第２レーザ照射経路２６ａ，２６ｂを算出した後、レーザ照射経路２６ａ，２６ｂに合わせて第４段階基板１０ｄにレーザ２８を照射する。図７に示すように、配線穴形成装置６０は、制御部４４の他に、レーザ発振器４８，Ｘ軸ガルバノ５０，Ｙ軸ガルバノ５２、Ｆθレンズ５４およびＸＹテーブル４６を有している。

制御部４４は、レーザ発振器４８を制御することによって、ＸＹテーブル４６の上に設置された第４段階基板１０ｄに照射するレーザ２８の強度または照射時間等を決定することができる。また、制御部４４は、Ｘ軸ガルバノ５０、Ｙ軸ガルバノ５２およびＸＹテーブル４６等を制御し、第４段階基板１０ｄに対するレーザ２８の照射位置を決定することができる。

制御部４４は、配線穴形成装置６０のレーザ発振器４８等を制御することによって、第４段階基板１０ｄに対してレーザ２８を照射し、図５に示す第１および第２配線穴３０ａ，３０ｂを形成する。この際、レーザ照射経路２６ａ，２６ｂ上にある第１および第２ランド２４ａ，２４ｂの一部は、レーザ２８によって、第２樹脂層２２と同様に貫通される。また、レーザ２８の照射時間および強度は、第１および第２端子電極１４ａ，１４ｂを大きく損傷させないように調整される。本実施形態に係る配線方法では、上述のようなレーザ照射により、第１および第２配線穴３０ａ，３０ｂが形成された第５段階基板１０ｅが作製される。

次に、第１および第２配線穴３０ａ，３０ｂを図６に示す導電材３２で埋め、第１および第２ランド２４ａ，２４ｂと、第１および第２端子電極１４ａ，１４ｂとを電気的に接続する第１および第２レーザ配線部３４ａ，３４ｂを形成する。第１および第２配線穴３０ａ，３０ｂを導電材３２で埋める方法については、特に限定されないが、例えば無電解または電解メッキ法等を用いることができる。また、導電材３２としては、特に限定されないが、例えばＣｕ等を使用することができる。なお、第１および第２配線穴３０ａ，３０ｂを導電材３２で埋める前に、レーザ照射によって配線穴３０ａ，３０ｂに発生したスミアを除去する作業が行われてもよい。

本実施形態に係る配線方法は、端子電極１４ａ，１４ｂの位置と、ランド２４ａ，２４ｂの位置とに基づき、レーザ照射経路２６ａ，２６ｂを決定するため、高精度に配線部３４ａ，３４ｂを形成することができる。特に、電子素子１２は、設計上定められた実装位置に対してずれた位置に実装される場合があり、実装条件によって異なるが、数μｍ〜数十μｍの位置ずれが発生する場合がある。本実施形態に係る配線方法によれば、電子素子１２がずれた位置に実装された場合でも、端子電極部１４ａ，１４ｂと、ランド２４ａ，２４ｂを正確に接続する配線部３４ａ，３４ｂを形成することができる。

樹脂層に形成された積層方向Ｄに沿う方向の配線（ビア穴）と、積層方向Ｄに垂直な層表面方向Ｌに沿う方向の配線（中間配線層）とを組み合わせて配線する従来技術では、各層を積層する際に、配線位置のずれが累積される場合があった。また、電子素子の実装位置のずれに対応して、電子素子とランドを繋ぐ配線部全体の位置がずれる従来技術では、ランドを広く形成することによって電子素子等の位置のずれを吸収し、端子電極とランドの導通を確保する必要があった。

しかし、本実施形態による配線方法では、電子素子１２を実装した後に配線部３４ａ，３４ｂの経路を決定するため、実装位置および配線位置のずれを考慮してランドを広くする必要がなく、ランド２４ａ，２４ｂを小型化するこができる。したがって、本実施形態による配線方法では、第３配線層２４に形成されるランド等の配線を高密度化することができる。

また、本実施形態に係る配線方法は、レーザ照射前にランド２４ａ，２４ｂの位置を認識するため、レーザ２８をランド２４ａ，２４ｂに対して正確に照射することができる。したがって、本実施形態に係る配線方法は、ランド２４ａ，２４ｂの形状が複雑であったり、小型である場合でも、端子電極１４ａ，１４ｂとランド２４ａ，２４ｂを確実に接続するレーザ配線部３４ａ，３４ｂを形成することができる。

また、電子素子１２の上に配線層等が形成された後では、第４段階基板１０ｄ内部に存在する端子電極１４ａ，１４ｂの位置を認識することは困難である。しかし、本実施形態に係る配線方法は、図１に示すように、第１段階基板１０ａに電子素子１２が実装された段階で端子電極１４ａ，１４ｂの位置を認識するため、端子電極１４ａ，１４ｂの位置を容易かつ正確に認識することができる。
第２実施形態

図８は、本発明の第２実施形態に係る配線方法において、第１〜第４レーザ照射経路７０ａ〜７０ｄを算出する工程を説明したものである。第２実施形態に係る配線方法は、電子素子１２を第１段階基板１０ａに実装して端子電極１４ａ，１４ｂの位置を認識し、第２樹脂層２２および第３配線層９４を積層して第４段階基板９０ｄを得る工程を有する。これらの工程については、第１実施形態に係る配線方法において、第４段階基板１０ｄを得る工程と重複するため、説明を省略する。

第２実施形態に係る配線方法では、レーザ照射によってレーザ配線部が形成される前の段階では、図８に示す第３配線層９４にランドが形成されていない。したがって、図３に示す第１実施形態に係る配線方法のように、カメラユニットを用いてランドを撮像し、ランド位置を認識する工程は省略される。しかし、配線穴形成装置６０の制御部４４（図７）は、図８に示す第４段階基板９０ｄに設けられた不図示の基準マーク等を認識することによって、レーザ照射の後に第３配線層９４に形成されるランド９４ａ〜９４ｆ（図１０）の位置を算出する。

配線穴形成装置６０の制御部４４（図７）は、電子素子１２の端子電極１４ａ，１４ｂの位置と、算出したランドと位置とを照合することによって、図８に示す第１および第２レーザ照射経路７０ａ，７０ｂを算出する。第１レーザ照射経路７０ａは、レーザ照射の後に形成される第１ランド９４ａ（図１０）と、図８に示す第１端子電極１４ａとを接続する配線穴を形成するためのものである。

第２実施形態では、制御部４４によって算出された第１ランド９４ａ（図１０）の位置が、第１レーザ照射経路７０ａの始点となる。また、図１に示す第１カメラユニット４０を用いて認識された第１端子電極１４ａの位置が、第１レーザ照射経路７０ａ（図８）の終点となる。また、第２レーザ照射経路７０ｂは、レーザ照射の後に形成される第２ランド９４ｂ（図１０）と、図８に示す第２端子電極１４ｂとを接続する配線穴を形成するためのものである。第２レーザ照射経路７０ｂは、第１レーザ照射経路７０ａと同様にして、第２ランド９４ｂおよび第２端子電極１４ｂの位置から算出される。

第２実施形態では、配線穴形成装置６０の制御部４４（図７）は、図８に示す第１および第２レーザ照射経路７０ａ，７０ｂに加えて、第３および第４レーザ照射経路７０ｃ，７０ｄを算出する。第３レーザ照射経路７０ｃは、レーザ照射の後に形成される第３ランド９４ｃ（図１０）と、図８に示す第１配線パターン２０ａとを接続する配線穴を形成するためのものである。また、第４レーザ照射経路７０ｄは、第４ランド９４ｄ（図１０）と、第２配線パターン２０ｂとを接続する配線穴を形成するためのものである。

第２実施形態に係る配線方法では、図１に示す第１カメラユニット４０を用いて、第２樹脂層２２および第３配線層９４（図８）が第１段階基板１０ａに積層される前に、第１および第２配線パターン２０ａ，２０ｂの位置を認識する。第３配線層９４が積層された後、制御部４４（図７）は、第２配線パターン２０ａ，２０ｂの位置と、算出したランドと位置とを照合することによって、図８に示す第３および第４レーザ照射経路７０ｃ，７０ｄを算出する。

図７に示す制御部４４は、図８に示す第１〜第４レーザ照射経路７０ａ〜７０ｄを算出した後、レーザ照射経路７０ａ〜７０ｄに合わせて第４段階基板９０ｄにレーザ２８を照射して配線穴を形成する。さらに、レーザ照射によって形成された配線穴を、図９に示す導電材３２で埋めることによって、第１〜第４レーザ配線部７４ａ〜７４ｄを形成する。第２実施形態において、各レーザ照射経路７０ａ〜７０ｄにレーザを照射して配線穴を形成する工程は、第１実施形態において第１および第２配線穴３０ａ，３０ｂ（図５）を形成する工程と同様である。また、第２実施形態において、配線穴を導電材３２で埋めて第１〜第４レーザ配線部７２ａ〜７２ｄ（図９）を形成する工程は、第１実施形態において第１および第２レーザ配線部３４ａ，３４ｂ（図６）を形成する工程と同様である。

第１〜第４レーザ配線部７４ａ〜７４ｄを形成した後、図１０に示すように、第３配線層９４に第１〜第６ランド９４ａ〜９４ｆを形成する。第２実施形態に係る配線方法では、以上のようにして第１，第２レーザ配線部７４ａ，７４ｂを形成し、第１，第２ランド９４ａ，９４ｂと第１，第２端子電極１４ａ，１４ｂを電気的に接続する。また、第１，第２レーザ配線部７４ａ，７４ｂに加えて、第３，第４レーザ配線部７４ｃ，７４ｄを形成し、第３，第４ランド９４ｃ，９４ｄと第３，第４配線パターン２０ｃ，２０ｄとを電気的に接続する。

第２実施形態に係る配線方法は、端子電極１４ａ，１４ｂの位置を認識し、第１および第２レーザ照射経路７０ａ，７０ｂを決定するため、第１実施形態と同様に、高精度に配線部７４ａ，７４ｂを形成することができる。また、第２実施形態に係る配線方法は、基板内部に形成された配線パターン２０ａ，２０ｂの位置を認識し、第３および第４レーザ照射経路７０ｃ，７０ｄを決定するため、表面のランドと内部の配線パターンを正確に配線することができる。したがって、配線パターンまたはランド等の配線が微細化（集積化）しても、配線間を短絡させることなく、確実に層間を配線することができる。

また、第２実施形態に係る配線方法では、第１実施形態と同様に、電子素子１２を実装した後に配線部７４ａ〜７４ｄの経路を決定するため、実装位置のずれを考慮してランドを広くする必要がなく、第３配線層９４のランド９４ａ〜９４ｄを小型化することができる。したがって、本実施形態による配線方法では、第３配線層９４に形成されるランド等の配線を高密度化することができる。
その他の実施形態

上述の第１および第２実施形態に係る配線方法では、第１および第２カメラを用いて端子電極およびランド等を撮像して位置を認識したが、端子電極およびランド等の位置を認識する方法としては、これに限定されない。たとえば、光学センサー等を用いて端子電極およびランド等の位置を認識しても良いし、基板もしくは電子素子等に備えられた基準マーク等の位置を検出することによって、間接的に端子電極およびランド等の位置を検出してもよい。

なお、本発明に係る配線方法において、配線層に形成される配線パターン２０ａ〜２０ｃおよびランド２４ａ〜２４ｆ，９４ａ〜９４ｆの形成方法は、フォトリソグラフィおよびエッチング等によって形成する方法に限定されず、その他の方法も用いて配線パターンまたはランドを形成してもよい。

図１は、本発明の第１実施形態に係る配線方法において、端子電極の位置を認識する工程を表した模式断面図である。 図１Ａは、基板に実装される電子素子の端子電極部を拡大した拡大断面図である。 図２は、本発明の第１実施形態に係る配線方法において、外部層を積層する工程と、外部層の表面にランドを形成する工程とを表した模式断面図である。 図３は、本発明の第１実施形態に係る配線方法において、ランドの位置を認識する工程を表した模式断面図である。 図４は、本発明の第１実施形態に係る配線方法において、レーザ照射経路を算出する工程を表した模式断面図である。 図５は、本発明の第１実施形態に係る配線方法において、配線穴を形成する工程を表した模式断面図である。 図６は、本発明の第１実施形態に係る配線方法において、レーザ配線部を形成する工程を表した模式断面図である。 図７は、本発明の第１実施形態に係る配線方法に用いる装置の概要を表したブロック図である。 図８は、本発明の第２実施形態に係る配線方法において、レーザ照射経路を算出する工程を表した模式断面図である。 図９は、本発明の第２実施形態に係る配線方法において、レーザ照射経路を算出する工程を表した模式断面図である。 図１０は、本発明の第２実施形態に係る配線方法において、第３配線層にランドを形成する工程を表した模式断面図である。

符号の説明

１０… 基板
１０ａ… 第１段階基板
１０ｄ，９０ｄ… 第４段階基板
１２… 電子素子
１４ａ，１４ｂ… 端子電極
１５… 保護膜
２０… 第２配線層
２０ａ〜２０ｃ… 配線パターン
２２… 第２樹脂層
２４，９４… 第３配線層
２４ａ〜２４ｆ，９４ａ〜９４ｆ… ランド
２６ａ，２６ｂ，７０ａ〜７０ｄ… レーザ照射経路
３０ａ，３０ｂ… 配線穴
３２… 導電材
３４ａ，３４ｂ，７４ａ〜７４ｄ… レーザ配線部
４０，４２… カメラユニット
４４… 制御部
６０… 配線穴形成装置

Claims (8)

1. 端子電極を有する電子素子を基板に実装する工程と、
   前記端子電極の位置を認識する工程と、
   前記電子素子が実装された基板の上に外部層を積層する工程と、
   前記外部層の表面にランドを形成する工程と、
   前記ランドの位置と、前記端子電極の位置とを照合し、レーザ照射経路を算出する工程と、
   前記レーザ照射経路に合わせて、前記外部層が積層された基板にレーザを照射し、前記ランドの位置と前記端子電極の位置とを繋ぐ配線穴を形成する工程と、
   前記配線穴を導体で埋めて、前記ランドと前記端子電極を電気的に接続する配線を形成する工程と、を有する電子素子内蔵基板の配線方法。
2. 請求項１に記載された電子素子内蔵基板の配線方法であって、
   前記ランドの位置を認識する工程をさらに有する配線方法。
3. 請求項１または２に記載された電子素子内蔵基板の配線方法であって、
   前記電子素子の前記端子電極の表面には、前記レーザを照射された際に前記端子電極を保護する保護膜が設けられていることを特徴とする配線方法。
4. 請求項２または３に記載された電子素子内蔵基板の配線方法であって、
   前記端子電極の位置を認識する工程では、前記端子電極を撮像して前記端子電極の位置を認識し、
   前記ランドの位置を認識する工程では、前記外部層に形成された前記ランドを撮像して前記ランドの位置を認識することを特徴とする配線方法。
5. 請求項１から４のいずれかに記載された電子素子内蔵基板の配線方法であって、
   前記端子電極の位置を認識する工程では、前記端子電極の位置を記憶装置に記憶させることを特徴とする配線方法。
6. 請求項２から５のいずれかに記載された電子素子内蔵基板の配線方法であって、
   前記端子電極の位置を認識する工程では、基準位置に対する前記端子電極の位置を認識し、
   前記ランドの位置を認識する工程では、前記基準位置に対する前記ランドの位置を認識することを特徴とする配線方法。
7. 請求項１から６のいずれかに記載された電子素子内蔵基板の配線方法であって、
   内部配線層の配線パターンの位置を認識する工程と、
   前記外部層の表面に第２ランド形成する工程と、
   前記第２ランドの位置を認識する工程と、
   前記第２ランドの位置と、前記配線パターンの位置とを照合し、第２レーザ照射経路を算出する工程と、
   前記第２レーザ照射経路に合わせて、前記外部層が積層された基板にレーザを照射し、前記第２ランドの位置と前記配線パターン層を繋ぐ第２配線穴を形成する工程と、
   前記第２配線穴を導体で埋めて、前記第２ランドと前記配線パターン層を電気的に接続する第２配線を形成する工程と、をさらに有する配線方法。
8. 請求項１から７のいずれかに記載の電子素子内蔵基板の配線方法用いて配線することを特徴とする電子素子内蔵基板の製造方法。

Images