JP6033878B2 - 部品内蔵基板の製造方法 - Google Patents

部品内蔵基板の製造方法 Download PDF

Info

Publication number
JP6033878B2
JP6033878B2 JP2014537900A JP2014537900A JP6033878B2 JP 6033878 B2 JP6033878 B2 JP 6033878B2 JP 2014537900 A JP2014537900 A JP 2014537900A JP 2014537900 A JP2014537900 A JP 2014537900A JP 6033878 B2 JP6033878 B2 JP 6033878B2
Authority
JP
Japan
Prior art keywords
mark
component
copper
copper layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014537900A
Other languages
English (en)
Other versions
JPWO2014049721A1 (ja
Inventor
良一 清水
良一 清水
光生 岩本
光生 岩本
光昭 戸田
戸田　　光昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiko Co Ltd
Original Assignee
Meiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meiko Co Ltd filed Critical Meiko Co Ltd
Publication of JPWO2014049721A1 publication Critical patent/JPWO2014049721A1/ja
Application granted granted Critical
Publication of JP6033878B2 publication Critical patent/JP6033878B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/82132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0939—Curved pads, e.g. semi-circular or elliptical pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電気又は電子的な部品を基板内に埋め込んだ部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板に関する。
近年、電子回路基板の高密度化、高機能化に伴い、電子部品を絶縁層である絶縁基板内に埋め込んだ構造の部品内蔵基板が注目されている（例えば、特許文献１参照）。このような部品内蔵基板は、その絶縁基板の表面に配線パターンが形成されており、この配線パターンの所定位置に他の各種電子部品が表面実装されてモジュール基板として使用することができ、また、ビルドアップ法で部品内蔵多層回路基板を製造するときのコア基板として使用することもできる。
このような部品内蔵基板においては、絶縁基板の表面の配線パターンと、絶縁基板内の電子部品の端子とを電気的に接続する接続部を設ける必要がある。ここで、従来の部品内蔵基板の製造方法としては、まず、支持板上に配線パターンとなるべき銅層が形成され、この銅層上の所定位置に半田ペーストにより接続部が形成される。そして、この接続部上に端子が位置付けられるように電子部品が配設される。次いで、絶縁基板となる絶縁材料により、接続部及び電子部品が埋設され、電子部品を内蔵した中間製品が得られる。その後、この中間製品から支持板が剥離され、露出した銅層が所定形状の配線パターンに形成されることにより部品内蔵基板が得られる。
ところで、部品内蔵基板は、その表面に他の各種電子部品を表面実装する際にリフロー半田付けが行われるため、その度に半田の溶融温度以上の高温に晒される。このため、配線パターンと電子部品の端子部との間の接続部の信頼性が低下する虞がある。
そこで、部品内蔵基板においては、配線パターンと電子部品の端子部との間の接続部の熱的な信頼性の向上を図るべく、かかる接続部を形成する材料として、半田に比べて融点が高く、リフロー半田付けの際の熱の影響を受け難い銅を用いることが考えられる。この銅を用いた接続部は、例えば、電子部品を絶縁基板内に埋設した後、基板表面の配線パターンから基板内の電子部品の端子にまで至る接続孔を設け、この接続孔にめっき法を用いて銅を充填することにより形成される。この場合、絶縁基板内の電子部品の端子に向けて正確に接続孔を形成しなければならないので、製造過程においては、電子部品の位置決めの精度及び端子位置の特定の精度を向上させる必要がある。ここで、これらの精度の向上を図った部品内蔵基板の製造方法の一態様につき、以下に説明する。
まず、支持板を準備し、この支持板の上に銅層を形成する。そして、この銅層上には銅の柱状体からなるマークをめっき法により形成する。次いで、このマークを光学系のセンサーで検出したのち、検出したマークの位置を基準にして電子部品を銅層上の所定位置に位置決めし、絶縁性の接着剤で固定する。その後、固定した電子部品及びマークを絶縁材料で覆い、電子部品を埋設した絶縁基板としての絶縁層を形成する。その後、支持板を剥離し、銅層を露出させる。露出した銅層においては、マークが存在する部分をエッチング除去することによりマークを露出させる。そして、露出したマークを基準にして、電子部品の端子位置を特定し、この端子まで到達する接続孔を形成する。その後、形成された接続孔を含め銅層の全体に銅めっきを施し、接続孔内を銅で充填することにより、銅層と端子とを電気的に接続する。そして、最後に絶縁基板表面の銅層を所定の配線パターンに加工することにより、部品内蔵基板が製造される。
この製造方法によれば、電子部品の位置決めと端子位置の特定に同一のマークを基準として使用するので、電子部品の位置決め及び端子の位置の特定を精度良く行うことができる。
特開２０１０−０２７９１７号公報
ところで、上記した製造方法においては、マークを基準に電子部品を位置決めする際、マークの検出誤差が原因で、マークの検出精度が低下し、これにともない部品の位置決め精度も低下する問題がある。所定位置に正確に部品を位置決めできないと、後工程における端子位置の特定の精度にも影響する。また、今後、電子部品は更に小型化し、より高い位置決め精度が求められるため、マークの検出精度の更なる向上が望まれている。
本発明は、上記の事情に基づいてなされたものであり、その目的とするところは、マークの検出精度を向上させることができ、もって部品の位置決め及び位置の特定を精度良く行うことができる部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板を提供することにある。
上記目的を達成するために、本発明によれば、表面に配線パターンを有する絶縁基板内に、前記配線パターンと電気的に接続された端子を有する電気又は電子的な部品が内蔵されている部品内蔵基板の製造方法であって、支持板上に前記配線パターンとなるべき銅層を形成し、この銅層の前記支持板に接する第１面とは反対側の第２面上にめっき法により形成されるマークであって、前記第２面に接する基端面、前記基端面の外周縁から前記第２面に直交する方向へ延びる側面、前記側面の先端縁から先細りして円弧状に延びる外周曲面及び前記外周曲面の先端縁から延び、前記基端面に対向する頂面を有するマークを形成するマーク形成工程と、撮像した検出対象の画像を映す撮像画面内に正方形のサーチ範囲が設定されており、前記サーチ範囲内において検出対象を検出する検出手段を用いて前記マークを検出した後、検出された前記マークを基準にして前記部品を位置決めし、絶縁性の接着層を介在させて前記銅層の第２面上に前記部品を搭載する部品搭載工程と、前記部品を搭載した前記銅層の第２面上に、前記部品及び前記マークを埋設させる前記絶縁基板としての埋設層を形成する埋設層形成工程と、前記銅層から前記支持板を剥離させた後、この剥離により露出した前記銅層の第１面側から前記銅層の一部を銅のエッチングに用いられる銅エッチング剤によりエッチング除去し、前記マークの基端面の全体とともに前記埋設層を部分的に露出させるウィンドウを形成するウィンドウ形成工程と、前記ウィンドウから露出した前記マークを基準にして前記部品の端子の位置を特定し、前記端子まで到達するビアホールを形成した後、前記ビアホールに導電性材料を充填し、前記端子と前記銅層とを電気的に接続する導通ビアを形成する導通ビア形成工程と、前記導通ビアを介して前記端子と電気的に接続された前記銅層を前記配線パターンに形成するパターン形成工程とを備えており、前記マーク形成工程は、前記サーチ範囲の中心であるサーチ中心から前記サーチ範囲の縁辺まで延びる仮想線をサーチ基準線とし、前記マークの中心を前記サーチ中心と合致させた状態で、前記マークの中心から前記サーチ基準線と同じ方向で、且つ、前記マークにおける前記頂面と前記外周曲面との境界である外形稜線まで延びる仮想線をマーク基準線としたとき、前記マーク基準線の長さが前記サーチ基準線の３０％以上の範囲となる位置に前記マークの外形稜線が存在する形状に前記マークを形成することを特徴とする部品内蔵基板の製造方法が提供される。
好ましくは、前記マークが平面視円形状に形成される態様とする。
また、前記マークが平面視正方形状に形成される態様とすることが好ましい。
また、前記マークが平面視リング形状に形成される態様とすることが好ましい。
また、本発明によれば、上記した部品内蔵基板の製造方法を用いて製造され、前記銅層の第２面に接する基端面、前記基端面の外周縁から前記第２面に直交する方向へ延びる側面、前記側面の先端縁から先細りして円弧状に延びる外周曲面及び前記外周曲面の先端縁から延び、前記基端面に対向する頂面を有するマークを備えていることを特徴とする部品内蔵基板が提供される。
本発明に係る部品内蔵基板の製造方法は、マーク形成工程において、検出手段のサーチ範囲の中心であるサーチ中心からサーチ範囲の縁辺まで延びる仮想線をサーチ基準線とし、マークの中心をサーチ中心と合致させた状態で、マークの中心からサーチ基準線と同じ方向で、且つ、マークにおける頂面と外周曲面との境界である外形稜線まで延びる仮想線をマーク基準線としたとき、マーク基準線の長さがサーチ基準線の３０％以上の範囲となる位置にマークの外形稜線が存在する形状にマークを形成しているので、以下の効果を奏する。すなわち、サーチ範囲内においてマークの占める割合が大きくなるため、マークの輪郭の特定を精度良く行うことができる。これにより、マークの検出精度を向上させることができ、部品の位置決め及び位置の特定を精度良く行うことができる。
また、本発明の部品内蔵基板は、上記した製造方法により得られるので、マークの検出精度が高く、内蔵される部品の端子と配線パターンとが高精度に位置決めされており、電気的接続の不良は極めて少なく、品質に優れている。
本発明の実施形態に係る部品内蔵基板の製造方法に用いる支持板（ステンレス鋼製の薄板）を概略的に示す断面図である。 図１の支持板上に銅層を形成した銅張り鋼板を概略的に示す断面図である。 図２の銅張り鋼板の銅層上にパターンめっき用のめっきレジスト膜を形成した状態を概略的に示す断面図である。 図２の銅張り鋼板の銅層上にマークを形成した状態を概略的に示す断面図である。 マークを示す平面図（ａ）及びマークを示す断面図（ｂ）である。 サーチ範囲を概略的に示す平面図である。 図４の銅張り鋼板の銅層上に接着剤を供給した状態を概略的に示す断面図である。 図７の銅張り鋼板の接着剤上に電子部品を搭載した状態を概略的に示す断面図である。 電子部品が搭載された銅張り鋼板の上に絶縁基材及び銅箔を積層する状態を概略的に示す断面図である。 電子部品が搭載された銅張り鋼板の上に絶縁基材及び銅箔を積層し一体化した状態を概略的に示す断面図である。 銅層から支持板を剥離させて得た中間製品を概略的に示す断面図である。 図１１の中間製品の銅層上にマスク層を形成した状態を概略的に示す断面図である。 図１２の中間製品にウィンドウを形成した状態を概略的に示す断面図である。 図１３の中間製品にレーザービアホールを形成した状態を概略的に示す断面図である。 図１４の中間製品にめっき処理を施した状態を概略的に示す断面図である。 図１５の中間製品に配線パターンを形成した状態を示す断面図である。 本発明の実施形態に係る部品内蔵基板を概略的に示す断面図である。 本発明の第２の実施形態で用いられるマークを示す平面図（ａ）及び断面図（ｂ）である。 本発明の第３の実施形態で用いられるマークを示す平面図（ａ）及び断面図（ｂ）である。 本発明の第４の実施形態で用いられるマークを示す平面図（ａ）及び断面図（ｂ）である。 本発明の第５の実施形態で用いられるマークを示す平面図（ａ）及び断面図（ｂ）である。
（第１の実施形態）
本発明においては、まず、出発素材上に銅製の柱状体からなる位置決め用のマークを形成する（マーク形成工程）。ここで、出発素材は、例えば、次のようにして準備される。
まず、図１に示すように、支持板２を準備する。この支持板２は、例えばステンレス鋼製の薄板である。そして、図２に示すように、支持板２上に薄膜からなる第１の銅層４を形成する。この第１の銅層４は、例えば、電解めっきにより得られる銅めっき膜からなる。このようにして得られた銅張り鋼板６を出発素材とする。ここで、第１の銅層４において、支持板２に接している面を第１面３とし、この第１面３とは反対側の面を第２面５とする。
なお、支持板２としては、アルミ製の薄板を用いることもできる。この場合、第1の銅層４は、例えば、銅箔からなり、アルミ製の薄板の表面に貼り付けられる。
次に、図３に示すように、準備した銅張り鋼板６の第１の銅層４上にマスク層８を形成する。このマスク層８は、例えば、所定厚みのドライフィルムからなるめっきレジストであり、所定位置に開口１０が設けられている。この開口１０は、平面視形状が円形の貫通孔からなり、その底部において銅層４が露出している。そして、このようなマスク層８を有する銅張り鋼板６に対し銅の電解めっきを施すことにより、前記した露出部分に銅を優先的に析出させ、開口１０の内部の形状に沿った柱状の銅ポストからなる位置決め用のマーク１２を形成する。この後、ドライフィルム８を除去することにより、第１の銅層４の第２面５上の所定位置に銅ポストからなる位置決め用のマーク１２が現れる（図４参照）。
ここで、マーク１２の形状について詳しく説明する。まず、マーク１２の平面視形状を表す図５（ａ）及びマーク１２の断面形状を表す図５（ｂ）に示すように、マーク１２は、扁平な円柱形状をなしている。具体的には、マーク１２は、銅層４の第２面５に接する基端面１３、この基端面１３の外周縁１１から銅層４の第２面５に直交する方向（図５中上方向）へ延びる側面１５、この側面１５の先端縁１７から先細りして円弧状に延びる外周曲面１９、及び、この外周曲面１９の先端縁２１から延び、基端面１３に対向する頂面２３を有している。基端面１３は、銅層４の第２面５に倣い平坦であり、その外形は開口１０の内部形状に沿った円形をなしている。側面１５は、開口１０の内周面に倣い周面となっている。外周曲面１９は、マーク１２の側面１５と頂面２３との間に位置し、めっきの成長過程で円弧状となる。頂面２３は、基端面１３と対向する位置に位置付けられ、ほぼ平坦な面となっている。ここで、外周曲面１９の先端縁２１は、頂面２３との境界となっており、この境界を外形稜線２５と称する（図５（ａ）参照）。また、マーク１２の幅（直径）をＬ１、頂面２３の幅（直径）をＭ１、外周曲面１９の幅をＰ１，Ｐ２とすると、Ｌ１＝Ｍ１＋Ｐ１＋Ｐ２となる。通常、Ｐ１とＰ２とは同じ値となるが、僅かな差が生じることもあるので、便宜的に図５中左側の幅をＰ１、右側の幅をＰ２とした。なお、外周曲面１９は、説明のため誇張して描いている。このマーク１２の大きさは、後段の部品搭載工程において用いられる検出手段としての光学系センサーのサーチ範囲の大きさとの関係で以下のように決められる。
光学系センサーは、検出対象を撮像し、その画像を映す撮像画面内に正方形のサーチ範囲を設定している。そして、マーク１２の検出においては、このサーチ範囲内にマーク１２を収め、この状態でサーチ範囲内に検出光を照射する。そして、かかる検出光がマーク１２の頂面２３に当たって反射して戻ってきた反射光を受光センサーで受けることによりマーク１２の検出を行う。詳しくは、図６に示すように、光学系センサーの撮像画面７０内の所定位置に正方形のサーチ範囲７２が設定されている。サーチ範囲７２においては、その中心であるサーチ中心７４と、マーク１２のマーク中心７６とが合致するようにマーク１２が収められる。このとき、サーチ中心７４からサーチ範囲７２の縁辺７８まで延びるサーチ基準線８０が仮想されるとともに、マーク中心７６からサーチ基準線８０と同じ方向で、且つ、マーク１２の外形稜線２５まで延びるマーク基準線８２が仮想される。そして、このマーク基準線８２の長さが、サーチ基準線８０の全長の３０％以上となるような関係を満足するように、マーク１２の大きさを設定する。具体的には、以下の通りである。まず、サーチ基準線８０を、サーチ中心７４を中心としてサーチ中心７４回りに移動させた場合、このサーチ基準線８０の全長の３０％の部分の軌跡により図６中の仮想正方形８４が得られる。ここで、この仮想正方形８４を、以下、下限領域８４と称する。一方、マーク基準線８２を、マーク中心７６を中心としてマーク中心７６回りに移動させた場合、マーク基準線８２の先端の軌跡が外形稜線２５となる。そこで、この外形稜線２５が下限領域８４よりも外側に位置するような形状にマーク１２を形成する。これにより、上記した関係を満足する大きさのマーク１２を得ることができる。
上記した光学系センサーにおいては、通常、マーク１２から反射してきた検出光を受けてマーク１２を検出する。具体的には、以下の通りである。まず、マーク１２の頂面２３、外周曲面１９及びマーク１２を外れた部分に検出光が照射される。ここで、頂面２３に当たった検出光は、そのまま受光センサーに返ってくるので、受光強度のレベルは高い。一方、外周曲面１９に当たった検出光は、散乱するので、直接受光センサーに戻る光は頂面２３に比べて少なくなる。そして、マーク１２を外れた部分からは反射光は戻らず、受光センサーの受光強度レベルは、極めて少なくなる。このような受光センサーの受光強度のレベルの差から外形稜線２５を読み取り、マーク１２の形状を検出している。
ここで、本願発明者は、マーク１２を下限領域８４よりも小さくした場合、外周曲面１９の曲率半径がより大きくなり、外周曲面１９の幅Ｐ１，Ｐ２が広くなること、及び、マーク１２を下限領域８４よりも大きくした場合、外周曲面１９の曲率半径がより小さくなり、外周曲面１９の幅Ｐ１，Ｐ２が狭くなることを見出した。外周曲面１９の幅Ｐ１，Ｐ２が広いと、外形稜線２５の読み取り誤差が大きくなり、マーク１２の検出に影響する。本発明は、上記した知見の下、マーク１２を下限領域８４よりも大きくすべく、マーク基準線８２の長さをサーチ基準線８０の長さの３０％以上に規定している。
このように、マーク基準線８２の長さをサーチ基準線８０の長さの３０％以上に規定する関係を満足させると、マーク１２は、比較的大きくなり、外周曲面１９の曲率半径が小さくなるため、外形稜線２５の読み取り誤差を小さくすることができる。また、測定器の測定誤差の程度が同じ場合、マークの大きさが大きいほどマークの外形を特定する際の精度に対する誤差の影響度は低くなり、その結果、マークの検出精度は高くなると考えられる。
ここで、本実施形態においては、サーチ範囲７８の一辺の長さが５ｍｍである光学系センサーを使用した。また、本実施形態における各部の具体的な寸法を以下に示す。マーク１２については、Ｌ１が２．５４０ｍｍ、Ｍ１が２．４７６ｍｍ、Ｐ１が０．０３５ｍｍ、Ｐ２が０．０２９ｍｍであった。
なお、銅めっき層からなるマーク１２の形成方法は、電解めっき法に限られるものではなく、無電解めっき法を採用することもでき、また、これらを併用することもできる。
このマーク１２の設置位置は、任意に選定することができるが、絶縁基板内に内蔵すべき電子部品（以下、基板内部品という）１４の位置決めを行う光学系位置決め装置（図示せず）の光学系センサーが認識しやすい位置に設けることが好ましい。本実施形態においては、図４に示すように、マーク１２は、基板内部品１４が搭載される予定の搭載予定領域Ｓを挟むように２個形成した。
ここで、第１の銅層４の第２面５に対し、銅のエッチングに用いられる銅エッチング剤のうち硫酸−過酸化水素系の銅エッチング剤を用いて従来公知の粗面化処理を行うことが好ましい。このとき、マーク１２にはマスキングテープを貼り、粗面化処理後にかかるマスキングテープを外す。これによりマーク１２は腐食されず、光沢面を維持することができる。その結果、光沢のあるマークと、その回りの粗面化された第１の銅層４とのコントラストが明確となり、光学センサーの検出誤差の低減に寄与する。また、第１の銅層４が粗面となることにより、後工程である埋設層形成工程において、絶縁基板と第１の銅層４との間にアンカー効果が発揮され密着性の向上が図れる。
次に、銅張り鋼板６上に接着剤１６を介して基板内部品１４を搭載する（部品搭載工程）。
まず、図７に示すように、銅層４上における搭載予定領域Ｓに接着剤１６が供給される。接着剤１６は、少なくとも搭載予定領域Ｓの全体を覆っていればよく、接着剤１６の位置決め精度は、比較的低くてもよい。ここで、接着剤１６の位置決めを行う際、マーク１２を基準にして搭載予定領域Ｓを特定し、特定された位置に接着剤１６を塗布すると接着剤１６の位置決め精度は向上するので好ましい。なお、基板内部品１４の端子が存在する位置に対応する所定位置に接着剤１６が適切に配設されるならば、接着剤１６は、搭載予定領域Ｓの一部を覆う態様でも構わない。
上記した接着剤１６は、硬化して所定厚さの接着層１８となる。得られる接着層１８は、基板内部品１４を所定位置に固定するとともに、所定の絶縁性を有している。接着剤１６としては、硬化後に所定の接着強度及び所定の絶縁性とを発揮するものであれば格別限定されないが、例えば、熱硬化型のエポキシ系樹脂又はポリイミド系樹脂にフィラーを添加したものが用いられる。このフィラーとしては、例えば、シリカ（二酸化ケイ素）、ガラス繊維等の微粉末が用いられる。
本発明において、搭載予定領域Ｓに供給される接着剤１６の形態としては、特に限定されるものではなく、液体状の接着剤１６を所定厚さで塗布する形態をとってもよいし、所定厚さのシート状の接着剤１６を載置する形態をとってもよい。本実施形態においては、熱硬化型のエポキシ系樹脂にシリカの微粉末を添加した液体状の接着剤を使用した。
次に、図８に示すように、第１の銅層４の第２面５上の搭載予定領域Ｓに接着剤１６を塗布し、その上に基板内部品１４を搭載する。このとき、基板内部品１４は、マーク１２を基準にして搭載予定領域Ｓに位置決めされる。この後、接着剤１６は、熱硬化炉などを使用し加熱されることで硬化し接着層１８となる。これにより基板内部品１４は所定位置に固定される。
詳しくは、図８から明らかなように、基板内部品１４は、ＩＣチップ等（図示せず）が樹脂で覆われた直方体状のパッケージ部品であり、このパッケージ部品の下部には複数の端子２０が設けられている。そして、基板内部品１４及び端子２０と銅層４の第２面５との間には、接着層１８が介在している。
次に、絶縁基材を積層して基板内部品１４、マーク１２の埋設を行う（埋設層形成工程）。
まずは、図９に示すように、第１及び第２の絶縁基材２２，２４を用意する。これら絶縁基材２２，２４は、樹脂製である。ここで、絶縁基材２２，２４は、ガラス繊維に未硬化状態の熱硬化性樹脂を含浸させたシート状をなすいわゆるプリプレグである。この第１の絶縁基材２２は、貫通孔３０を有している。貫通孔３０は、その開口部が基板内部品１４を挿通可能な大きさに形成されているとともに、その高さ（絶縁基材２２の厚さに相当）が基板内部品１４の高さよりも高く設定されている。一方、第２の絶縁基材２４は、図９に示すように、貫通孔が設けられていない平板状をなしている。
ついで、第１の銅層４上に第１の絶縁基材２２を積層し、この第１の絶縁基材２２の上側に第２の絶縁基材２４を重ね、更にこの第２の絶縁基材２４の上側に第２の銅層２８となるべき銅箔を重ねて積層体とする。ここで、第１の絶縁基材２２は、貫通孔３０内に基板内部品１４が位置付けられるように配設する。その後、前記積層体の全体に対し、加圧するとともに加熱するいわゆるホットプレスを行う。
これにより、プリプレグの未硬化状態の熱硬化性樹脂は、加圧されて貫通孔３０等の隙間に充填された後、ホットプレスの熱により硬化し、その結果、図１０に示すように、絶縁基材２２，２４からなる絶縁基板（埋設層）３４が形成される。このようにして、絶縁基板３４内に基板内部品１４が埋設されている加圧成形体３７が得られる。ここで、絶縁基材２２には、予め貫通孔３０が設けられているため、ホットプレスの際に基板内部品１４にかかる圧力を回避することができる。このため、大型の基板内部品１４であっても破損することなく絶縁基板内に埋設することができる。
次いで、図１１に示すように、加圧成形体３７から支持板２を剥離させる。これにより部品内蔵基板の中間製品４０が得られる。この中間製品４０は、内部に基板内部品１４を含む絶縁基板３４と、この絶縁基板３４の一方の面（下面）３６に形成された第１の銅層４と、他方の面（上面）３８に形成された第２の銅層２８とを備えている。ここで、第１の銅層４においては、支持板２の剥離により第１面３が露出している。
次に、得られた中間製品４０に対し、第１の銅層４の所定箇所を除去してウィンドウを形成する（ウィンドウ形成工程）。
まずは、図１２に示すように、両銅層４，２８の表面にマスク層３９，４１を形成する。このマスク層３９，４１は、例えば、所定厚みのドライフィルムからなるエッチングレジストであり、所定位置に開口４３が設けられている。開口４３からは銅層４の第１面３が露出している。開口４３は、マーク１２，１２が存在する部分及び基板内部品１４の端子２０，２０が存在する部分（以下、端子存在部という）Ｔ，Ｔにそれぞれ設けられている。ここで、これら開口４３は、例えば、絶縁基板３４の端部を基準にして、マーク１２，１２が存在する部分及びを端子存在部Ｔ，Ｔを特定し、その特定した位置において、マーク１２，１２及び端子２０，２０よりも大きめに形成されている。この開口４３は、マーク１２や端子２０よりも大きめに形成されるので、その位置を特定する際の精度は、比較的低くても構わない。
次いで、中間製品４０に対し、塩化第２銅水溶液からなる銅エッチング剤を用いた通常のエッチング法により、露出した部分の第１の銅層４を除去する。その後、マスク層３９，４１を除去する。これにより、図１３に示すように、マーク１２，１２と共に絶縁基板３４を部分的に露出させる第１ウィンドウＷ１及び端子存在部Ｔを含む接着層１８の部位を露出させる第２ウィンドウＷ２が形成される。ここで、各ウィンドウＷ１、Ｗ２は、開口４３に倣い、これらマーク１２，１２及び端子２０，２０よりも大きめに形成される。
次に、端子存在部Ｔの接着層１８にビアホールを形成する（ビアホール形成工程）。
まず、露出したマーク１２，１２を光学系位置決め装置（図示せず）の光学系センサーで認識する。そして、マーク１２，１２の位置を基準として接着層１８で隠れている基板内部品１４の端子２０の位置を特定する。その後、特定した端子位置の接着層１８にレーザー、例えば、炭酸ガスレーザーを照射して接着層１８を除去し、図１４に示すように、端子２０まで到達するレーザービアホール（以下、ＬＶＨという）４６を形成する。これにより、基板内部品１４の端子２０が露出する。ここで、各ウィンドウＷ１、Ｗ２をマーク１２，１２及び端子２０，２０よりも大きめに形成しているので、第１ウィンドウＷ１では、マーク１２，１２の全体を認識することができ、第２ウィンドウＷ２では、銅層４により反射されることなく効率良く目標箇所にレーザーを照射することができる。
上記した態様から明らかなように、本発明においては、基板内部品１４の位置決めに使用したマーク１２，１２をＬＶＨ４６の形成に再度使用することを特徴としている。つまり、本発明は、基板内部品１４の位置決め及びＬＶＨ４６の位置決めに共通したマークを用いているので、極めて高い位置決め精度を発揮することができ、接着層１８に隠れている端子２０に対し、正確な位置にＬＶＨ４６を形成することができる。
次に、ＬＶＨ４６が形成された中間製品４０にデスミア処理により樹脂残渣を除去した後、めっき処理を施し中間製品４０表面へ銅を析出させ、ＬＶＨ４６内に銅を充填する。これにより、基板内部品１４の端子２０と第１の銅層４とを電気的に接続する導通ビアを形成する（導通ビア形成工程）。
まず、ＬＶＨ４６内に銅の無電解めっき処理を施し、ＬＶＨ４６の内壁面及び基板内部品１４の端子２０の表面を銅で覆う。その後、銅の電解めっき処理を施し、図１５に示すように、ＬＶＨ４６内を含め第１の銅層４の全体及び第２の銅層２８の全体を覆う銅のめっき層４８を成長させる。これにより、ＬＶＨ４６内は銅で充填されて導通ビア４７が形成され、この導通ビア４７が第１の銅層４と一体化し、基板内部品１４の端子２０と第１の銅層４とが電気的に接続される。
次に、絶縁基板３４の表面の第１の銅層４及び第２の銅層２８の一部を除去し、所定の配線パターン５０を形成する（パターン形成工程）。
両銅層４，２８の一部の除去は、通常のエッチング法が用いられる。これにより、図１６に示すように、絶縁基板３４の表面に所定の配線パターン５０が形成される。
配線パターン５０が形成された後、絶縁基板３４の表面には、半田の付着を避けたい部分に半田レジストが塗布される。これにより、絶縁基板３４の表面に半田レジスト層６０が形成される。ここで、本実施形態においては、図１７に示すように、マーク１２の部分には、半田レジストを塗布せず、半田レジスト層６０に開口６２を設けている。この結果、マーク１２の部分に対応する銅のめっき層４８の部分は、露出した状態となり、部品実装用ランド６１となる。
以上のようにして、表面に所定の配線パターン５０を有する絶縁基板３４内に、この配線パターン５０と電気的に接続された端子２０を有する基板内部品１４が内蔵されている部品内蔵基板１が得られる。
このようにして得られた部品内蔵基板１は、表面に他の電子部品を表面実装してモジュール基板とすることができる。また、この部品内蔵基板１をコア基板として、通常行われるビルドアップ法を用いて多層回路基板を形成することもできる。
なお、第１の実施形態は、ウィンドウ形成工程において、第１ウィンドウとともに第２ウィンドウを形成したが、本発明はこの態様に限定されるものではなく、第１ウィンドウのみ形成する態様でも構わない。この場合、第１ウィンドウから露出したマーク１２を基準にして部品１４の端子２０の位置を特定し、例えば、カッパーダイレクト法を利用し、銅層４を含めて接着層１８を除去してビアホールを形成する。
次に、第２〜第５の実施形態について説明する。これらの説明にあたり、既に説明した工程と同じ工程については、その詳細な説明を省略する。また、既に説明した構成部材及び部位と同一の機能を発揮する物については同一の参照符号を付し、その説明を省略する。
（第２の実施形態）
第２の実施形態は、第１の実施形態のマーク形成工程において、図１８に示すような平面視形状が正方形のマーク９０を形成する点のみで第１の実施形態と相違する。
第２の実施形態のマーク形成工程では、まず、図１８（ｂ）に示すように、準備した銅張り鋼板６の第１の銅層４上にマスク層８を形成する。このマスク層８は、所定位置に、平面視形状が正方形の貫通孔からなる開口９２が設けられている。そして、かかるマスク層８を有する銅張り鋼板６に対し銅の電解めっきを施し、開口９２内に銅めっき層を形成する。これにより、図１８（ａ）に示すように、平面視形状が正方形のマーク９０が得られる。図１８から明らかなように、マーク９０の外形稜線９４は正方形状をなし、下限領域８４よりも外側に位置している。
ここで、本実施形態においては、サーチ範囲７８の一辺の長さが３ｍｍである光学系センサーを使用した。また、本実施形態における各部の具体的な寸法は以下の通りである。マーク９０の幅Ｌ１は１．５４１ｍｍ、頂面９６の幅Ｍ１は１．４６２ｍｍ、外周曲面９８の幅は、Ｐ１が０．０４２ｍｍ、Ｐ２が０．０３７ｍｍであった。なお、図１８中、参照符号９１は、マーク９０の基端面を表し、参照符号９３は、マーク９０の基端面９１の外周縁を表し、参照符号９５は、マーク９０の側面を表し、参照符号９７は、この側面９５の先端縁を表し、参照符号９９は、外周曲面９８の先端縁を表している。
（第３の実施形態）
第３の実施形態は、第１の実施形態のマーク形成工程において、図１９に示すような平面視形状が円形のリング状のマーク１００を形成する点のみで第１の実施形態と相違する。
第３の実施形態のマーク形成工程では、まず、図１９（ｂ）に示すように、準備した銅張り鋼板６の第１の銅層４上にマスク層８を形成する。このマスク層８は、所定位置に、平面視形状が円形のリング状の貫通孔からなる開口１０２が設けられている。そして、かかるマスク層８を有する銅張り鋼板６に対し銅の電解めっきを施し、開口１０２内に銅めっき層を形成する。これにより、図１９（ａ）に示すように、平面視形状が円形のリング状のマーク１００が得られる。図１９から明らかなように、マーク１００の外形稜線１０４は円形状をなし、下限領域８４よりも外側に位置している。また、このマーク１００においては、中央に円形の中央貫通孔１１０が存在しており、この中央貫通孔１１０の上端縁部には、内周曲面１１１及び内形稜線１１２が形成されている。
ここで、本実施形態においては、サーチ範囲７８の一辺の長さが５ｍｍである光学系センサーを使用した。また、本実施形態における各部の具体的な寸法は以下の通りである。マーク１００の幅（直径）Ｌ１は２．５０８ｍｍ、頂面１０６の幅（直径）Ｍ１は２．４３１ｍｍ、中央貫通孔１１０の幅（直径）Ｎ１は１．３００ｍｍ、内径稜線１１２の幅（直径）Ｑ１は、１．４０１ｍｍ、外周曲面１０８の幅は、Ｐ１が０．０４２ｍｍ、Ｐ２が０．０３５ｍｍ、内周曲面１１１の幅は、Ｐ３が０．０４６ｍｍ、Ｐ４が０．０５５ｍｍであった。
なお、図１９中、参照符号１０１は、マーク１００の基端面を表し、参照符号１０３は、マーク１００の基端面１０１の外周縁を表し、参照符号１０５は、マーク１００の側面を表し、参照符号１０７は、この側面１０５の先端縁を表し、参照符号１０９は、外周曲面１０８の先端縁を表している。
（第４の実施形態）
第４の実施形態は、第１の実施形態のマーク形成工程において、図２０に示すような平面視形状が正方形で中央が矩形に抜かれたリング状のマーク１２０を形成する点のみで第１の実施形態と相違する。
第４の実施形態のマーク形成工程では、まず、図２０（ｂ）に示すように、準備した銅張り鋼板６の第１の銅層４上にマスク層８を形成する。このマスク層８は、所定位置に、平面視形状が正方形のリング状をなす貫通孔からなる開口１２２が設けられている。そして、かかるマスク層８を有する銅張り鋼板６に対し銅の電解めっきを施し、開口１２２内に銅めっき層を形成する。これにより、図２０（ａ）に示すように、平面視形状が正方形で中央が矩形に抜かれたリング状のマーク１２０が得られる。図２０から明らかなように、マーク１２０の外形稜線１２４は正方形状をなし、下限領域８４よりも外側に位置している。また、このマーク１２０においては、中央に正方形の中央貫通孔１３０が存在しており、この中央貫通孔１３０の上端縁部には、内周曲面１３１及び内形稜線１３２が形成されている。
ここで、本実施形態においては、サーチ範囲７８の一辺の長さが５ｍｍである光学系センサーを使用した。また、本実施形態における各部の具体的な寸法は以下の通りである。マーク１２０の幅Ｌ１は２．５５９ｍｍ、頂面１２６の幅Ｍ１は２．４７２ｍｍ、中央貫通孔１３０の幅Ｎ１は０．５００ｍｍ、内径稜線１３２の幅Ｑ１は、０．５７７ｍｍ、外周曲面１２８の幅は、Ｐ１が０．０４８ｍｍ、Ｐ２が０．０３９ｍｍ、内周曲面１３１の幅は、Ｐ３が０．０３６ｍｍ、Ｐ４が０．０４１ｍｍであった。
なお、図２０中、参照符号１２１は、マーク１２０の基端面を表し、参照符号１２３は、マーク１２０の基端面１２１の外周縁を表し、参照符号１２５は、マーク１２０の側面を表し、参照符号１２７は、この側面１２５の先端縁を表し、参照符号１２９は、外周曲面１２８の先端縁を表している。
（第５の実施形態）
第５の実施形態は、第１の実施形態のマーク形成工程において、図２１に示すような平面視形状が正方形で中央が円形に抜かれたリング状のマーク１４０を形成する点のみで第１の実施形態と相違する。
第５の実施形態のマーク形成工程では、まず、図２１（ｂ）に示すように、準備した銅張り鋼板６の第１の銅層４上にマスク層８を形成する。このマスク層８には、所定位置に開口１４２が設けられている。この開口１４２は、平面視形状が正方形をなす貫通孔の中心に円柱状のマスク層８の一部が位置付けられ、全体としてリング状をなす貫通孔からなる。そして、かかるマスク層８を有する銅張り鋼板６に対し銅の電解めっきを施し、開口１４２内に銅めっき層を形成する。これにより、図２１（ａ）に示すように、平面視形状が正方形で中央が円形に抜かれたリング状のマーク１４０が得られる。図２１から明らかなように、マーク１４０の外形稜線１４４は正方形状をなし、下限領域８４よりも外側に位置している。また、このマーク１４０においては、中央に円形の中央貫通孔１５０が存在しており、この中央貫通孔１５０の上端縁部には、内周曲面１５１及び内形稜線１５２が形成されている。
ここで、本実施形態においては、サーチ範囲７８の一辺の長さが５ｍｍである光学系センサーを使用した。また、本実施形態における各部の具体的な寸法は以下の通りである。マーク１４０の幅Ｌ１は２．５７７ｍ、頂面１４６の幅Ｍ１は２．４７５ｍｍ、中央貫通孔１５０の幅Ｎ１は０．３００ｍｍ、内径稜線１５２の幅Ｑ１は、０．４０８ｍｍ、外周曲面１４８の幅は、Ｐ１が０．０５７ｍｍ、Ｐ２が０．０４５ｍｍ、内周曲面１５１の幅は、Ｐ３が０．０４８ｍｍ、Ｐ４が０．０６０ｍｍであった。
なお、図２１中、参照符号１４１は、マーク１４０の基端面を表し、参照符号１４３は、マーク１４０の基端面１４１の外周縁を表し、参照符号１４５は、マーク１４０の側面を表し、参照符号１４７は、この側面１４５の先端縁を表し、参照符号１４９は、外周曲面１４８の先端縁を表している。
上記したように、第１〜第５の実施形態におけるマーク１２，９０，１００，１２０，１４０は、外形稜線２５，９４，１０４，１２４，１４４が、いずれも、下限領域８４よりも外側に位置する形状をなしている。これにより、マーク基準線８２の長さが、サーチ基準線８０の全長の３０％以上となるような関係を満足するため、外形稜線の読み取り誤差を小さくし、マークの検出精度の向上が図れる。
なお、本発明において、絶縁基板内に内蔵される部品としては、パッケージ部品に限定されるものではなく、チップ部品等他の各種電子部品を対象とすることができる。
また、マークを形成する材料は銅に限定されず、他の材料、例えば、ニッケル等を用いることもできる。ここで、第３〜第５実施形態のように、マークを中抜きにした場合、マーク用のめっき材料の量を低減できるので、高価な材料を用いてマークを形成する際に有効である。
１ 部品内蔵基板
２ 支持板
３ 第１面
４ 第１の銅層
５ 第２面
６ 銅張り鋼板
８ マスク層
１２ マーク
１４ 電子部品（基板内部品）
１６ 接着剤
１８ 接着層
２０ 端子
２５ 外形稜線
３４ 絶縁基板
４０ 中間製品
４６ レーザービアホール（ＬＶＨ）
４７ 導通ビア
５０ 配線パターン
８０ サーチ基準線
８２ マーク基準線
８４ 下限領域
Ｓ 搭載予定領域
Ｔ 端子存在部

Claims (4)

  1. 表面に配線パターンを有する絶縁基板内に、前記配線パターンと電気的に接続された端子を有する電気又は電子的な部品が内蔵されている部品内蔵基板の製造方法であって、
    支持板上に前記配線パターンとなるべき銅層を形成し、この銅層の前記支持板に接する第１面とは反対側の第２面上にめっき法により形成されるマークであって、前記第２面に接する基端面、前記基端面の外周縁から前記第２面に直交する方向へ延びる側面、前記側面の先端縁から先細りして円弧状に延びる外周曲面及び前記外周曲面の先端縁から延び、前記基端面に対向する頂面を有するマークを形成するマーク形成工程と、
    撮像した検出対象の画像を映す撮像画面内に正方形のサーチ範囲が設定されており、前記サーチ範囲内において検出対象を検出する検出手段を用いて前記マークを検出した後、検出された前記マークを基準にして前記部品を位置決めし、絶縁性の接着層を介在させて前記銅層の第２面上に前記部品を搭載する部品搭載工程と、
    前記部品を搭載した前記銅層の第２面上に、前記部品及び前記マークを埋設させる前記絶縁基板としての埋設層を形成する埋設層形成工程と、
    前記銅層から前記支持板を剥離させた後、この剥離により露出した前記銅層の第１面側から前記銅層の一部を銅のエッチングに用いられる銅エッチング剤によりエッチング除去し、前記マークの基端面の全体とともに前記埋設層を部分的に露出させるウィンドウを形成するウィンドウ形成工程と、
    前記ウィンドウから露出した前記マークを基準にして前記部品の端子の位置を特定し、前記端子まで到達するビアホールを形成した後、前記ビアホールに導電性材料を充填し、前記端子と前記銅層とを電気的に接続する導通ビアを形成する導通ビア形成工程と、
    前記導通ビアを介して前記端子と電気的に接続された前記銅層を前記配線パターンに形成するパターン形成工程とを備えており、
    前記マーク形成工程は、前記サーチ範囲の中心であるサーチ中心から前記サーチ範囲の縁辺まで延びる仮想線をサーチ基準線とし、前記マークの中心を前記サーチ中心と合致させた状態で、前記マークの中心から前記サーチ基準線と同じ方向で、且つ、前記マークにおける前記頂面と前記外周曲面との境界である外形稜線まで延びる仮想線をマーク基準線としたとき、前記マーク基準線の長さが前記サーチ基準線の３０％以上の範囲となる位置に前記マークの外形稜線が存在する形状に前記マークを形成することを特徴とする部品内蔵基板の製造方法。
  2. 前記マークが平面視円形状に形成されることを特徴とする請求項１に記載の部品内蔵基板の製造方法。
  3. 前記マークが平面視正方形状に形成されることを特徴とする請求項１に記載の部品内蔵基板の製造方法。
  4. 前記マークが平面視リング形状に形成されることを特徴とする請求項１に記載の部品内蔵基板の製造方法。
JP2014537900A 2012-09-26 2012-09-26 部品内蔵基板の製造方法 Expired - Fee Related JP6033878B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/074711 WO2014049721A1 (ja) 2012-09-26 2012-09-26 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板

Publications (2)

Publication Number Publication Date
JPWO2014049721A1 JPWO2014049721A1 (ja) 2016-08-22
JP6033878B2 true JP6033878B2 (ja) 2016-11-30

Family

ID=50387187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014537900A Expired - Fee Related JP6033878B2 (ja) 2012-09-26 2012-09-26 部品内蔵基板の製造方法

Country Status (5)

Country Link
US (1) US9622352B2 (ja)
EP (1) EP2903399A4 (ja)
JP (1) JP6033878B2 (ja)
TW (1) TWI586238B (ja)
WO (1) WO2014049721A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025096A (ja) * 2014-07-16 2016-02-08 イビデン株式会社 プリント配線板およびその製造方法
TWI578416B (zh) * 2015-09-18 2017-04-11 Subtron Technology Co Ltd 封裝載板及其製作方法
EP3930439A4 (en) * 2019-02-19 2022-03-02 FUJI Corporation DEVICE AND METHOD FOR IDENTIFICATION OF REFERENCE MARKS

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3166816B2 (ja) 1995-06-23 2001-05-14 エヌイーシーマシナリー株式会社 画像認識によるパターン位置出し方法及び装置
US5956564A (en) * 1997-06-03 1999-09-21 Ultratech Stepper, Inc. Method of making a side alignment mark
JP4514322B2 (ja) 2000-12-08 2010-07-28 パナソニック株式会社 部品実装方法、及び部品実装装置
US7178229B2 (en) 2003-11-20 2007-02-20 E. I. Du Pont De Nemours And Company Method of making interlayer panels
FI20041680A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
FI20040592A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
JP4812481B2 (ja) 2006-03-22 2011-11-09 日東電工株式会社 配線回路基板
US8225503B2 (en) * 2008-02-11 2012-07-24 Ibiden Co., Ltd. Method for manufacturing board with built-in electronic elements
US8024858B2 (en) 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
JP4874305B2 (ja) 2008-07-22 2012-02-15 株式会社メイコー 電気・電子部品内蔵回路基板とその製造方法
KR20110076979A (ko) 2008-10-30 2011-07-06 에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트 인쇄회로기판에 전자부품을 통합하는 방법
JP5444473B2 (ja) * 2010-10-01 2014-03-19 株式会社メイコー 部品内蔵基板及び部品内蔵基板の製造方法
WO2012042667A1 (ja) 2010-10-01 2012-04-05 株式会社メイコー 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板

Also Published As

Publication number Publication date
JPWO2014049721A1 (ja) 2016-08-22
EP2903399A4 (en) 2016-07-27
US9622352B2 (en) 2017-04-11
TWI586238B (zh) 2017-06-01
TW201419967A (zh) 2014-05-16
US20150237734A1 (en) 2015-08-20
WO2014049721A1 (ja) 2014-04-03
EP2903399A1 (en) 2015-08-05

Similar Documents

Publication Publication Date Title
JP5855905B2 (ja) 多層配線基板及びその製造方法
US7935893B2 (en) Method of manufacturing printed wiring board with built-in electronic component
US8405999B2 (en) Flexible wiring board and method of manufacturing same
TWI414221B (zh) 多層配線基板及其製造方法
US8261435B2 (en) Printed wiring board and method for manufacturing the same
KR101241544B1 (ko) 인쇄회로기판 및 그의 제조 방법
US8847078B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP6033872B2 (ja) 部品内蔵基板の製造方法
JP6033878B2 (ja) 部品内蔵基板の製造方法
JP6084283B2 (ja) 部品内蔵基板及びその製造方法
US20140209361A1 (en) Wiring board and method for manufacturing the same
JP4602783B2 (ja) リジッドフレックスビルドアップ配線板の製造方法
JP5341796B2 (ja) 配線基板の製造方法
JP2015204379A (ja) プリント配線板
JP6147549B2 (ja) 部品内蔵プリント配線板の製造方法、および部品内蔵プリント配線板
KR101154352B1 (ko) 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법
KR101591519B1 (ko) 인쇄 회로 기판
KR101587254B1 (ko) 고집적 부품 내장 인쇄회로 기판 및 그 제조 방법
JP2009290233A (ja) 配線基板とその製造方法
KR20080043207A (ko) 능동 소자 내장형 인쇄회로기판 제조 방법
JP2008218858A (ja) 回路板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161026

R150 Certificate of patent or registration of utility model

Ref document number: 6033878

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees