JP2016025096A - プリント配線板およびその製造方法 - Google Patents
プリント配線板およびその製造方法 Download PDFInfo
- Publication number
- JP2016025096A JP2016025096A JP2014145741A JP2014145741A JP2016025096A JP 2016025096 A JP2016025096 A JP 2016025096A JP 2014145741 A JP2014145741 A JP 2014145741A JP 2014145741 A JP2014145741 A JP 2014145741A JP 2016025096 A JP2016025096 A JP 2016025096A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electronic component
- resin insulating
- insulating layer
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】芯材を有する樹脂絶縁層11と、その樹脂絶縁層11の第1面11aに一面が露出するように樹脂絶縁層11に埋め込んで第1配線層12が形成され、樹脂絶縁層11の第2面11bの表面に第2配線層14が突出して形成され、樹脂絶縁層11内に少なくとも第2面11b側に電極21、22を有する電子部品20が埋め込まれ、電子部品20の電極21、22と第2配線層14とを電気的に接続するように樹脂絶縁層11の第2面11b側から第1ビア導体15bが形成されている。また、樹脂絶縁層11の第2面11b側から第1配線層12と第2配線層14とが、第2ビア導体15bにより電気的に接続するように形成されている。
【選択図】図1
Description
11 樹脂絶縁層
11a 第1面
11b 第2面
11e 第1導通用孔
11g 第2導通用孔
12 第1配線層
12a 実装パッド群
12b 配線群
13 金属膜
14 第2配線層
14a 金属箔
14b 金属被膜
15a 第1ビア導体
15b 第2ビア導体
16 ソルダーレジスト層
17 接着層
17a 接着剤
18 ダミー基板
20 電子部品
21 第1電極
22 第2電極
25 第2電子部品
31 レジスト膜
Claims (10)
- 電子部品内蔵型のプリント配線板であって、
芯材を有する樹脂絶縁層と、
該樹脂絶縁層の第1面に一面が露出するように前記樹脂絶縁層に埋め込んで形成される第1配線層と、
前記樹脂絶縁層の第2面の表面に突出して形成される第2配線層と、
前記樹脂絶縁層内に埋め込まれ、少なくとも前記第2面側に電極を有する電子部品と、
前記樹脂絶縁層の前記第2面側のみから前記電子部品の電極と前記第2配線層とを電気的に接続するように形成される第1ビア導体と、
前記樹脂絶縁層の前記第1面側および前記第2面側の少なくとも一方側から前記第1配線層と前記第2配線層とを電気的に接続するように形成される第2ビア導体と、
を有する。 - 請求項1記載のプリント配線板であって、
前記第2配線層には、前記第1ビア導体と前記第2ビア導体とを接続する配線が形成されている。 - 請求項1または2記載のプリント配線板であって、
前記第1配線層に半導体素子実装用パッドが形成されている。 - 請求項1〜3のいずれか1項に記載のプリント配線板であって、
前記第2配線層には、第2基板に接続されるパッドが形成されている。 - 請求項1〜4のいずれか1項に記載のプリント配線板であって、
前記電子部品がチップコンデンサである。 - 請求項1〜5のいずれか1項に記載のプリント配線板であって、
前記第1配線層と前記電子部品との間に電気的絶縁性の接着剤層が形成され、該接着剤層が少なくとも10μmの厚さを有している。 - 請求項1〜6のいずれか1項に記載のプリント配線板であって、
前記第1配線層と前記第2配線層とを電気的に接続する前記第2ビア導体が、前記樹脂絶縁層の前記第2面側のみから形成されている。 - プリント配線板の製造方法であって、
ダミー基板上に回路パターンを形成した第1配線層を形成することと、
前記ダミー基板および前記第1配線層上の電子部品を搭載する領域に接着層を介して電子部品を少なくとも電極が上部に向くように固着することと、
前記第1配線層上に、前記電子部品が樹脂絶縁層により被覆されるように、樹脂絶縁層および金属箔を積層することと、
前記ダミー基板を除去することと、
前記金属箔側のみから、前記電子部品の電極を露出させる第1導通用孔を形成し、かつ、少なくとも前記金属箔側から前記第1配線層を露出させる第2導通用孔をそれぞれ形成することと、
前記第1導通用孔内および前記第2導通用孔内に第1ビア導体および第2ビア導体をそれぞれ形成すると共に、前記樹脂絶縁層の前記金属箔側の表面に第2配線層を形成することと、
を有している。 - 請求項8記載のプリント配線板の製造方法であって、前記電子部品を被覆する前記樹脂絶縁層および金属箔を積層する工程が、
前記電子部品に対応する部分に開口部を有するプリプレグ層を、前記電子部品の高さを超える高さに重ねることと、
前記電子部品の上をカバーするプリプレグおよび前記金属箔を積み重ねることと、
真空プレスによる熱圧着法により固着することと、
を有する。 - 請求項8または9記載のプリント配線板の製造方法であって、前記第1ビア導体および前記第2ビア導体を、同一のめっき工程で同時に形成する。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014145741A JP2016025096A (ja) | 2014-07-16 | 2014-07-16 | プリント配線板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014145741A JP2016025096A (ja) | 2014-07-16 | 2014-07-16 | プリント配線板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016025096A true JP2016025096A (ja) | 2016-02-08 |
Family
ID=55271660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014145741A Pending JP2016025096A (ja) | 2014-07-16 | 2014-07-16 | プリント配線板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016025096A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109905957A (zh) * | 2017-12-11 | 2019-06-18 | 欣兴电子股份有限公司 | 电路板及其制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007126090A1 (ja) * | 2006-04-27 | 2007-11-08 | Nec Corporation | 回路基板、電子デバイス装置及び回路基板の製造方法 |
JP2010153505A (ja) * | 2008-12-24 | 2010-07-08 | Shinko Electric Ind Co Ltd | 微細配線パッケージ及びその製造方法 |
JP2011044518A (ja) * | 2009-08-20 | 2011-03-03 | Murata Mfg Co Ltd | 樹脂多層基板 |
WO2013069093A1 (ja) * | 2011-11-08 | 2013-05-16 | 株式会社メイコー | 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板 |
WO2014049721A1 (ja) * | 2012-09-26 | 2014-04-03 | 株式会社メイコー | 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板 |
-
2014
- 2014-07-16 JP JP2014145741A patent/JP2016025096A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007126090A1 (ja) * | 2006-04-27 | 2007-11-08 | Nec Corporation | 回路基板、電子デバイス装置及び回路基板の製造方法 |
JP2010153505A (ja) * | 2008-12-24 | 2010-07-08 | Shinko Electric Ind Co Ltd | 微細配線パッケージ及びその製造方法 |
JP2011044518A (ja) * | 2009-08-20 | 2011-03-03 | Murata Mfg Co Ltd | 樹脂多層基板 |
WO2013069093A1 (ja) * | 2011-11-08 | 2013-05-16 | 株式会社メイコー | 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板 |
WO2014049721A1 (ja) * | 2012-09-26 | 2014-04-03 | 株式会社メイコー | 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109905957A (zh) * | 2017-12-11 | 2019-06-18 | 欣兴电子股份有限公司 | 电路板及其制造方法 |
CN109905957B (zh) * | 2017-12-11 | 2021-04-23 | 欣兴电子股份有限公司 | 电路板及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3619395B2 (ja) | 半導体素子内蔵配線基板およびその製造方法 | |
JP4361826B2 (ja) | 半導体装置 | |
US10745819B2 (en) | Printed wiring board, semiconductor package and method for manufacturing printed wiring board | |
JP5289832B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR102032171B1 (ko) | 전자 부품 내장 기판 및 그 제조 방법 | |
JP6691451B2 (ja) | 配線基板及びその製造方法と電子部品装置 | |
JPWO2010038489A1 (ja) | 電子部品内蔵配線板及びその製造方法 | |
JP2015226013A (ja) | プリント配線板およびその製造方法 | |
JP4183708B2 (ja) | 部品内蔵基板の製造方法 | |
JP2009252942A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
US10593621B2 (en) | Semiconductor device with barrier layer | |
JP2018032661A (ja) | プリント配線板およびその製造方法 | |
JP2004119730A (ja) | 回路装置の製造方法 | |
TWI552662B (zh) | A manufacturing method of a substrate in which an element is incorporated, and a substrate having a built-in element manufactured by the method | |
JP2010278379A (ja) | 配線基板およびその製造方法 | |
JP2016025096A (ja) | プリント配線板およびその製造方法 | |
JP2014220402A (ja) | 半導体パッケージ基板の製造方法 | |
JP2012174710A (ja) | 多層配線板及びその製造方法 | |
JP2016100352A (ja) | プリント配線板およびその製造方法 | |
JP2015204379A (ja) | プリント配線板 | |
JP2006173234A (ja) | 半導体装置およびその製造方法 | |
WO2018220868A1 (ja) | 半導体装置および半導体装置の製造方法 | |
TWI420989B (zh) | 印刷電路板及其製造方法 | |
JP6515243B2 (ja) | 半導体装置の製造方法 | |
JP6367902B2 (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180911 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190319 |