CN109905957B - 电路板及其制造方法 - Google Patents
电路板及其制造方法 Download PDFInfo
- Publication number
- CN109905957B CN109905957B CN201711304156.9A CN201711304156A CN109905957B CN 109905957 B CN109905957 B CN 109905957B CN 201711304156 A CN201711304156 A CN 201711304156A CN 109905957 B CN109905957 B CN 109905957B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- dielectric layer
- light emitting
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Device Packages (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明公开了一种电路板及其制造方法,电路板包含基板、第一线路层、第一介电层以及发光元件。第一线路层设置于基板上。第一介电层设置于基板上,且具有多个开口。第一线路层嵌入于第一介电层,并自第一介电层的开口暴露出。第一介电层的杨氏系数大于基板的杨氏系数。发光元件经由第一介电层的开口电性连接于第一线路层。借此,本发明的电路板通过第一介电层而可承受外在环境的压力以及温度而不会产生翘曲,进而维持电路板整体结构的平整度。因此,第一介电层可避免电路板发生翘曲的问题,而避免后续形成于第一介电层上的元件无法准确的定位于基板上而造成损坏,以提升电路板的合格率。
Description
技术领域
本发明是关于一种电路板,特别是关于一种电路板的制造方法。
背景技术
电路板是目前手机、电脑以及数码相机等电子装置(electronic device)及/或电视、洗衣机以及冰箱等家电用品所需要的零件。详细而言,电路板能承载以及提供晶片(chip)、被动元件(passive component)、主动元件(active component)以及微机电系统元件(Microelectromechanical Systems,MEMS)等多种电子元件(electronic component)装设于其上。如此,电流可以经由电路板而传输至前述的电子元件,进而使得电子装置及/或家电用品可运作。
发明内容
本发明的目的在于提供一种可避免电路板发生翘曲,并提升电路板的合格率的电路板及其制造方法。
依据本发明的一实施方式,电路板包含基板、第一线路层、第一介电层以及发光元件。第一线路层设置于基板上。第一介电层设置于基板上,且具有多个开口。第一线路层嵌入于第一介电层,并自第一介电层的开口暴露出。第一介电层的杨氏系数大于基板的杨氏系数。发光元件经由第一介电层的开口电性连接于第一线路层。
在本发明的一个或多个实施方式中,前述的第一介电层掺杂至少一种无机材料。
在本发明的一个或多个实施方式中,前述的无机材料包含一氧化硅、二氧化硅、氧化铝或前述材料的任意组合。
在本发明的一个或多个实施方式中,前述的第一介电层远离基板的顶面与第一线路层远离基板的顶面共平面。
在本发明的一个或多个实施方式中,前述的电路板还包含第二介电层。第二介电层设置于第一介电层上,且具有多个通孔。第二介电层的多个通孔分别连通于第一介电层的多个开口。发光元件经由多个开口以及多个通孔电性连接于第一线路层。第一介电层的杨氏系数大于第二介电层的杨氏系数。
在本发明的一个或多个实施方式中,前述的电路板还包含第二线路层。第二线路层共形地部分设置于第二介电层上,位于第二介电层的多个通孔中,并接触第一线路层。发光元件经由第二介电层的多个通孔电性连接于第二线路层。
在本发明的一个或多个实施方式中,前述的第二线路层在基板上的垂直投影的轮廓,完全涵盖发光元件在基板上的垂直投影。
在本发明的一个或多个实施方式中,前述的电路板还包含间隔结构。间隔结构沿着垂直于基板的方向上位于第一介电层与发光元件之间。
在本发明的一个或多个实施方式中,前述的电路板还包含多个导电接触。多个导电接触分别位于第二介电层的多个通孔中。间隔结构的顶面与基板之间相距第一距离。多个导电接触的顶面与基板之间相距第二距离。第二距离小于第一距离。
在本发明的一个或多个实施方式中,前述的电路板还包含光吸收结构。光吸收结构设置于第一介电层上,朝远离基板的方向突出,并邻近发光元件。
在本发明的一个或多个实施方式中,前述的发光元件的顶面与基板之间相距第一距离。光吸收结构的顶面与基板之间相距第二距离。第二距离高于或实质上等于第一距离。
依据本发明的另一实施方式,电路板的制造方法包含:在基板上形成第一线路层;在基板上形成第一介电层,使得第一线路层嵌入第一介电层,其中第一介电层具有多个第一开口,第一线路层自第一介电层的多个第一开口暴露出;以及在暴露的第一线路层电性连接发光元件,使得发光元件发光。
在本发明的一个或多个实施方式中,前述的在基板上形成第一介电层是利用压合的方式,使得第一线路层嵌入第一介电层中。
在本发明的一个或多个实施方式中,前述的在基板上形成第一介电层包含:在基板上形成第一介电材料,使得第一介电材料覆盖第一线路层;以及移除第一介电材料的一些部位以致第一线路层自第一介电层的多个第一开口暴露出。
在本发明的一个或多个实施方式中,前述的移除第一介电材料的前述部位是利用研磨工艺。
在本发明的一个或多个实施方式中,前述的移除第一介电材料的前述部位以致第一线路层自第一介电层的多个第一开口暴露出,还进一步使得第一介电层的顶面与第一线路层的顶面共平面。
在本发明的一个或多个实施方式中,前述的发光元件为发光二极管,且在暴露的第一线路层电性连接发光元件是通过覆晶方式将发光二极管电性接合第一线路层。
在本发明的一个或多个实施方式中,前述的在暴露的第一线路层电性连接发光元件包含:在第一介电层上形成第二介电材料;以及图案化第二介电材料以形成多个通孔,使得第一线路层经由多个通孔暴露出,其中发光元件经由经图案化的第二介电材料的多个通孔电性连接第一线路层。
在本发明的一个或多个实施方式中,前述的在暴露的第一线路层电性连接发光元件还包含:在经图案化的第二介电材料上形成间隔结构;以及在经图案化的第二介电材料的多个通孔中形成导电材料,至少到导电材料接触间隔结构,以形成多个导电接触,其中发光元件经由多个导电接触电性连接第一线路层。
在本发明的一个或多个实施方式中,前述的在暴露的第一线路层电性连接发光元件还包含:在形成间隔结构之前,在经图案化的第二介电材料上共形地形成第二线路层;以及图案化第二线路材料以至少在第二介电材料的多个通孔外形成暴露第二介电材料的第二开口,其中间隔结构经由第二线路层的第二开口连接第二介电材料,并电性隔离多个导电接触。
综上所述,本发明的电路板通过第一介电层而可承受外在环境的压力以及温度而不会产生翘曲,进而维持电路板整体结构的平整度。因此,第一介电层可避免电路板发生翘曲的问题,而避免后续形成于第一介电层上的元件无法准确的定位于基板上而造成损坏,以提升电路板的合格率。
再者,本实施方式的间隔结构可避免导电接触相互导通,以确保后续所形成的发光元件可正常的运作。此外,本实施方式的间隔结构为弹性体,因此当发光元件设置于导电接触上时,间隔结构可吸收碰撞所产生的能量以做为缓冲结构,进而避免发光元件于制造过程中受到碰撞而损坏。
此外,在本实施方式中,光吸收结构至少位于发光元件的周围,且沿着第二方向朝远离基板的方向延伸。因此,光吸收结构可至少吸收发光元件侧向发射的光,因而避免电路板发生漏光的问题,或避免位于电路板上不同的发光元件彼此所发出的光相互混光。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂,结合附图说明如下:
图1至图14分别绘示依据本发明一实施方式的电路板在不同中间制造阶段下的剖视图。
具体实施方式
以下的说明将提供许多不同的实施方式或实施例来实施本发明的主题。元件或排列的具体范例将在以下讨论以简化本发明。当然,这些描述仅为部分范例且本发明并不以此为限。例如,将第一特征形成在第二特征上或上方,此一叙述不但包含第一特征与第二特征直接接触的实施方式,也包含其他特征形成在第一特征与第二特征之间,且在此情形下第一特征与第二特征不会直接接触的实施方式。此外,本发明可能会在不同的范例中重复标号或文字。重复的目的是为了简化及明确叙述,而非界定所讨论的不同实施方式及配置间的关系。
此外,空间相对用语如“下面”、“下方”、“低于”、“上面”、“上方”及其他类似的用语,在此是为了方便描述图中的一个元件或特征与另一个元件或特征的关系。空间相对用语除了涵盖图中所描绘的方位外,该用语更涵盖装置在使用或操作时的其他方位。也就是说,当该装置的方位与附图不同(旋转90度或在其他方位)时,在本文中所使用的空间相对用语同样可相应地进行解释。
请参照图1至图14。图1至图14分别绘示依据本发明一实施方式的电路板1(标示于图14中)在不同中间制造阶段下的剖视图。
如图1所示,提供基板10以及支撑板20。本实施方式的基板10具有相对的第一表面100以及第二表面102,且可为陶瓷板、金属板、有机板或其他任何适合的结构。本在实施方式中,在平行于基板10的方向定义为第一方向D1,实质上垂直于基板10的方向定义为第二方向D2,且第二方向D2被定义为实质上正交于第一方向D1。在一些实施方式中,第二方向D2也可被定义为非与第一方向D1正交。支撑板20乘载基板10,并用以保护位于第一表面100上的线路(图未示)。
接着,第一线路层11形成于基板10的第二表面102上。本在实施方式中,第一线路层11具有远离基板10的顶面110,且包含第一线路112以及第二线路114。第一线路层11的顶面110相对于基板10具有第一高度H1。本在实施方式中,第一线路层11的材质为铜,但本发明不以此为限。在一些实施方式中,第一线路层11也可包含为银(Ag)、镍(Ni)、铜(Cu)、金(Au)、钯(Pd)、前述材料的任意组合或其他任何适合的材料。
如图2所示,第一介电材料12形成于基板10的第二表面102上,使得第一介电材料12覆盖第一线路层11,并利用压合的方式使得第一线路层11嵌入第一介电材料12中。举例来说,将第一介电材料12形成于基板10上的方式可包含滚轮贴合、热压贴合或任何适合的方式,但本发明不以此为限。
本在实施方式中,第一介电材料12的杨氏系数(Young's modulus)大于基板10的杨氏系数。第一介电层120的热膨胀系数(coefficient of thermal expansion,CTE)小于基板10的热膨胀系数。在一些实施方式中,第一介电材料12的材质为高分子材料。在其他一些实施方式中,第一介电材料12的材质为玻璃纤维。本在实施方式中,第一介电材料12的材质可为环氧树脂(epoxy)。第一介电材料12掺杂至少一种无机材料,而无机材料可包含一氧化硅(SiO)、二氧化硅(SiO2)、氧化铝(Al2O3)或前述材料的任意组合。
如图3所示,在第一介电材料12(见图2)形成于基板10上之后,将第一介电材料12的一些部位移除以致第一线路层11暴露出,并同时形成多个第一开口124,以形成第一介电层120。也就是说,第一线路层11嵌入第一介电层120,且自第一介电层120上的多个第一开口124暴露出。此时,第一介电层120具有远离基板10的顶面122。第一介电层120的顶面122相对于基板10具有第二高度H2。
本在实施方式中,移除第一介电材料12(见图2)的前述部位是利用研磨(grinding)工艺P1。通过前述研磨工艺P1使得第一介电层120的顶面122与第一线路层11的顶面110共平面。也就是说,第一介电层120的顶面122的第二高度H2实质上相同于第一线路层11的顶面110的第一高度H1。借此,在后续工艺中,第一介电层120可承受外在环境的压力以及温度而不会产生翘曲,因而维持电路板1整体结构的平整度。因此,第一介电层120可避免电路板1发生翘曲的问题而避免后续形成于第一介电层120上的元件无法准确的定位于基板上而造成损坏,进而提升电路板1的合格率。
在一些实施方式中,移除第一介电材料12的前述部位也可利用化学机械研磨(chemical mechanical planarization,CMP)工艺。
在一些实施方式中,研磨工艺P1与化学机械研磨工艺可先后应用于移除第一介电材料12(见图2)的前述部位。举例来说,在一些实施方式中可先对第一介电材料12进行研磨工艺P1,以致剩余的第一介电材料12的顶面相对基板10的高度略大于第二高度H2。接着,再对剩余的第一介电材料12进行化学机械研磨工艺,以致剩余的第一介电材料12的顶面相对基板10的高度实质上等于第二高度H2。由于化学机械研磨工艺相对于研磨工艺P1对第一介电材料12具有较高的精度,因而本发明可利用研磨工艺P1降低工艺的时间,并接着利用化学机械研磨工艺以避免移除部分第一介电材料12时可能会对第一介电层120所造成的损伤。
如图4所示,在第一介电层120形成于基板10上之后,第二介电材料13压合而形成于第一介电层120上。本在实施方式中,将第二介电材料13形成于第一介电层120上的方式可包含滚轮贴合、热压贴合或任何适合的方式,但本发明不以此为限。在其他实施方式中,第二介电材料13也可通过涂布(coating)工艺形成于第一介电层120上,并配合进行热整平(thermal leveling)工艺。
本在实施方式中,第一介电层120的杨氏系数大于第二介电材料13的杨氏系数。第一介电层120的热膨胀系数小于第二介电材料13的热膨胀系数。本在实施方式中,第二介电材料13的材质为感光型介层材料(Photoimageable Dielectric,PID),且感光型介层材料不限于正型或负型感光机制。举例来说,本实施方式的第二介电材料13的材质包含环氧树脂膜、由日本味之素公司的专利所制造的绝缘膜(ajinomoto build-up film,ABF)、预浸料(prepreg,PP)或其他任何适合的材料。本在实施方式中,将第二介电材料13压合于第一介电层120的方法包含真空压膜工艺,但本发明不以此工艺为限。此外,本实施方式的真空压膜工艺所使用的机台可包含批次式单段压膜机或批次式多段真空压膜机。
如图5所示,在压合第二介电材料13于第一介电层120上之后,图案化第二介电材料13。进一步而言,本实施方式对第二介电材料13进行曝光工艺P2,以在经曝光的第二介电材料13’上形成曝光区134以及非曝光区136。举例而言,本实施方式的曝光工艺P2所使用的机台可包含直接成像(Imaging System,DI)机台、镭射直接成像(Laser Direct Imaging,LDI)机台、步进式(Stepper)机台、接触式曝光(Contact)机台或其他任何适合的机台。
如图6所示,在对第二介电材料13进行曝光工艺P2之后,对经曝光的第二介电材料13’进行显影工艺P3,以在第一介电层120上形成经图案化的第二介电材料,即,第二介电层130。进一步而言,本实施方式通过显影工艺P3移除经曝光的第二介电材料13’中的非曝光区136(见图5)并保留曝光区134,以形成多个通孔132。第一线路层11经由第二介电层130的多个通孔132而被暴露出。也就是说,第二介电层130设置于第一介电层120上,且具有多个通孔132。第二介电层130的多个通孔132分别连通于第一介电层120的多个第一开口124。
接着,在显影工艺P3完成之后,利用固化工艺以固化第二介电层130。在一些实施方式中,本实施方式的固化工艺可包含热固化工艺、光固化工艺、上述工艺的组合或其他任何适合的工艺。
如图7所示,在第二介电层130形成于第一介电层120上之后,第二线路层14共形地部分形成于第二介电层130上。亦即,在第二线路层14上不同位置的厚度实质上相同。再者,第二线路层14位于第二介电层130的多个通孔132中,且接触第一线路层11。第二线路层14是作为后续工艺中所形成的导电接触170(见图11)的种子层。本在实施方式中,第二线路层14的形成方式为全板金属化工艺。在一些实施方式中,第二线路层14的形成方式包含物理气相沉积(Physical vapor deposition,PVD)工艺或其他任何适合的工艺。
如图8所示,图案化第二线路层14以至少在第二介电层130的多个通孔132外形成暴露第二介电层130的第二开口140。图案化第二线路层14的第二开口140位于第一线路112与第二线路114之间。本在实施方式中,图案化第二线路层14的方式包含蚀刻工艺。
如图9所示,在形成经图案化第二线路层14之后,绝缘材料15形成于基板10上,并覆盖第二介电层130以及经图案化第二线路层14。本在实施方式中,绝缘材料15的材质为感光型介层材料,且感光型介层材料不限于正型或负型感光机制。在一些实施方式中,绝缘材料15的材质为弹性材料。
如图10所示,在绝缘材料15形成于基板10上之后,绝缘材料15被图案化,以于第一线路112与第二线路114之间的曝光区134上形成间隔结构150。具体而言,在第一方向D1上,位于第一线路112与第二线路114之间的绝缘材料15(见图9)被保留,并移除位于第一线路112与第二线路114上方以及外侧的绝缘材料15。举例来说,移除部分绝缘材料15的方法可包含前述曝光工艺P2以及显影工艺P3(请参照图5),在此不再赘述,但本发明不以此为限。
详细而言,间隔结构150经由第二线路层14的第二开口140连接第二介电层130的曝光区134,并电性隔离位于第一线路112以及第二线路114上的第二线路层14。再者,间隔结构150部分覆盖第二线路层14,因而可将第二线路层14固定于第二介电层130,以帮助后续形成于第二线路层14上的导电接触170(见图11)的定位。本在实施方式中,间隔结构150具有远离基板10的顶面152。间隔结构150的顶面152与基板10之间相距第一距离T1。
如图11所示,在间隔结构150形成于第二介电层130上之后,多个导电接触170分别形成于第二介电层130的多个通孔132中。具体而言,导电材料17形成于第二介电层130的多个通孔132中,以形成多个导电接触170,并至少形成到导电材料17接触间隔结构150。间隔结构150电性隔离导电接触170。导电接触170具有远离基板10的顶面172。导电接触170的顶面172与基板10之间相距第二距离T2。第二距离T2小于第一距离T1。借此,间隔结构150可避免导电接触170相互导通,以确保后续所形成的发光元件18(见图12)可正常的运作。此外,本实施方式的间隔结构150为弹性体,因此当发光元件18设置于导电接触170上时,间隔结构150可吸收碰撞所产生的能量以做为缓冲结构,进而避免发光元件18于制造过程中受到碰撞而损坏。
如图12所示,于导电接触170形成之后,将发光元件18偕同导电层19电性连接第一线路层11,使得发光元件18发光。间隔结构150沿着第二方向D2上位于第一介电层120与发光元件18之间。发光元件18包含发光单元182、第一电极184以及第二电极186,其中发光单元182具有出光面S,且包含第一型半导体层(图未示)、第一型半导体层(图未示)以及主动层(图未示)。举例来说,第一电极184可为P电极以连接正电压,而第二电极186可为N电极以连接负电压,但本发明不以此为限。
具体而言,发光元件18的第一电极184以及第二电极186,分别经由第二介电层130的通孔132中的导电接触170,以电性连接于第二线路层14,并透过第一介电层120的第一开口124进一步电性连接于第一线路层11。本实施方式的发光元件18具有远离基板10的顶面180。发光元件18的顶面180与基板10之间相距第三距离T3。
本在实施方式中,第二线路层14于基板10上的垂直投影的轮廓,完全涵盖发光元件18于基板10上的垂直投影。借此,第二线路层14可确保导电接触170所成长的范围可涵盖发光元件18。因此,当发光元件18设置于导电接触170上时,发光元件18的第一电极184以及第二电极186可轻易地对位设置而电性连接于第一线路层11,以确保电路板1上发光元件18的发光效率。
本在实施方式中,导电层19的材质为异向性导电材料,但本发明不以此为限。导电层19的形成方法包含网版印刷(screen printing)工艺、喷墨(inkjet)工艺或任何其他适合的方法,但本发明不以此为限。
本在实施方式中,发光元件18为发光二极管,且发光二极管通过覆晶方式而电性接合第一线路层11的第一线路112与第二线路114。
本在实施方式中,第一电极184以及第二电极186远离基板10的顶面与基板10之间相距的距离实质上相同于第一距离T1。换句话说,发光单元182靠近基板10的底表面实质上相同于第一距离T1。
如图13所示,于将发光元件18电性连接第一线路层11之后,光吸收材料16形成于基板10上,并覆盖发光元件18、导电接触170、经图案化第二线路层14以及第二介电层130。光吸收材料16包含基材165以及光吸收粒子167。光吸收材料16的光吸收粒子167系均匀地分布于基材165中。
本在实施方式中,光吸收材料16的基材165的材质为感光型介层材料,且感光型介层材料不限于正型或负型感光机制。在一些实施方式中,光吸收材料16的基材165的材质包含高分子材料。举例而言,基材165的材质可为聚亚酰胺(polyimide,PI)、聚乙烯醇(polyvinyl alcohol,PVA)或其他任何适合的材料。基材165的材质也可为丙烯酸(acrylate),但本发明不以此为限。在一些实施方式中,光吸收粒子167包含碳、黑色染料或其他任何适合的材料。
在一些实施方式中,光吸收材料16的形成方法包含旋转涂布(spin coating)工艺。
如图14所示,于光吸收材料16(见图13)形成于基板10上之后,光吸收材料16被图案化,以于发光元件18、导电接触170以及经图案化第二线路层14上形成光吸收结构160,以完成本实施方式的电路板1。具体而言,于第一方向D1上,位于发光元件18周围的光吸收材料16被保留,并至少部分移除位于发光元件18上的光吸收材料16,以形成第三开口164以及位于第三开口164周围的光吸收结构160。在一些实施方式中,第三开口164的数量可为多个。进一步而言,光吸收结构160设置于第一介电层120以及第二介电层130上,朝远离基板10的方向突出,并用以吸收发光元件18所发出的光线。在一些实施方式中,光吸收结构160贴合发光元件18。本在实施方式中发光元件18经由第三开口164自光吸收结构160暴露出。
本在实施方式中,光吸收结构160具有远离基板10的顶面162。光吸收结构160的顶面162与基板10之间相距第四距离T4。第四距离T4系大于第一距离T1、第二距离T2以及第三距离T3。
本在实施方式中,光吸收结构160包含柱状部166以及突出部168。光吸收结构160的柱状部166设置于第二介电层130上,并位于发光元件18的周围。柱状部166部分覆盖导电接触170,且沿着第二方向D2朝远离基板10的方向延伸。因此,柱状部166可吸收发光元件18侧向发射的光,因而避免电路板1发生漏光的问题,或避免位于电路板1上不同的发光元件18彼此所发出的光相互混光。再者,由于柱状部166部分覆盖导电接触170,进而柱状部166可将导电接触170固定于第二介电层130。因此,当导电接触170属于细线路而与第二介电层130之间的结合力不足时,柱状部166可帮助导电接触170定位于第二介电层130上,以避免导电接触170与第二介电层130分离。
此外,光吸收结构160的突出部168自柱状部166朝发光元件18突出,且部分覆盖发光元件18的顶面180。进一步而言,突出部168自发光元件18的顶面180的外缘沿着第一方向D1朝顶面180的内侧延伸。因此,突出部168可吸收发光元件18所发出的部分光,以控制发光元件18的发光范围R1。举例来说,不同颜色的发光二极管的发光效率不同。因此,若不同的发光二极管的出光面S面积相同,则位于电路板1上的显示器(图未示)的色彩表现会因而被影响。因此,本实施方式通过突出部168来控制不同发光元件18的发光范围R1,使得具有不同色光的发光元件18可具有不同的发光范围R1,进而可改善不同颜色的画素发光效率不一致的问题。
在一些实施方式中,第四距离T4可实质上等于第三距离T3。也就是说,于第二方向D1上,位于发光元件18上方的光吸收材料16完全被移除,以暴露出发光元件18的整个顶面180。
在一些实施方式中,移除部分光吸收材料16的方法可包含前述曝光工艺P2以及显影工艺P3(请参照图5),在此不再赘述,但本发明不以此为限。
由以上对本在发明的具体实施方式的详述,可以明显地看出本发明的第一介电层可承受外在环境的压力以及温度而不会产生翘曲,进而维持电路板整体结构的平整度。因此,第一介电层可避免电路板发生翘曲的问题而,避免后续形成于第一介电层上的元件无法准确的定位于基板上而造成损坏,以提升电路板的合格率。
再者,本实施方式的间隔结构可避免导电接触相互导通,以确保后续所形成的发光元件可正常的运作。此外,本实施方式的间隔结构为弹性体,因此当发光元件设置于导电接触上时,间隔结构可吸收碰撞所产生的能量以做为缓冲结构,进而避免发光元件在制造过程中受到碰撞而损坏。
此外,本在实施方式中,光吸收结构至少位于发光元件的周围,且沿着第二方向朝远离基板的方向延伸。因此,光吸收结构至少可吸收发光元件侧向发射的光,因而避免电路板发生漏光的问题,或避免位于电路板上不同的发光元件彼此所发出的光相互混光。
前述多个实施方式的特征可使本技术领域中的技术人员更佳地理解本发明的各个方面。本技术领域中的技术人员应可了解,为了达到相同的目的及/或本发明的实施方式的相同优点,其可利用本发明为基础,进一步设计或修饰其他工艺及结构。在本技术领域中的技术人员也应了解,这样的均等结构并未背离本发明的精神及范围,而在不背离本发明的精神及范围下,本技术领域中的技术人员可在此进行各种改变、替换及修正。
Claims (16)
1.一种电路板,其特征在于,包含:
基板;
第一线路层,设置于所述基板上;
第一介电层,设置于所述基板上,且具有多个开口,其中所述第一线路层嵌入于所述第一介电层,并自所述多个开口暴露出,且所述第一介电层的杨氏系数大于所述基板的杨氏系数;
发光元件,经由所述多个开口电性连接于所述第一线路层;
多个导电接触,分别位于所述多个通孔中,且电性连接所述第一线路层与所述发光元件,使得所述发光元件经由所述多个导电接触电性连接所述第一线路层而发光;
间隔结构,沿着垂直于所述基板的方向上位于所述第一介电层与所述发光元件之间,其中所述间隔结构接触所述多个导电接触;以及
光吸收结构,设置于所述第一介电层上,朝远离所述基板的方向突出,并邻近所述发光元件。
2.如权利要求1所述的电路板,其特征在于,所述第一介电层掺杂至少一种无机材料。
3.如权利要求2所述的电路板,其特征在于,所述无机材料包含一氧化硅、二氧化硅、氧化铝或前述材料的任意组合。
4.如权利要求1所述的电路板,其特征在于,所述第一介电层远离所述基板的顶面与所述第一线路层远离所述基板的顶面共平面。
5.如权利要求1所述的电路板,其特征在于,还包含第二介电层,设置于所述第一介电层上,且具有多个通孔,所述多个通孔分别连通于所述多个开口,所述发光元件经由所述多个开口以及所述多个通孔电性连接于所述第一线路层,且所述第一介电层的杨氏系数大于所述第二介电层的杨氏系数。
6.如权利要求5所述的电路板,其特征在于,还包含第二线路层,共形地部分设置于所述第二介电层上,位于所述多个通孔中,并接触所述第一线路层,且所述发光元件经由所述多个通孔电性连接于所述第二线路层。
7.如权利要求6所述的电路板,其特征在于,所述第二线路层于所述基板上的垂直投影的轮廓,完全涵盖所述发光元件在所述基板上的垂直投影。
8.如权利要求1所述的电路板,其特征在于,所述间隔结构的顶面与所述基板之间相距第一距离,所述多个导电接触的顶面与所述基板之间相距第二距离,且所述第二距离小于所述第一距离。
9.如权利要求1所述的电路板,其特征在于,所述发光元件的顶面与所述基板之间相距第一距离,所述光吸收结构的顶面与所述基板之间相距第二距离,所述第二距离高于或实质上等于所述第一距离。
10.一种电路板的制造方法,其特征在于,包含:
在基板上形成第一线路层;
在所述基板上形成第一介电层,使得所述第一线路层嵌入所述第一介电层,其中所述第一介电层具有多个第一开口,所述第一线路层自所述多个第一开口暴露出;
在所述第一介电层上形成第二介电材料;
图案化所述第二介电材料以形成多个通孔,使得所述第一线路层经由所述多个通孔暴露出;
在经图案化的所述第二介电材料上形成间隔结构;
在所述多个通孔中形成导电材料,至少到所述导电材料接触所述间隔结构,以形成多个导电接触;以及
在暴露的所述第一线路层电性连接发光元件,使得所述发光元件经由所述多个导电接触电性连接所述第一线路层而发光。
11.如权利要求10所述的电路板的制造方法,其特征在于,所述在所述基板上形成所述第一介电层是利用压合的方式,使得所述第一线路层嵌入所述第一介电层中。
12.如权利要求10所述的电路板的制造方法,其特征在于,所述在所述基板上形成第一介电层包含:
在所述基板上形成第一介电材料,使得所述第一介电材料覆盖所述第一线路层;以及
移除所述第一介电材料的一些部位以致所述第一线路层自所述多个第一开口暴露出。
13.如权利要求12所述的电路板的制造方法,其特征在于,所述移除所述第一介电材料的所述部位是利用研磨工艺。
14.如权利要求12所述的电路板的制造方法,其特征在于,所述移除所述第一介电材料的所述部位以致所述第一线路层自所述多个第一开口暴露出,还进一步使得所述第一介电层的顶面与所述第一线路层的顶面共平面。
15.如权利要求10所述的电路板的制造方法,其特征在于,发光元件为发光二极管,且所述在暴露的所述第一线路层电性连接所述发光元件是通过覆晶方式将所述发光二极管电性接合所述第一线路层。
16.如权利要求10所述的电路板的制造方法,其特征在于,所述在暴露的所述第一线路层电性连接所述发光元件还包含:
在所述形成所述间隔结构之前,在经图案化的所述第二介电材料上共形地形成第二线路层;以及
图案化所述第二线路层以至少在所述多个通孔外形成暴露经图案化的所述第二介电材料的第二开口,其中所述间隔结构经由所述第二开口连接经图案化的所述第二介电材料,并电性隔离所述多个导电接触。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711304156.9A CN109905957B (zh) | 2017-12-11 | 2017-12-11 | 电路板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711304156.9A CN109905957B (zh) | 2017-12-11 | 2017-12-11 | 电路板及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109905957A CN109905957A (zh) | 2019-06-18 |
CN109905957B true CN109905957B (zh) | 2021-04-23 |
Family
ID=66941744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711304156.9A Active CN109905957B (zh) | 2017-12-11 | 2017-12-11 | 电路板及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109905957B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023032049A (ja) * | 2021-08-26 | 2023-03-09 | キオクシア株式会社 | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201106455A (en) * | 2009-08-05 | 2011-02-16 | Unimicron Technology Corp | Package substrate and fabrication method thereof |
JP2016025096A (ja) * | 2014-07-16 | 2016-02-08 | イビデン株式会社 | プリント配線板およびその製造方法 |
CN106658937A (zh) * | 2015-10-29 | 2017-05-10 | 三星电机株式会社 | 印刷电路板及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102079188B1 (ko) * | 2012-05-09 | 2020-02-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 전자 기기 |
WO2014021186A1 (ja) * | 2012-08-01 | 2014-02-06 | 京セラ株式会社 | 配線基板、それを備えた実装構造体および配線基板の製造方法 |
-
2017
- 2017-12-11 CN CN201711304156.9A patent/CN109905957B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201106455A (en) * | 2009-08-05 | 2011-02-16 | Unimicron Technology Corp | Package substrate and fabrication method thereof |
JP2016025096A (ja) * | 2014-07-16 | 2016-02-08 | イビデン株式会社 | プリント配線板およびその製造方法 |
CN106658937A (zh) * | 2015-10-29 | 2017-05-10 | 三星电机株式会社 | 印刷电路板及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109905957A (zh) | 2019-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI642335B (zh) | 電路板及其製造方法 | |
JP5496445B2 (ja) | 半導体装置の製造方法 | |
US7981727B2 (en) | Electronic device wafer level scale packages and fabrication methods thereof | |
TWI640080B (zh) | 晶圓堆疊之組裝 | |
EP1804302B1 (en) | Light emitting semiconductor device and method for manufacturing the same | |
TWI549247B (zh) | 晶片封裝體 | |
US8431946B2 (en) | Chip package and method for forming the same | |
CN102386156B (zh) | 晶片封装体 | |
US9324580B2 (en) | Process for fabricating a circuit substrate | |
WO2008056499A1 (en) | Semiconductor device and method for manufacturing same | |
JP2008109109A (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
JP2010087229A (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
CN109905957B (zh) | 电路板及其制造方法 | |
JP2008053693A (ja) | 半導体モジュール、携帯機器、および半導体モジュールの製造方法 | |
JP4588091B2 (ja) | 半導体モジュールの製造方法 | |
JP2001274182A (ja) | 電子部品の製造方法 | |
US10813231B2 (en) | Method for manufacturing circuit board | |
JP2007042736A (ja) | 半導体装置及び電子モジュール、並びに、電子モジュールの製造方法 | |
JP2016100552A (ja) | 半導体装置 | |
TWI642334B (zh) | 電路板及其製造方法 | |
KR20200035236A (ko) | 이미지 센서 모듈 및 이의 제조 방법 | |
JP4806468B2 (ja) | 半導体モジュール | |
CN109714888B (zh) | 电路板及其制造方法 | |
CN109714889B (zh) | 电路板及其制造方法 | |
US11764077B2 (en) | Composite layer circuit element and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |