JP2007042736A - 半導体装置及び電子モジュール、並びに、電子モジュールの製造方法 - Google Patents

半導体装置及び電子モジュール、並びに、電子モジュールの製造方法 Download PDF

Info

Publication number
JP2007042736A
JP2007042736A JP2005222747A JP2005222747A JP2007042736A JP 2007042736 A JP2007042736 A JP 2007042736A JP 2005222747 A JP2005222747 A JP 2005222747A JP 2005222747 A JP2005222747 A JP 2005222747A JP 2007042736 A JP2007042736 A JP 2007042736A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor chip
wiring
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005222747A
Other languages
English (en)
Inventor
Tatsuhiko Asakawa
達彦 浅川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005222747A priority Critical patent/JP2007042736A/ja
Priority to US11/493,610 priority patent/US7582967B2/en
Priority to TW095128148A priority patent/TW200715512A/zh
Priority to CNA2006101084870A priority patent/CN1909224A/zh
Publication of JP2007042736A publication Critical patent/JP2007042736A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

【課題】 実装性の高い半導体装置及び信頼性の高い電子モジュール、並びに、電子モジュールの製造方法を提供する。
【解決手段】 半導体装置は、電極１４を有する半導体チップ１０と、半導体チップ１０の電極１４が形成された面に形成された複数の樹脂突起２０と、電極１４と電気的に接続されてなり、いずれかの前記樹脂突起上に形成された配線３０とを含む。樹脂突起２０は、半導体チップ１０の電極１４が形成された面の中央から離れて配置されたものほど高さが高くなるように形成されてなる。
【選択図】 図１

Description

本発明は、半導体装置及び電子モジュール、並びに、電子モジュールの製造方法に関する。
配線基板に半導体装置が実装されたタイプの電子モジュールが知られている。信頼性の高い電子モジュールを製造するためには、配線基板の配線パターンと半導体装置の配線とを、確実に電気的に接続させることが重要である。
本発明の目的は、実装性の高い半導体装置及び信頼性の高い電子モジュール、並びに、電子モジュールの製造方法を提供することにある。
特開平２−２７２７３７号公報
（１）本発明に係る半導体装置は、電極を有する半導体チップと、
前記半導体チップの前記電極が形成された面に形成された複数の樹脂突起と、
前記電極と電気的に接続されてなり、いずれかの前記樹脂突起上に形成された配線と、
を含み、
前記樹脂突起は、前記半導体チップの前記電極が形成された面の中央から離れて配置されたものほど高さが高くなるように形成されてなる。本発明によると、実装性に優れた半導体装置を提供することができる。
（２）この半導体装置において、
前記半導体チップは、前記電極が形成された面が凸曲面になるように反っていてもよい。
（３）本発明に係る電子モジュールは、電極を有する半導体チップと、前記半導体チップの前記電極が形成された面に形成された複数の樹脂突起と、前記電極と電気的に接続されてなり、いずれかの前記樹脂突起上に形成された配線と、を含む半導体装置と、
前記半導体装置が搭載された、配線パターンを有する配線基板と、
を含み、
前記半導体装置は、前記配線基板に、前記配線における前記樹脂突起とオーバーラップする部分が、前記配線パターンの電気的接続部と接触して電気的に接続されるように搭載されてなり、
前記樹脂突起は、前記半導体チップの前記電極が形成された面の中央から離れて配置されたものほど高さが高くなるように形成されてなり、
前記配線基板は、前記電気的接続部が形成された面が凸曲面になるように反ってなる。本発明によると、電気的な接続信頼性の高い電子モジュールを提供することができる。
（４）この電子モジュールにおいて、
前記半導体チップは、前記電極が形成された面が凸曲面になるように反っていてもよい。
（５）本発明に係る電子モジュールは、電極を有する半導体チップと、前記半導体チップの前記電極が形成された面に形成された複数の樹脂突起と、前記電極と電気的に接続されてなり、いずれかの前記樹脂突起上に形成された配線と、を含む半導体装置と、
前記半導体装置が搭載された、配線パターンを有する配線基板と、
を含み、
前記半導体装置は、前記配線基板に、前記配線における前記樹脂突起とオーバーラップする部分が、前記配線パターンの電気的接続部と接触して電気的に接続されるように搭載されてなり、
前記樹脂突起は、前記半導体チップの前記電極が形成された面の中央から離れて配置されたものほど高さが高くなるように形成されてなり、
前記半導体チップは、前記電極が形成された面が凸曲面になるように反ってなる。本発明によると、電気的な接続信頼性の高い電子モジュールを提供することができる。
（６）本発明に係る電子モジュールの製造方法は、電極を有する半導体チップと、前記半導体チップの前記電極が形成された面に形成された複数の樹脂突起と、前記電極と電気的に接続されてなり、いずれかの前記樹脂突起上に形成された配線と、を含む半導体装置を用意する工程と、
配線パターンを有し、前記配線パターンの電気的接続部が形成された面が凸曲面になるように反った配線基板を用意する工程と、
前記半導体装置を前記配線基板に搭載して、前記配線における前記樹脂突起とオーバーラップする部分と前記電気的接続部とを接触させて電気的に接続する工程と、
を含み、
前記樹脂突起は、前記半導体チップの前記電極が形成された面の中央から離れて配置されたものほど高さが高くなるように形成されてなる。本発明によると、信頼性の高い電子モジュールを効率よく製造することができる。
（７）この電子モジュールの製造方法において、
前記半導体チップは、前記電極が形成された面が凸曲面になるように反っていてもよい。
（８）本発明に係る電子モジュールの製造方法は、電極を有する半導体チップと、前記半導体チップの前記電極が形成された面に形成された複数の樹脂突起と、前記電極と電気的に接続されてなり、いずれかの前記樹脂突起上に形成された配線と、を含む半導体装置を用意する工程と、
配線パターンを有する配線基板を用意する工程と、
前記半導体装置を前記配線基板に搭載して、前記配線における前記樹脂突起とオーバーラップする部分と前記配線パターンの電気的接続部とを接触させて電気的に接続する工程と、
を含み、
前記半導体チップは、前記電極が形成された面が凸曲面になるように反ってなり、
前記樹脂突起は、前記半導体チップの前記電極が形成された面の中央から離れて配置されたものほど高さが高くなるように形成されてなる。本発明によると、信頼性の高い電子モジュールを効率よく製造することができる。
（９）本発明に係る半導体装置は、電極を有する半導体チップと、
前記半導体チップの前記電極が形成された面に形成された第１の樹脂突起と、
前記半導体チップの前記電極が形成された面であって、前記第１の樹脂突起よりも前記半導体チップの前記電極が形成された面の中央から離れた位置に配置された第２の樹脂突起と、
前記電極と電気的に接続されてなり、少なくとも前記第１または第２の樹脂突起のいずれかの上に形成された配線と、
を含み、
前記第１の樹脂突起の高さよりも前記第２の樹脂突起の高さの方が高い。本発明によると、実装性に優れた半導体装置を提供することができる。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。なお、本発明は、以下のいずれかの実施の形態及び変形例を自由に組み合わせたものを含むものとする。
（半導体装置及びその製造方法）
以下、図面を参照して、本発明を適用した実施の形態に係る半導体装置について説明する。なお、図１（Ａ）〜図１（Ｃ）は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。ここで、図１（Ａ）は、半導体装置１００の上視図である。また、図１（Ｂ）は図１（Ａ）のIB−IB線断面図であり、図１（Ｃ）は図１（Ａ）のIC−IC線断面図である。
本実施の形態に係る半導体装置は、図１（Ａ）〜図１（Ｃ）に示すように、半導体チップ１０を含む。半導体チップ１０は、例えばシリコン基板であってもよい。半導体チップ１０には、集積回路１２が形成されていてもよい（図１（Ｃ）参照）。集積回路１２の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。半導体チップ１０の集積回路１２が形成された面（能動面）は長方形をなしていてもよい。ただし、半導体チップ１０の能動面は、正方形をなしていてもよい（図示せず）。
半導体チップ１０は、図１（Ａ）及び図１（Ｃ）に示すように、電極１４を有する。電極１４は、半導体チップ１０の内部と電気的に接続されていてもよい。電極１４は、集積回路１２と電気的に接続されていてもよい。あるいは、集積回路１２に電気的に接続されていない導電体を含めて、電極１４と称してもよい。電極１４は、半導体チップの内部配線の一部であってもよい。このとき、電極１４は、半導体チップの内部配線のうち、外部との電気的な接続に利用される部分であってもよい。電極１４は、アルミニウム又は銅等の金属で形成されていてもよい。電極１４は、半導体チップ１０の能動面の１つの辺に沿って配列されていてもよい。
半導体チップ１０は、図１（Ｂ）及び図１（Ｃ）に示すように、パッシベーション膜１６を有していてもよい。パッシベーション膜１６は、電極１４を露出させるように形成されていてもよい。パッシベーション膜１６は、電極１４を露出させる開口を有していてもよい。パッシベーション膜１６は、電極１４を部分的に覆うように形成されていてもよい。このとき、パッシベーション膜１６は、電極１４の周囲を覆うように形成されていてもよい。パッシベーション膜は、例えば、ＳｉＯ２やＳｉＮ等の無機絶縁膜であってもよい。あるいは、パッシベーション膜１６は、ポリイミド樹脂などの有機絶縁膜であってもよい。
なお、半導体チップ１０の電極１４が形成された面は平坦面であってもよい。あるいは、半導体チップ１０は、電極１４が形成された面が凸曲面になるように反っていてもよい（図示せず）。
本実施の形態に係る半導体装置は、図１（Ａ）〜図１（Ｃ）に示すように、半導体チップ１０上に形成された複数の樹脂突起２０を含む。樹脂突起２０は、半導体チップ１０の電極１４が形成された面に形成されてなる。樹脂突起２０は、パッシベーション膜１６上に形成されていてもよい。樹脂突起２０の材料は特に限定されず、既に公知となっているいずれかの材料を適用してもよい。例えば、樹脂突起２０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）、フェノール樹脂等の樹脂で形成されていてもよい。
樹脂突起２０は、半導体チップ１０の電極１４が形成された面の中央から離れて配置されたものほど、高さが高くなるように形成されてなる。すなわち、樹脂突起２０は、第１の樹脂突起と、第１の樹脂突起よりも電極１４が形成された面の中央から離れた位置に配置された、第１の樹脂突起よりも高さが高い第２の樹脂突起を含んでいると言ってもよい。このとき、半導体チップ１０の電極１４が形成された面の１つの辺（当該面が長方形である場合には、その長辺であってもよい）に沿って配列された複数の樹脂突起２０は、当該辺の端部に近い位置に配置されたものほど、高さが高くなるように形成されていてもよい。なお、「樹脂突起２０の高さ」とは、樹脂突起２０のうち、半導体チップ１０の電極１４が形成された面を基準として、最も高い部分の高さを指していてもよい。また、樹脂突起２０の形状は特に限定されるものではないが、半球状をなしていてもよい。このとき、樹脂突起２０は、上視図において、円形をなしていてもよい（図１（Ａ）参照）。
樹脂突起２０は、また、半導体チップ１０の電極１４が形成された面の中央領域から離れて配置されたものほど、基端部の断面積が大きくなるように形成されていてもよい。言い換えると、高さが高い樹脂突起２０ほど、基端部の底面（半導体チップ１０と対向する面）が大きくなっていてもよい。
本実施の形態に係る半導体装置は、図１（Ａ）〜図１（Ｃ）に示すように、配線３０を含む。配線３０は、電極１４と電気的に接続されてなる。配線３０は、電極１４上から、樹脂突起２０上に至るように形成されてなる。配線３０は、樹脂突起２０の上端を通るように形成されていてもよい。配線３０は、樹脂突起２０上に形成されてなると言ってもよい。図１（Ａ）及び図１（Ｂ）に示すように、１つの配線３０が、１つの樹脂突起２０上に至るように形成されていてもよい。言い換えると、１つの樹脂突起２０には、１つの配線３０のみが形成されていてもよい。このとき、配線３０は、樹脂突起２０の最も高い部分を通るように形成されていてもよい。ただし、これとは別に、１つの樹脂突起２０上には、複数の配線３０が形成されていてもよい（図示せず）。配線３０の構造及び材料は、特に限定されるものではない。例えば、配線３０は、単層で形成されていてもよい。あるいは、配線３０は、複数層で形成されていてもよい。このとき、配線３０は、チタンタングステンによって形成された第１の層と、金によって形成された第２の層とを含んでいてもよい（図示せず）。
半導体装置１００は、以上の構成をなしていてもよい。この半導体装置１００によると、実装性に優れた半導体装置を提供することができる。その効果や、半導体装置１００の実装工程については、後の、電子モジュール及びその製造方法の中で詳しく説明する。
以下、半導体装置１００を製造する方法について説明する。図２〜図３（Ｂ）は、半導体装置１００を製造する方法について説明するための図である。
半導体装置１００の製造方法は、半導体基板１８を用意することを含んでいてもよい。半導体基板１８は、図２に示すように、ウエハ状をなしていてもよい。ウエハ状の半導体基板１８は、複数の半導体装置（半導体チップ１０）となる領域１９を含んでいてもよい。すなわち、半導体基板１８は、複数の半導体チップが一体となった構造をなしていてもよい。ただし、半導体基板としてチップ状の半導体基板を利用してもよい。
半導体装置の製造方法は、半導体基板１８に、複数の樹脂突起２０を形成することを含む。樹脂突起２０は、それぞれの領域１９の電極１４が形成された面の中央から離れて配置されたものほど高さが高くなるように形成する。樹脂突起２０を形成する方法は特に限定されない。例えば、樹脂突起２０は、半導体基板１８に樹脂材料２２を設け、これを硬化させることによって形成してもよい。このとき、樹脂材料２２は、複数箇所に、互いに接触しないように設けてもよい。また、樹脂材料の量を調整することで、樹脂突起２０の高さ（大きさ）を制御してもよい。すなわち、樹脂突起２０の高さは、利用する樹脂材料の量によって制御してもよい。例えば、図３（Ａ）に示すように、領域１９の中央から離れるほど、一つの樹脂突起２０を形成するために利用する樹脂の量が増えるように樹脂材料を設けてもよい。これにより、図３（Ｂ）に示すように、領域１９の中央から離れて配置された樹脂突起２０を、領域１９の中央側に配置された樹脂突起２０よりも高くなるように形成することができる。また、これにより、高さが高い樹脂突起２０ほど、基端部の底面が大きくなるように形成してもよい。なお、樹脂材料２２は、一定の高さになるように設けてもよい（図３（Ａ）参照）。高さが一定になるように樹脂材料を設けた場合には、これを溶融させた後に硬化させることによって、樹脂突起の高さを変化させてもよい。あるいは、樹脂材料の硬化収縮反応を利用して、樹脂突起の高さを変化させてもよい。ただし、樹脂材料の高さを変化させることによって、その量を調整してもよい。
半導体装置１００の製造方法は、電極１４と電気的に接続された配線３０を形成することを含む。配線３０は、樹脂突起２０上に至るように形成する。配線３０は、既に公知となっているいずれかの方法で形成してもよい。
そして、半導体基板１８を切断して領域１９ごとに分割することによって、半導体装置１００を形成してもよい（図１（Ａ）〜図１（Ｃ）参照）。
（電子モジュール及びその製造方法）
以下、図４（Ａ）〜図５を参照して、本発明を適用した実施の形態に係る電子モジュールの製造方法について説明する。
本実施の形態に係る電子モジュールの製造方法は、半導体装置１００を用意することを含む。半導体装置１００は、既に説明したいずれかの構造をなしていてもよい。
本実施の形態に係る電子モジュールの製造方法は、配線基板４０を用意することを含む（図４（Ａ）参照）。配線基板４０は、ベース基板４２と配線パターン４４とを含んでいてもよい。配線パターン４４は、電気的接続部４５を含む。電気的接続部４５は、配線パターン４４のうち、他の部材との電気的な接続に利用される部分である。配線基板４０は、配線パターン４４の電気的接続部４５が形成された面が凸曲面になるように反っている。言い換えると、配線基板４０は、半導体装置１００と対向する面（半導体装置１００が搭載される面）が凸曲面になるように反っていると言える。なお、配線基板４０は、配線基板４０に半導体装置１００を搭載する工程を行う際に、上記のように反った形状をなしていてもよい。ベース基板４２がリジッド基板である場合、ベース基板４２自体の反りによって、配線基板４０を上記のように反った形状としてもよい。また、ベース基板４２がフレキシブル基板である場合、配線基板４０に半導体装置１００を搭載する工程で配線基板４０を支持する支持具によって、配線基板４０を上記のように反った形状としてもよい。
ベース基板４２の材料は特に限定されず、有機系又は無機系のいずれの材料であってもよく、これらの複合構造からなるものであってもよい。ベース基板４２として、無機系の材料から形成された基板を利用してもよい。このとき、ベース基板４２は、セラミックス基板やガラス基板であってもよい。ベース基板４２がガラス基板である場合、配線基板４０は、電気光学パネル（液晶パネル・エレクトロルミネッセンスパネル等）の一部であってもよい。配線パターン４４は、ＩＴＯ（Indium Tin Oxide）、Ｃｒ、Ａｌなどの金属膜、金属化合物膜、又は、それらの複合膜によって形成されていてもよい。このとき、配線パターン４４は、液晶を駆動する電極（走査電極、信号電極、対向電極等）に電気的に接続されていてもよい。あるいは、ベース基板４２は、ポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムであってもよい。あるいは、ベース基板４２としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板としてFPC(Flexible Printed Circuit)や、TAB(Tape Automated Bonding)技術で使用されるテープを使用してもよい。このとき、配線パターン４４は、例えば、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）のうちのいずれかを積層して形成されていてもよい。また、配線パターン４４は、その一部がベース基板４２の内側を通るように形成されていてもよい。
本実施の形態に係る電子モジュールの製造方法は、半導体装置１００を配線基板４０に搭載することを含む。本工程によって、配線３０における樹脂突起２０とオーバーラップする部分と配線パターン４４の電気的接続部４５とを接触させて電気的に接続する。半導体装置１００を配線基板４０に搭載する方法は特に限定されないが、図４（Ａ）〜図４（Ｃ）を参照して、半導体装置１００を配線基板４０に搭載する方法の一例について説明する。はじめに、図４（Ａ）に示すように、半導体装置１００を配線基板４０上に配置して、半導体装置１００の配線３０（樹脂突起２０）と配線基板４０の配線パターン４４（電気的接続部４５）とが対向するように位置合わせをする。その後、図４（Ｂ）に示すように、半導体装置１００と配線基板４０とを押圧して、配線３０と配線パターン４４（電気的接続部４５）とを接触させる。このとき、半導体チップ１０と配線基板４０とによって樹脂突起２０を押しつぶして、樹脂突起２０を弾性変形させてもよい。これにより、樹脂突起２０の弾性力によって、配線３０と電気的接続部４５（配線パターン４４）とを押し付けることができるため、電気的な接続信頼性の高い電子モジュールを提供することができる。
なお、本工程では、予め、半導体装置１００と配線基板４０との間に接着剤５０を設けておいてもよい。接着剤５０は、図４（Ａ）に示すように、配線基板４０上に設けてもよい。接着剤５０は、例えば、フィルム状の接着剤を利用してもよい。接着剤５０は、絶縁性の接着剤であってもよい。そして、半導体装置１００を配線基板４０に搭載する工程の後に、接着剤５０を硬化させて、接着層５２を形成してもよい。接着層５２によって、半導体チップ１０と配線基板４０との間隔を維持してもよい。すなわち、接着層５２によって、樹脂突起２０が弾性変形した状態を維持してもよい。例えば、樹脂突起２０を押しつぶした状態で接着剤５０を硬化させることで、樹脂突起２０が弾性変形した状態を維持することができる。
以上の工程によって、あるいは、検査工程や切り出し工程を経て、電子モジュール１を製造してもよい。
先に説明したように、半導体装置１００では、樹脂突起２０は、半導体チップ１０の電極１４が形成された面の中央から離れて配置されたものほど高さが高くなるように形成されてなる。これによると、配線基板４０が、電気的接続部４５が形成された面が凸曲面になるように反っている場合にも、信頼性の高い電子モジュールを製造することが可能になる。以下、これについて詳述する。
配線基板には反りが生じることがある。例えば、配線基板を真空吸着して運搬する工程や、配線基板を真空吸着によってボンディングステージに固定する工程で、不均一な力が加えられ、配線基板に反りが生じることがあった。また、配線基板は加熱されることがあるが、このときに、配線基板の表裏面での組成の不均一さが原因となって、配線基板が反ることがあった。特に、一方の面に電気的接続部４５が形成されている配線基板４０では、電気的接続部４５が形成された面が凸曲面になるように反りが生じることがあった。この場合にも、配線３０と電気的接続部４５とを接触させることができれば、信頼性の高い電子モジュールを製造することが可能になる。
ところで、先に説明したように、半導体装置１００では、樹脂突起２０は、半導体チップ１０の電極１４が形成された面の中心から離れて配置されたものほど高さが高くなるように形成されてなる。これによると、樹脂突起２０の上面を結んで形成される面を、配線基板４０の面（電気的接続部４５が形成された面）と類似した形状とすることができる。そのため、すべての配線３０と電気的接続部４５とを接触させることが可能になる。
このことから、本実施の形態に係る電子モジュールの製造方法によると、電気的接続部４５が形成された面が凸曲面になるように反った配線基板４０を利用した場合にも、信頼性の高い電子モジュールを製造することが可能になる。そのため、配線基板４０を、反利が生じないように取り扱う必要がなくなるため、電子モジュールを効率よく製造することが可能になる。また、半導体装置１００によると、反りが生じている配線基板に実装することが可能な、実装性の高い半導体装置を提供することができる。
なお、半導体装置１００の半導体チップ１０が、電極１４が形成された面が凸曲面になるように反っている場合（図６（Ａ）参照）でも、樹脂突起２０の高さを調整することで、樹脂突起２０の上面を結んで形成される面を、配線基板４０の面（電気的接続部４５が形成された面）と類似した形状とすることが可能になる。そのため、すべての配線３０と電気的接続部４５とを接触させることができ、信頼性の高い電子モジュールを製造することができる。
電子モジュール１は、半導体装置１００を含む。電子モジュール１は、配線パターン４４を有する配線基板４０を含む。配線基板４０には半導体装置１００が搭載されてなる。半導体装置１００は、配線基板４０に、配線３０における樹脂突起２０とオーバーラップする部分が、配線パターン４４の電気的接続部４５と接触して電気的に接続されるように搭載されてなる。配線基板４０は、電気的接続部４５が形成された面が凸曲面になるように反ってなる。
電子モジュール１によると、配線基板４０が屈曲しているにも拘らず、すべての配線３０と電気的接続部４５とが、適正荷重で押圧された電子モジュールを提供することができる。すなわち、電子モジュール１によると、電気的な接続信頼性の高い電子モジュールを提供することができる。
図５には、電子モジュール１の一例として、表示デバイス１０００を示す。表示デバイス１０００は、例えば液晶表示デバイスやＥＬ（Electrical Luminescence）表示デバイスであってもよい。そして、半導体装置１００は、表示デバイス１０００を制御するドライバＩＣであってもよい。
（変形例）
以下、本発明を適用した実施の形態の変形例について説明する。
図６（Ａ）及び図６（Ｂ）は、本発明を適用した実施の形態の変形例に係る半導体装置について説明するための図である。なお、図６（Ａ）は、半導体装置１０１の断面図である。また、図６（Ｂ）は、半導体装置１０１が、平坦な配線基板４１に実装された様子を示す図である。
本実施の形態に係る半導体装置は、半導体チップ１１を含む。半導体チップ１１は、図６（Ａ）に示すように、電極１４が形成された面が凸曲面になるように反っている。すなわち、半導体チップ１１は、電極１４が形成された面の中央部がその端部よりも突出するように反っていてもよい。このとき、半導体チップ１１の電極１４が形成された面の辺は、中央部がその端部よりも、電極１４が形成された面が向く方向に突出するように湾曲していてもよい。また、半導体チップ１１の電極１４が形成された面の外形が長方形をなす場合、半導体チップ１１は、その２つの長辺の中央部が突出するように湾曲していてもよい。
本実施の形態に係る半導体装置は、樹脂突起２０を含む。樹脂突起２０は、半導体チップ１１の電極１４が形成された面の中央から離れて配置されたものほど高さが高くなるように形成されてなる。このとき、樹脂突起２０は、上端が、１つの平面上に配置されるように形成されていてもよい。
本実施の形態に係る半導体装置は、配線３０を含む。配線３０は、電極１４と電気的に接続されてなる。配線３０は、樹脂突起２０上に至るように形成されてなる。
半導体装置１０１は、以上の構成をなしていてもよい。半導体装置１０１によると、実装性に優れた半導体装置を提供することができる。
一般的に、半導体チップには反りが生じることがある。その原因として、例えば、集積回路１２やパッシベーション膜が半導体チップの一方の面のみに形成されることにより、半導体チップの表裏面で組成が異なることが考えられる。この場合に、すべての樹脂突起２０が同じ高さをしていると、樹脂突起２０の上端の位置にばらつきが生じることになる。樹脂突起２０の上端の位置がばらついている場合、半導体装置を、平坦な配線基板４１に実装することが難しくなる。
しかし、半導体装置１０１では、樹脂突起２０は、半導体チップ１１の電極１４が形成された面の中心から離れて配置されたものほど高さが高くなるように形成されてなる。これによると、半導体チップ１１が、電極１４が形成された面が凸曲面になるように反っている場合に、樹脂突起２０の上端の位置のばらつきを軽減することができる。すなわち、半導体チップ１１が反っている場合にも、樹脂突起２０の上端面（配線３０）を結んで形成される平面を、平坦面に近い形状にすることができる。そのため、半導体チップ１１が反っている場合にも、図６（Ｂ）に示すように、平坦な配線基板４１に実装することが可能な、実装性に優れた半導体装置を提供することができる。
なお、樹脂突起２０が１つの仮想平面上に配置されるように形成されている場合には、平坦な配線基板４１の電気的接続部に対して、すべての配線３０を均一な荷重で押し付けることができるため、さらに実装性に優れた半導体装置を提供することができる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１（Ａ）〜図１（Ｃ）は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図２は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図３（Ａ）及び図３（Ｂ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図４（Ａ）〜図４（Ｃ）は、本発明を適用した実施の形態に係る電子モジュールの製造方法を説明するための図である。 図５は、本発明を適用した実施の形態に係る電子モジュールについて説明するための図である。 図６（Ａ）及び図６（Ｂ）は、本発明を適用した実施の形態の変形例について説明するための図である。
符号の説明
１…電子モジュール、 １０…半導体チップ、 １１…半導体チップ、 １２…集積回路、 １４…電極、 １６…パッシベーション膜、 １８…半導体基板、 １９…領域、 ２０…樹脂突起、 ２２…樹脂材料、 ３０…配線、 ４０…配線基板、 ４１…配線基板、 ４２…ベース基板、 ４４…配線パターン、 ４５…電気的接続部、 ５０…接着剤、 ５２…接着層、 １００…半導体装置、 １０１…半導体装置

Claims (9)

  1. 電極を有する半導体チップと、
    前記半導体チップの前記電極が形成された面に形成された複数の樹脂突起と、
    前記電極と電気的に接続されてなり、いずれかの前記樹脂突起上に形成された配線と、
    を含み、
    前記樹脂突起は、前記半導体チップの前記電極が形成された面の中央から離れて配置されたものほど高さが高くなるように形成されてなる半導体装置。
  2. 請求項１記載の半導体装置において、
    前記半導体チップは、前記電極が形成された面が凸曲面になるように反ってなる半導体装置。
  3. 電極を有する半導体チップと、前記半導体チップの前記電極が形成された面に形成された複数の樹脂突起と、前記電極と電気的に接続されてなり、いずれかの前記樹脂突起上に形成された配線と、を含む半導体装置と、
    前記半導体装置が搭載された、配線パターンを有する配線基板と、
    を含み、
    前記半導体装置は、前記配線基板に、前記配線における前記樹脂突起とオーバーラップする部分が、前記配線パターンの電気的接続部と接触して電気的に接続されるように搭載されてなり、
    前記樹脂突起は、前記半導体チップの前記電極が形成された面の中央から離れて配置されたものほど高さが高くなるように形成されてなり、
    前記配線基板は、前記電気的接続部が形成された面が凸曲面になるように反ってなる電子モジュール。
  4. 請求項３記載の電子モジュールにおいて、
    前記半導体チップは、前記電極が形成された面が凸曲面になるように反ってなる電子モジュール。
  5. 電極を有する半導体チップと、前記半導体チップの前記電極が形成された面に形成された複数の樹脂突起と、前記電極と電気的に接続されてなり、いずれかの前記樹脂突起上に形成された配線と、を含む半導体装置と、
    前記半導体装置が搭載された、配線パターンを有する配線基板と、
    を含み、
    前記半導体装置は、前記配線基板に、前記配線における前記樹脂突起とオーバーラップする部分が、前記配線パターンの電気的接続部と接触して電気的に接続されるように搭載されてなり、
    前記樹脂突起は、前記半導体チップの前記電極が形成された面の中央から離れて配置されたものほど高さが高くなるように形成されてなり、
    前記半導体チップは、前記電極が形成された面が凸曲面になるように反ってなる電子モジュール。
  6. 電極を有する半導体チップと、前記半導体チップの前記電極が形成された面に形成された複数の樹脂突起と、前記電極と電気的に接続されてなり、いずれかの前記樹脂突起上に形成された配線と、を含む半導体装置を用意する工程と、
    配線パターンを有し、前記配線パターンの電気的接続部が形成された面が凸曲面になるように反った配線基板を用意する工程と、
    前記半導体装置を前記配線基板に搭載して、前記配線における前記樹脂突起とオーバーラップする部分と前記電気的接続部とを接触させて電気的に接続する工程と、
    を含み、
    前記樹脂突起は、前記半導体チップの前記電極が形成された面の中央から離れて配置されたものほど高さが高くなるように形成されてなる電子モジュールの製造方法。
  7. 請求項６記載の電子モジュールの製造方法において、
    前記半導体チップは、前記電極が形成された面が凸曲面になるように反ってなる電子モジュールの製造方法。
  8. 電極を有する半導体チップと、前記半導体チップの前記電極が形成された面に形成された複数の樹脂突起と、前記電極と電気的に接続されてなり、いずれかの前記樹脂突起上に形成された配線と、を含む半導体装置を用意する工程と、
    配線パターンを有する配線基板を用意する工程と、
    前記半導体装置を前記配線基板に搭載して、前記配線における前記樹脂突起とオーバーラップする部分と前記配線パターンの電気的接続部とを接触させて電気的に接続する工程と、
    を含み、
    前記半導体チップは、前記電極が形成された面が凸曲面になるように反ってなり、
    前記樹脂突起は、前記半導体チップの前記電極が形成された面の中央から離れて配置されたものほど高さが高くなるように形成されてなる電子モジュールの製造方法。
  9. 電極を有する半導体チップと、
    前記半導体チップの前記電極が形成された面に形成された第１の樹脂突起と、
    前記半導体チップの前記電極が形成された面であって、前記第１の樹脂突起よりも前記半導体チップの前記電極が形成された面の中央から離れた位置に配置された第２の樹脂突起と、
    前記電極と電気的に接続されてなり、少なくとも前記第１または第２の樹脂突起のいずれかの上に形成された配線と、
    を含み、
    前記第１の樹脂突起の高さよりも前記第２の樹脂突起の高さの方が高い半導体装置。
JP2005222747A 2005-08-01 2005-08-01 半導体装置及び電子モジュール、並びに、電子モジュールの製造方法 Pending JP2007042736A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005222747A JP2007042736A (ja) 2005-08-01 2005-08-01 半導体装置及び電子モジュール、並びに、電子モジュールの製造方法
US11/493,610 US7582967B2 (en) 2005-08-01 2006-07-27 Semiconductor device, electronic module, and method of manufacturing electronic module
TW095128148A TW200715512A (en) 2005-08-01 2006-08-01 Semiconductor device, electronic module, and method of manufacturing electronic module
CNA2006101084870A CN1909224A (zh) 2005-08-01 2006-08-01 半导体装置和电子模块以及电子模块的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005222747A JP2007042736A (ja) 2005-08-01 2005-08-01 半導体装置及び電子モジュール、並びに、電子モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2007042736A true JP2007042736A (ja) 2007-02-15

Family

ID=37693421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005222747A Pending JP2007042736A (ja) 2005-08-01 2005-08-01 半導体装置及び電子モジュール、並びに、電子モジュールの製造方法

Country Status (4)

Country Link
US (1) US7582967B2 (ja)
JP (1) JP2007042736A (ja)
CN (1) CN1909224A (ja)
TW (1) TW200715512A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009279803A (ja) * 2008-05-21 2009-12-03 Seiko Epson Corp サーマルヘッドおよびサーマルプリンタ
US8018057B2 (en) 2007-02-21 2011-09-13 Seiko Epson Corporation Semiconductor device with resin layers and wirings and method for manufacturing the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266111A (ja) * 2006-03-27 2007-10-11 Sharp Corp 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
US8053336B2 (en) * 2008-11-12 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing chip warpage
EP2782606B1 (en) * 2011-11-21 2021-01-20 3M Innovative Properties Company Systems, devices, and methods for identifying portions of a wound filler left at a tissue site
US10072975B2 (en) * 2015-09-04 2018-09-11 Stella Wearables, Inc. Wearable to monitor exposure to UV radiation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02272737A (ja) 1989-04-14 1990-11-07 Citizen Watch Co Ltd 半導体の突起電極構造及び突起電極形成方法
JP3349058B2 (ja) * 1997-03-21 2002-11-20 ローム株式会社 複数のｉｃチップを備えた半導体装置の構造
US5936304A (en) * 1997-12-10 1999-08-10 Intel Corporation C4 package die backside coating
JP2004253544A (ja) 2003-02-19 2004-09-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
JP2004335660A (ja) 2003-05-06 2004-11-25 Sony Corp 半導体装置及びその製造方法、並びに配線基板及びその製造方法
JP2005101527A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
JP4218622B2 (ja) 2003-10-09 2009-02-04 セイコーエプソン株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018057B2 (en) 2007-02-21 2011-09-13 Seiko Epson Corporation Semiconductor device with resin layers and wirings and method for manufacturing the same
JP2009279803A (ja) * 2008-05-21 2009-12-03 Seiko Epson Corp サーマルヘッドおよびサーマルプリンタ

Also Published As

Publication number Publication date
US7582967B2 (en) 2009-09-01
CN1909224A (zh) 2007-02-07
US20070023903A1 (en) 2007-02-01
TW200715512A (en) 2007-04-16

Similar Documents

Publication Publication Date Title
US7705454B2 (en) Semiconductor device
US7582967B2 (en) Semiconductor device, electronic module, and method of manufacturing electronic module
US7728424B2 (en) Semiconductor device and method of manufacturing the same
US8138612B2 (en) Semiconductor device
US8115309B2 (en) Semiconductor device
US20070057371A1 (en) Semiconductor device
JP4656311B2 (ja) 電子モジュール
US20070057370A1 (en) Semiconductor device
US7576424B2 (en) Semiconductor device
JP2007019410A (ja) 半導体装置、及び、電子モジュールの製造方法
JP4720992B2 (ja) 半導体装置
KR100773408B1 (ko) 반도체 장치
JP4894999B2 (ja) 半導体装置
JP2006295043A (ja) 半導体装置及び電子モジュール、並びに、それらの製造方法
KR100759309B1 (ko) 반도체 장치
JP2009043830A (ja) 半導体装置
JP2010171191A (ja) 半導体装置、半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090520