KR100773408B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100773408B1
KR100773408B1 KR1020060085175A KR20060085175A KR100773408B1 KR 100773408 B1 KR100773408 B1 KR 100773408B1 KR 1020060085175 A KR1020060085175 A KR 1020060085175A KR 20060085175 A KR20060085175 A KR 20060085175A KR 100773408 B1 KR100773408 B1 KR 100773408B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor device
electrode
integrated circuit
semiconductor
Prior art date
Application number
KR1020060085175A
Other languages
English (en)
Other versions
KR20070030668A (ko
Inventor
노부아키 하시모토
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Priority to KR1020060085175A priority Critical patent/KR100773408B1/ko
Publication of KR20070030668A publication Critical patent/KR20070030668A/ko
Application granted granted Critical
Publication of KR100773408B1 publication Critical patent/KR100773408B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

본 발명은 소형화가 가능하고, 또한 신뢰성이 높은 반도체 장치를 제공하는 것을 과제로 한다.
반도체 장치는 집적 회로(12)가 형성된 반도체 칩(10)과, 반도체 칩(10)에 형성된, 복수 행 복수 열로 배열된 전극(14)과, 반도체 칩(10)의 전극(14)이 형성된 면 위에 형성된 복수의 수지 돌기(20)와, 수지 돌기(20) 위에 형성된 복수의 전기적 접속부(30)를 포함한다.
집적 회로, 반도체 칩, 전극, 수지 돌기, 전기적 접속부

Description

반도체 장치{SEMICONDUCTOR DEVICE}
도 1은 본 발명을 적용한 실시예에 따른 반도체 장치에 대해서 설명하기 위한 도면.
도 2는 본 발명을 적용한 실시예에 따른 반도체 장치에 대해서 설명하기 위한 도면.
도 3은 본 발명을 적용한 실시예에 따른 반도체 장치에 대해서 설명하기 위한 도면.
도 4는 본 발명을 적용한 실시예에 따른 반도체 장치에 대해서 설명하기 위한 도면.
도 5는 본 발명을 적용한 실시예에 따른 반도체 장치에 대해서 설명하기 위한 도면.
도 6은 본 발명을 적용한 실시예의 변형예에 따른 반도체 장치에 대해서 설명하기 위한 도면.
도면의 주요 부분에 대한 부호의 설명
1 : 반도체 장치 10 : 반도체 칩
12 : 집적 회로 14, 18, 60 : 전극
15, 19 : 변(邊) 16 : 패시베이션막
20 : 수지 돌기 30, 44 : 전기적 접속부
32 : 배선 40 : 배선 기판
42 : 베이스 기판 50 : 접착제
101, 103 : 제 1 직선 102, 104 : 제 2 직선
1000 : 전자 모듈
본 발명은 반도체 장치에 관한 것이다.
전자 부품을 소형화하기 위해서는, 반도체 장치의 외형은 작은 것이 바람직하다. 그러나, 반도체 장치의 역할이 다양화됨에 따라, 반도체 칩에 형성되는 집적 회로의 고집적화가 진행되고 있다. 즉, 현재는 반도체 장치의 소형화와 집적 회로의 고집적화라는 2개의 요구를 동시에 만족시키는 것이 가능한 반도체 장치의 개발이 진행되고 있다.
이 요구를 만족시키기 위해, 외형이 반도체 칩과 대략 동일한 크기인 반도체 장치가 주목받고 있다(일본국 공개특허평2-272737호 공보 참조). 이 타입의 반도체 장치에 의하면, 반도체 칩을 소형화할 수 있으면, 반도체 장치를 소형화하는 것이 가능해진다.
그런데, 반도체 장치의 신뢰성을 확보하기 위해, 집적 회로는 다양한 제약 하에서 설계되어 있다. 집적 회로의 설계 제약이 적어지면, 집적 회로 영역을 작 게 하는 것이 가능해져 반도체 칩을 작게 할 수 있다. 즉, 집적 회로의 설계 제약이 적은 반도체 칩을 이용할 수 있으면, 외형이 작은 반도체 장치를 제조할 수 있다.
본 발명은 소형화가 가능하고, 또한 신뢰성이 높은 반도체 장치를 제공하는 것을 목적으로 한다.
(1) 본 발명에 따른 반도체 장치는, 집적 회로가 형성된 반도체 칩과, 상기 반도체 칩에 형성된, 복수 행 복수 열로 배열된 전극과, 상기 반도체 칩의 상기 전극이 형성된 면 위에 형성된 복수의 수지 돌기와, 상기 수지 돌기 위에 형성된, 상기 복수의 전극과 전기적으로 접속된 복수의 전기적 접속부를 포함한다.
본 발명에 의하면, 소형화가 가능하고, 또한 신뢰성이 높은 반도체 장치를 제공할 수 있다.
(2) 이 반도체 장치에 있어서, 상기 전극은 평행하게 연장되는 복수의 제 1 직선과, 상기 제 1 직선과 직교하도록 연장되는 복수의 제 2 직선의 각 교점(交點)에 배치되어 있을 수도 있다.
(3) 이 반도체 장치에 있어서, 상기 반도체 칩의 외형은 직사각형을 이루고, 상기 제 1 및 제 2 직선은 상기 반도체 칩의 변과 평행하게 연장되어 있을 수도 있다.
(4) 이 반도체 장치에 있어서, 상기 수지 돌기는 상기 반도체 칩의 어느 하 나의 변을 따라 연장되는 형상을 이루고 있을 수도 있다.
(5) 이 반도체 장치에 있어서, 상기 반도체 칩의 1개의 상기 변을 따라 1개의 상기 수지 돌기가 형성되어 있을 수도 있다.
(6) 이 반도체 장치에 있어서, 상기 반도체 칩의 1개의 상기 변을 따라 복수의 상기 수지 돌기가 형성되어 있을 수도 있다.
(7) 이 반도체 장치에 있어서, 상기 반도체 칩에는 복수 행 복수 열로 배열된 I/O 셀이 형성되어 이루어지고, 각각의 상기 전극은 어느 하나의 상기 I/O 셀과 전기적으로 접속되어 있을 수도 있다. 이것에 의하면, 반도체 칩의 집적 회로 영역을 작게 할 수 있다. 따라서, 외형이 작은 반도체 칩을 이용할 수 있기 때문에, 반도체 장치를 더 소형화할 수 있다.
(8) 이 반도체 장치에 있어서, 각각의 상기 전극은 대응하는 어느 하나의 상기 I/O 셀의 적어도 일부와 중복되도록 형성되어 있을 수도 있다. 이것에 의하면, 더 소형화가 가능한 반도체 장치를 제공할 수 있다.
(9) 이 반도체 장치에 있어서, 상기 전극은 상기 집적 회로의 적어도 일부와 중복되도록 형성되어 있을 수도 있다.
이하, 본 발명을 적용한 실시예에 대해서 도면을 참조하여 설명한다. 다만, 본 발명이 이하의 실시예에 한정되지는 않는다. 또한, 본 발명은 이하의 내용을 자유롭게 조합시킨 것을 포함하는 것으로 한다.
이하, 도 1 내지 도 3을 참조하여 본 발명을 적용한 실시예에 따른 반도체 장치에 대해서 설명한다. 여기서, 도 1은 본 발명을 적용한 실시예에 따른 반도체 장치(1)의 개략도이다. 또한, 도 2는 도 1의 일부 확대도이다. 그리고, 도 3은 도 2의 III-III선 단면의 일부 확대도이다.
본 실시예에 따른 반도체 장치는, 도 1 및 도 3에 나타낸 바와 같이, 반도체 칩(10)을 포함한다. 반도체 칩(10)은 예를 들어 실리콘 기판일 수도 있다. 반도체 칩(10)에는 집적 회로(12)가 형성되어 있을 수도 있다(도 3 참조). 집적 회로(12)의 구성은 특별히 한정되지 않지만, 예를 들어 트랜지스터 등의 능동 소자나, 저항, 코일, 콘덴서 등의 수동 소자를 포함하고 있을 수도 있다. 반도체 칩(10)의 집적 회로(12)가 형성된 면(능동면(能動面))은 직사각형을 이루고 있을 수도 있다(도 1 참조). 다만, 반도체 칩(10)의 능동면은 정사각형을 이루고 있을 수도 있다(도시 생략).
본 실시예에 따른 반도체 장치는, 도 1 내지 도 3에 나타낸 바와 같이, 복수의 전극(14)을 포함한다. 전극(14)은 복수 행 복수 열로 배열되어 있다. 전극(14)은 예를 들어 격자 형상으로 배열되어 있을 수도 있다. 전극(14)은, 도 2에 나타낸 바와 같이, 평행하게 연장되는 복수의 제 1 직선(101)과, 제 1 직선(101)과 교차하도록 연장되는 복수의 제 2 직선(102)의 각 교점에 배치되어 있을 수도 있다. 그리고, 제 1 및 제 2 직선(101, 102)은 직교하고 있을 수도 있다. 제 1 및 제 2 직선(101, 102)은 반도체 칩(10)의 변과 평행하게 연장되는 직선일 수도 있다. 예를 들어 도 1 및 도 2에 나타낸 바와 같이, 제 1 직선(101)이 반도체 칩(10)의 변(15)과 평행하게 연장되어 있을 수도 있다. 이 때, 반도체 칩(10)의 변(15)은 반도체 칩(10)의 능동면의 짧은 변일 수도 있다. 그리고, 전극(14)은 변 (15)의 주변 영역에 형성되어 있을 수도 있다. 또한, 전극(14)은, 예를 들어 도 1 및 도 2에 나타낸 바와 같이, 4×2로 배열되어 있을 수도 있다. 다만, 본 실시예에 따른 반도체 장치는 이것에 한정되지 않아, 전극(14)은 M×N(단, M 및 N은 2이상의 정수)으로 배열되어 있을 수도 있다. 또한, 전극(14)은 임의로 배치되어 있을 수도 있다. 즉, 전극(14)은 규칙성을 갖지 않는 자유로운 배열을 이루고 있을 수도 있다. 전극(14)은 반도체 칩(10)의 내부에 형성된 집적 회로 소자의 바로 위에 형성되어 있을 수도 있다.
전극(14)은 집적 회로(12)(집적 회로(12)의 회로 소자)의 적어도 일부와 중복되도록 형성되어 있을 수도 있다. 전극(14)은 집적 회로(12)(집적 회로(12)를 구성하는 회로 소자)와 전기적으로 접속되어 있을 수도 있다. 전극(14)은 반도체 칩(10)에 형성된 I/O 셀과 전기적으로 접속되어 있을 수도 있으며, 이 때, 복수의 전극(14)은 각각 대응하는 I/O 셀 위에 형성되어 있을 수도 있다. 또한, I/O 셀은 복수 행 복수 열로 배열되어 있을 수도 있다.
전극(14)은 반도체 칩의 내부 배선(또는 회로 소자의 전극)의 일부일 수도 있다. 전극(14)은 알루미늄 또는 구리 등의 금속에 의해 형성되어 있을 수도 있다. 반도체 칩(10)에는 패시베이션막(16)이 형성되어 있을 수도 있으며, 이 때, 전극(14)은 패시베이션막(16)으로부터의 노출 영역일 수도 있다(도 3 참조). 또한, 패시베이션막은 예를 들어 SiO2이나 SiN 등의 무기 절연막일 수도 있다. 또는, 패시베이션막(16)은 폴리이미드 수지 등의 유기 절연막일 수도 있다.
본 실시예에 따른 반도체 장치는, 도 1에 나타낸 바와 같이, 전극(18)을 포함하고 있을 수도 있다. 전극(18)은 변(15) 근방의 변(19)을 따라 배열되어 있을 수도 있다. 전극(18)은 변(19)을 따라 일렬로 배열되어 있을 수도 있다. 또는, 전극(18)은 변(19)을 따라 복수 행 복수 열로 배열되어 있을 수도 있다.
본 실시예에 따른 반도체 장치는, 도 1 내지 도 3에 나타낸 바와 같이, 반도체 칩(10) 위에 형성된 수지 돌기(20)를 포함한다. 수지 돌기(20)는 반도체 칩(10)의 전극(14)이 형성된 면 위에 형성되어 이루어진다. 즉, 수지 돌기(20)는 반도체 칩(10)의 능동면에 형성되어 있을 수도 있다. 수지 돌기(20)는 패시베이션막(16) 위에 형성되어 있을 수도 있다. 수지 돌기(20)는 집적 회로(12)와 중복되지 않도록 형성되어 있을 수도 있다. 그리고, 수지 돌기(20)는 전극(14, 18)을 피하여(노출시키도록) 형성되어 있을 수도 있다. 또한, 수지 돌기(20)는 전극(14)과 변(15) 사이에 배치되어 있을 수도 있다. 또한, 수지 돌기(20)는 전극(18)과 변(19) 사이에 배치되어 있을 수도 있다. 즉, 수지 돌기(20)는 반도체 칩(10)의 능동면 중 전극(14, 18)보다도 외측 영역에 형성되어 있을 수도 있다. 다만, 본 실시예에 따른 반도체 장치가 이것에 한정되지는 않는다. 예를 들어 수지 돌기(20)는 전극보다도 내측 영역에 형성되어 있을 수도 있다. 또는, 수지 돌기(20)는 복수의 전극(14) 사이에 삽입되도록 배치되어 있을 수도 있다. 즉, 수지 돌기(20)의 양측에 전극(14)이 배치되어 있을 수도 있다. 이 때, 후술하는 배선(32)은 수지 돌기(20)의 양측을 향하여 인출(引出)되어 있을 수도 있다. 환언하면, 배선(32)은 수지 돌기(20)의 양측으로부터 연장되어 있을 수도 있다.
수지 돌기(20)의 재료는 특별히 한정되지 않아, 이미 공지되어 있는 것 중 어느 하나의 재료를 적용할 수도 있다. 예를 들어 수지 돌기(20)는 폴리이미드 수지, 실리콘 변성 폴리이미드 수지, 에폭시 수지, 실리콘 변성 에폭시 수지, 벤조시클로부텐(BCB; benzocyclobutene), 폴리벤즈옥사졸(PBO; polybenzoxazole), 페놀 수지 등의 수지로 형성되어 있을 수도 있다. 또한, 수지 돌기(20)의 형상은 특별히 한정되지 않는다. 예를 들어 수지 돌기(20)는 직선 형상으로 형성되어 있을 수도 있다(도 1 참조). 이 때, 수지 돌기(20)는 반도체 칩(10)(반도체 칩(10)의 능동면)의 변을 따라 연장되도록 형성되어 있을 수도 있다. 수지 돌기(20)는 반도체 칩(10)의 1개의 변을 따라 1개씩 형성되어 있을 수도 있다. 또는, 능동면의 1개의 변을 따라 복수의 수지 돌기(20)가 형성되어 있을 수도 있다(도시 생략). 또한, 수지 돌기(20)의 표면은 곡면(曲面)으로 되어 있을 수도 있다. 이 때, 도 3에 나타낸 바와 같이, 수지 돌기(20)의 단면 형상은 반원 형상을 이루고 있을 수도 있다. 다만, 수지 돌기(20)는 반구 형상을 이루고 있을 수도 있다(도시 생략).
본 실시예에 따른 반도체 장치는 복수의 전기적 접속부(30)를 포함한다. 전기적 접속부(30)는 수지 돌기(20) 위에 형성되어 이루어진다. 전기적 접속부(30)는 각각 전극(14)과 전기적으로 접속되어 이루어진다. 예를 들어 전기적 접속부(30)는 전극(14) 위로부터 인출되어 수지 돌기(20) 위에 이르도록 형성된 배선(32)의 일부(수지 돌기(20)와 중복되는 영역)를 가리키고 있을 수도 있다. 이 때, 전기적 접속부(30)는 배선(32) 중 외부와의 전기적인 접속에 이용되는 부분을 가리키고 있을 수도 있다. 또한, 도 1 및 도 2에 나타낸 바와 같이, 1개의 수지 돌기 (20) 위에 복수의 전기적 접속부(30)가 형성되어 있을 수도 있다. 이 때, 전극(14)과 전기적으로 접속된 전기적 접속부(30)는 전극(14)의 배열의 행수 또는 열수보다도 적은 수의 수지 돌기(20) 위에 형성되어 있을 수도 있다. 즉, 1개의 수지 돌기(20) 위에 형성된 전기적 접속부(30)를 1개의 그룹으로 생각하면, 전극(14)과 전기적으로 접속된 전기적 접속부(30)는 전극(14)의 배열의 행수 또는 열수보다도 적은 그룹으로 나눌 수 있게 형성되어 있을 수도 있다. 예를 들어 수지 돌기(20)가 제 1 직선(101)과 평행하게 연장되는 형상을 이룰 경우, 수지 돌기(20)는 제 1 직선(101)보다도 수가 적게 되어 있을 수도 있다.
배선(32)(전기적 접속부(30))의 구조 및 재료는 특별히 한정되지 않는다. 예를 들어 배선(32)은 단층으로 형성되어 있을 수도 있다. 또는, 배선(32)은 복수 층으로 형성되어 있을 수도 있다. 이 때, 배선(32)은 텅스텐화티타늄에 의해 형성된 제 1 층과, 금에 의해 형성된 제 2 층을 포함하고 있을 수도 있다(도시 생략).
본 실시예에 따른 반도체 장치(1)는 이상의 구성을 이루고 있을 수도 있다. 그리고, 도 4에는 반도체 장치(1)가 배선 기판(40)에 실장된 형태를 나타낸다. 이하, 이것에 대해서 상세히 설명한다.
우선, 배선 기판(40)에 대해서 설명한다. 배선 기판(40)은 베이스 기판(42)과 전기적 접속부(44)를 포함하고 있을 수도 있다. 전기적 접속부(44)는 배선 기판(40)의 배선 패턴의 일부를 가리키고 있을 수도 있다. 즉, 전기적 접속부(44)는 배선 기판(40)의 배선 패턴 중 외부와의 전기적인 접속에 이용되는 부분을 가리킬 수도 있다. 베이스 기판(42)의 재료는 특별히 한정되지 않는다. 베이스 기판(42) 으로서, 무기계 재료로 형성된 기판을 이용할 수도 있다. 이 때, 베이스 기판(42)은 세라믹스 기판이나 유리 기판일 수도 있다. 베이스 기판(42)이 유리 기판일 경우, 배선 기판(40)은 전기 광학 패널(액정 패널·일렉트로루미네선스 패널 등)의 일부일 수도 있다. 이 때, 전기적 접속부(44)는 ITO(Indium Tin Oxide), Cr, Al 등의 금속막, 금속 화합물막, 또는 이들의 복합막에 의해 형성되어 있을 수도 있다. 그리고, 전기적 접속부(44)는 액정을 구동하는 전극(주사 전극, 신호 전극, 대향 전극 등)에 전기적으로 접속되어 있을 수도 있다. 또는, 베이스 기판(42)은 폴리에틸렌테레프탈레이트(PET)로 이루어지는 기판 또는 필름일 수도 있다. 또는, 베이스 기판(42)으로서 폴리이미드 수지로 이루어지는 플렉시블 기판을 사용할 수도 있다. 플렉시블 기판으로서 FPC(Flexible Printed Circuit)나, TAB(Tape Automated Bonding) 기술에서 사용되는 테이프를 사용할 수도 있다. 이 때, 전기적 접속부(44)는 예를 들어 구리(Cu), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 텅스텐화티타늄(Ti-W) 중 어느 하나를 적층하여 형성되어 있을 수도 있다.
그리고, 반도체 장치(1)는 반도체 칩(10)의 능동면이 배선 기판(40)과 대향하도록 탑재되어 있을 수도 있다. 이 때, 배선 기판(40)의 전기적 접속부(44)와 전기적 접속부(30)는 접촉하여 전기적으로 접속되어 있을 수도 있다. 상세하게는, 반도체 장치(1)의 전기적 접속부(30)가 배선 기판(40)의 전기적 접속부(44)와 접촉하여 전기적으로 접속되어 있을 수도 있다. 이것에 의하면, 수지 돌기(20)의 탄성력에 의해, 전기적 접속부(30)와 전기적 접속부(44)를 꽉 누를 수 있다. 그 때문에, 전기적인 접속 신뢰성이 높은 반도체 장치를 제공할 수 있다. 그리고, 반도체 장치(1)는 접착제(50)에 의해 배선 기판(40)에 접착되어 있을 수도 있다. 반도체 장치(1)는 접착제(50)에 의해 배선 기판(40)에 고착(固着)되어 있을 수도 있다. 접착제(50)에 의해 반도체 장치(1)와 배선 기판(40)의 간격을 유지함으로써, 수지 돌기(20)가 탄성 변형된 상태를 유지할 수도 있다. 또한, 반도체 장치(1)는 전자 모듈(1000)을 구성하는 유리 기판에 직접 실장되어 있을 수도 있다. 이 때, 반도체 장치(1)는 유리 기판에 대하여 COG(Chip On Glass) 실장이라고 불리는 형태로 실장되어 있을 수도 있다.
도 5에는 반도체 장치(1)가 실장된 전자 모듈(1000)을 나타낸다. 전자 모듈(1000)은 표시 디바이스일 수도 있다. 표시 디바이스는 예를 들어 액정 표시 디바이스나 EL(Electrical Luminescence) 표시 디바이스일 수도 있다. 그리고, 반도체 장치(1)는 표시 디바이스를 제어하는 드라이버 IC일 수도 있다.
반도체 장치(1)에 의하면, 소형화가 가능하고, 또한 신뢰성이 높은 반도체 장치를 제공할 수 있다. 이하, 이것에 대해서 상세히 설명한다.
종래 반도체 장치를 실장할 때에는, 전극에 힘이 가해지는 경우가 있었다. 그리고, 전극이 집적 회로(12)의 적어도 일부와 중복되도록 배치되어 있을 경우에는, 전극에 가해지는 힘에 의해 집적 회로(12)의 특성이 변화될 우려가 있었다. 이것을 방지하기 위해, 전극과 집적 회로가 중복되지 않도록 반도체 칩의 내측에 내부 배선을 배선했다. 그러나, 반도체 장치의 미세화나 집적 회로의 고집적화가 진행되면, 내부 배선의 배선이 어려워진다. 그리고, 내부 배선을 배선할 수 없는 것이 원인으로 되어, 집적 회로(12)의 설계에 제약이 생기는 경우가 예상된다.
그런데, 앞서 설명한 바와 같이, 반도체 장치(1)에 의하면, 전기적 접속부(30)가 외부 단자로서 이용된다. 그리고, 전기적 접속부(30)는 수지 돌기(20) 위에 형성되어 있다. 그 때문에, 반도체 장치(1)에 의하면, 전극(14)에 힘을 가하지 않고 반도체 장치를 실장할 수 있다. 그 때문에, 본 발명에 의하면, 전극(14)이 집적 회로(12) 위에 형성되어 있을 경우에도, 실장 시에 집적 회로(12)의 특성이 변화되지 않는 반도체 장치를 제공할 수 있다. 즉, 본 발명에 의하면, 전극(14)이 집적 회로(12)와 중복되도록 배치된 반도체 칩을 이용한 경우에도, 반도체 장치의 신뢰성을 확보할 수 있다.
이것으로부터, 본 발명에 의하면, 집적 회로(12)의 설계 제약이 작고, 집적 회로(12)의 설계 자유도가 높은 반도체 칩을 이용하는 것이 가능한 반도체 장치를 제공할 수 있다. 그리고, 집적 회로의 설계 자유도가 높으면, 반도체 칩의 외형을 작게 하는 것이 가능하다. 특히 전극을 집적 회로의 바로 위에 배치할 수 있으면, 반도체 칩의 외형을 더 작게 할 수 있다. 그 때문에, 본 발명에 의하면, 외형이 작은 반도체 칩을 이용하는 것이 가능한 반도체 장치를 제공할 수 있다. 즉, 본 발명에 의하면, 외형이 작고, 또한 신뢰성이 높은 반도체 장치를 제공할 수 있다. 또한, 전극(14)을 복수 행 복수 열로 배열함으로써, 복수의 전극(14)을 공간 절약으로 배치할 수 있다. 그 때문에, 외형이 더 작은 반도체 장치를 제공할 수 있다.
또한, I/O 셀을 복수 행 복수 열로 배열함으로써, 반도체 칩(10)을 더 소형화하는 것이 가능해진다. 즉, I/O 셀을 복수 행 복수 열로 배열함으로써, I/O 셀이 점유하는 면적을 작게 할 수 있는 동시에, 반도체 칩(10)의 집적 회로(12)를 공 간 절약 설계하는 것이 가능해진다. 그 때문에, 반도체 칩(10)을 더 소형화하는 것이 가능해진다. 이 때, 전극(14)을 I/O 셀의 적어도 일부와 중복되도록 형성할 수도 있다. 이것에 의하면, I/O 셀 영역의 외측에 전극(14)을 형성하기 위한 영역을 확보할 필요가 없어진다. 또한, 이것에 의하면, I/O 셀과 전극(14)을 접속하기 위한 배선 영역이 불필요해진다. 그 때문에, 반도체 칩(10)을 더 소형화하는 것이 가능해진다. 또한, 앞서 설명한 바와 같이, 반도체 장치(1)에 의하면, 전극(14)에 힘을 가하지 않고 반도체 장치를 실장할 수 있다. 그 때문에, 전극(14)이 I/O 셀 위에 형성되어 있을 경우에도, 반도체 장치의 신뢰성을 확보할 수 있다.
또한, 반도체 장치(1)에 의하면, 범용성이 높은 반도체 장치를 제공할 수 있다. 상세하게는, 반도체 장치(1)에 의하면, 전극(14)의 배열(집적 회로(12)의 설계)이 상이한 반도체 칩일지라도, 전기적 접속부(30)를 동일한 위치에 형성하는 것이 가능해진다. 그 때문에, 집적 회로(12)의 설계가 상이한 반도체 칩을 1개의 배선 기판에 실장하는 것이 가능해진다. 또는, 동일한 설계의 집적 회로(12)를 갖는 반도체 칩(10)일지라도, 전기적 접속부(30)의 배열을 변화시킬 수 있다. 그 때문에, 동일한 집적 회로가 형성된 반도체 칩을 상이한 설계의 배선 기판에 실장하는 것이 가능해진다.
도 6은 본 발명을 적용한 실시예의 변형예에 따른 반도체 장치에 대해서 설명하기 위한 도면이다. 다만, 도 6에서는, 간단하게 하기 위해, 수지 돌기(20) 및 배선(32)(전기적 접속부(30))을 생략한다. 본 실시예에 따른 반도체 장치에서는, 반도체 칩(10)의 전극(60)은 모두 평행하게 연장되는 복수의 제 1 직선(103)과, 평 행하게 연장되는 복수의 제 2 직선(104)의 교점 위에 배치되어 있을 수도 있다. 이 때, 도 6에 나타낸 바와 같이, 제 1 및 제 2 직선(103, 104)은 직교하는 직선일 수도 있다. 또한, 복수의 제 1 및 제 2 직선은 각각 등간격으로 배열되어 있을 수도 있다. 상세하게는, 복수의 제 1 직선(103)은 등간격으로 배열되어 있을 수도 있다. 또한, 복수의 제 2 직선(104)은 등간격으로 배열되어 있을 수도 있다. 이 때, 제 1 직선(103)과 제 2 직선(104)은 동일한 간격으로 배열되어 있을 수도 있다. 다만, 제 1 및 제 2 직선은 비스듬하게 교차하는 직선일 수도 있다(도시 생략). 이 때, 수지 돌기(도시 생략)는 전극(60)이 형성된 영역보다도 외측 영역 내에(만) 배치되어 있을 수도 있다. 다만, 전극(60)이 형성된 영역의 내측에 수지 돌기(도시 생략)가 배치되어 있을 수도 있다. 본 실시예에 의해서도, 신뢰성이 높고, 또한 소형화가 가능한 반도체 장치를 제공할 수 있다.
또한, 본 발명을 적용한 실시예의 다른 변형예에서는, 반도체 장치는 웨이퍼 형상의 반도체 기판을 갖는 구성을 이루고 있을 수도 있다(도시 생략). 이 때, 웨이퍼 형상의 반도체 기판은 복수의 반도체 칩(10)으로 되는 영역을 포함한다. 또한, 웨이퍼 형상의 반도체 기판은 반도체 칩(10)으로 되는 영역마다 상술한 어느 하나의 구조가 채용된 구성을 이루고 있다. 이것에 의하면, 웨이퍼 형상의 반도체 기판을 개편(個片)으로 잘라냄으로써, 반도체 칩(10)을 갖는, 상술한 어느 하나의 반도체 장치를 제공할 수 있다.
또한, 본 발명은 상술한 실시예에 한정되지 않아, 다양한 변형이 가능하다. 예를 들어 본 발명은 실시예에서 설명한 구성과 실질적으로 동일한 구성(예를 들어 기능, 방법 및 결과가 동일한 구성, 또는 목적 및 효과가 동일한 구성)을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성의 본질적이지 않은 부분을 치환한 구성을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성과 동일한 작용 효과를 나타내는 구성 또는 동일한 목적을 달성할 수 있는 구성을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성에 공지 기술을 부가한 구성을 포함한다.
상술한 바와 같이 본 발명에 의하면, 소형화가 가능하고, 또한 신뢰성이 높은 반도체 장치를 제공할 수 있다.

Claims (9)

  1. 집적 회로가 형성된 반도체 칩과,
    상기 반도체 칩에 형성된, 복수 행 복수 열로 배열된 전극과,
    상기 반도체 칩의 상기 전극이 형성된 면 위에 형성된 복수의 수지 돌기와,
    상기 수지 돌기 위에 형성된, 상기 복수의 전극과 전기적으로 접속된 복수의 전기적 접속부를 포함하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 전극은 평행하게 연장되는 복수의 제 1 직선과, 상기 제 1 직선과 직교하도록 연장되는 복수의 제 2 직선의 각 교점(交點)에 배치되어 이루어지는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 반도체 칩의 외형은 직사각형을 이루고,
    상기 제 1 및 제 2 직선은 상기 반도체 칩의 어느 하나의 변과 평행하게 연장되어 이루어지는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 반도체 칩의 외형은 직사각형을 이루고,
    상기 수지 돌기는 상기 반도체 칩의 어느 하나의 변과 평행하게 연장되어 이루어지는 반도체 장치.
  5. 제 4 항에 있어서,
    상기 반도체 칩의 어느 하나의 변 근방에 상기 수지 돌기 중 1개가 형성되어 이루어지는 반도체 장치.
  6. 제 4 항에 있어서,
    상기 반도체 칩의 어느 하나의 변 근방에 2개 이상의 상기 수지 돌기가 형성되어 이루어지는 반도체 장치.
  7. 제 1 항에 있어서,
    상기 반도체 칩에는 복수 행 복수 열로 배열된 I/O 셀이 형성되어 이루어지고,
    각각의 상기 전극은 어느 하나의 상기 I/O 셀에 전기적으로 접속되어 이루어지는 반도체 장치.
  8. 제 7 항에 있어서,
    각각의 상기 전극은 대응하는 어느 하나의 상기 I/O 셀의 적어도 일부와 중복되도록 형성되어 이루어지는 반도체 장치.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 전극은 상기 집적 회로의 적어도 일부와 중복되도록 형성되어 이루어지는 반도체 장치.
KR1020060085175A 2005-09-13 2006-09-05 반도체 장치 KR100773408B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060085175A KR100773408B1 (ko) 2005-09-13 2006-09-05 반도체 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00265481 2005-09-13
KR1020060085175A KR100773408B1 (ko) 2005-09-13 2006-09-05 반도체 장치

Publications (2)

Publication Number Publication Date
KR20070030668A KR20070030668A (ko) 2007-03-16
KR100773408B1 true KR100773408B1 (ko) 2007-11-05

Family

ID=41636469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060085175A KR100773408B1 (ko) 2005-09-13 2006-09-05 반도체 장치

Country Status (1)

Country Link
KR (1) KR100773408B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980063528A (ko) * 1996-12-03 1998-10-07 사와무라시코우 반도체 장치, 그 제조방법 및 실장방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980063528A (ko) * 1996-12-03 1998-10-07 사와무라시코우 반도체 장치, 그 제조방법 및 실장방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
한국 특허공개공보 101998063528호

Also Published As

Publication number Publication date
KR20070030668A (ko) 2007-03-16

Similar Documents

Publication Publication Date Title
US7705454B2 (en) Semiconductor device
KR100861153B1 (ko) 반도체장치
US7728424B2 (en) Semiconductor device and method of manufacturing the same
US8138612B2 (en) Semiconductor device
US20070057371A1 (en) Semiconductor device
US7582967B2 (en) Semiconductor device, electronic module, and method of manufacturing electronic module
KR100802487B1 (ko) 반도체 장치
JP4296434B2 (ja) 半導体装置
US7576424B2 (en) Semiconductor device
KR100773408B1 (ko) 반도체 장치
KR100816348B1 (ko) 반도체 장치
KR100759309B1 (ko) 반도체 장치
JP4720992B2 (ja) 半導体装置
KR100755354B1 (ko) 반도체 장치
JP4894999B2 (ja) 半導体装置
JP5259674B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee