KR19980063528A - 반도체 장치, 그 제조방법 및 실장방법 - Google Patents

반도체 장치, 그 제조방법 및 실장방법 Download PDF

Info

Publication number
KR19980063528A
KR19980063528A KR1019970053826A KR19970053826A KR19980063528A KR 19980063528 A KR19980063528 A KR 19980063528A KR 1019970053826 A KR1019970053826 A KR 1019970053826A KR 19970053826 A KR19970053826 A KR 19970053826A KR 19980063528 A KR19980063528 A KR 19980063528A
Authority
KR
South Korea
Prior art keywords
film
electrode pad
semiconductor chip
external connection
film portion
Prior art date
Application number
KR1019970053826A
Other languages
English (en)
Other versions
KR100578954B1 (ko
Inventor
다카하시요시카즈
스즈키마사미
기무라마사루
Original Assignee
사와무라시코우
오끼뎅끼고오교오가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사와무라시코우, 오끼뎅끼고오교오가부시끼가이샤 filed Critical 사와무라시코우
Publication of KR19980063528A publication Critical patent/KR19980063528A/ko
Application granted granted Critical
Publication of KR100578954B1 publication Critical patent/KR100578954B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본원에는 반도체 장치, 반도체 장치의 제조방법 및 반도체 장치의 실장법이 개시되어 있다. 반도체 장치의 제조방법은 디바이스홀이 내부에 형성된 디바이스 실장 필름부와, 외부접속 필름부와, 디바이스 실장필름부와 외부접속 필름부 사이에 위치된 굴곡부로 영역이 분할되는 평면형상을 갖고, 제 1면측의 외부접속 필름부에 외부전극패드가 형성되고, 디바이스홀로부터 굴곡부를 통해서 외부전극패드에 달하도록 인너 리이드가 형성된 패키지 필름을 사용하는 공정과, 디바이스홀이 형성된 영역에서 인너 리이드를 반도체 칩의 전극패드에 본딩하여, 제 1면측의 디바이스 실장 필름부에 반도체 칩을 실장하는 공정과, 외부접속 필름부를 굴곡부에서 패키지 필름의 제 2면측으로 180°굴곡하여 고정하는 공정을 구비한다. 반도체 장치를 마더보드에 밀착 실장하는 반도체 장치의 실장방법은, 마더보드의 전극패드에 땜납볼을 탑재하는 공정과, 마더보드 상에 반도체 장치를 적재하고 땜납볼을 용해시켜서, 마더보드의 전극패드와 반도체 장치의 외부전극패드를 전기적으로 접속하는 공정을 구비한다.

Description

반도체 장치, 그 제조방법 및 실장방법
본 발명은, 반도체 칩과 거의 같은 크기이고, 특히 다출력의 반도체 칩에 알맞는 패키지를 갖는 반도체 장치, 그 제조방법 및 실장방법에 관한 것이다.
종래, 이 종류의 반도체 칩과 거의 같은 크기의 패키지는, 칩사이즈 패키지, μ-BGA, 칩스케일 패키지(CSP) 등으로 불려지고, 여러 가지의 타입의 패키지가 개발되어 왔다. 도 24는 종래의 몰드 타입의 패키지를 갖는 반도체 장치의 일부사시도이다. 이 반도체 장치는, LSI 칩(241)의 전극패드에 범프(242)를 형성하며, 다음에 트랜스퍼 몰드를 사용하여, 대략 LSI와 같은 크기의 몰드수지(243)와 LSI칩(241)을 수지밀봉하고, 마지막으로 외부전극에 땜납볼(244)을 탑재함으로써 제조된다.
또한, 도 25는 종래의 막 타입(막캐리어 타입)의 패키지를 갖는 반도체 장치의 단면도이다. 이 반도체 장치는, 아래와 같이 제조된다. LSI 칩(251)의 표면에 탄성 접착제(일래스터머(elastomer))(252)를 코팅하고, 인너 리이드(253)와 외부 접속패드(255)가 형성된 폴리이미드막(254)은 탄성 접착제(252)의 수단에 의해 LSI 칩(251)에 고정되며, LSI 칩(251)의 전극패드에 상기 인너 리이드(inner lead)(253)를 본딩하고, 외부 접속 패드(254)에 땜납볼(256)을 탑재한다.
또한, 도 26은 종래의 플립칩 본딩 타입의 패키지를 갖는 반도체 장치의 단면도이다. 이 반도체 장치는, LSI 칩(261)의 표면에 범프(262)를 형성한 후, LSI 칩(261)을 세라믹 또는 유기계 재료의 기판(263)에 페이스-다운(face-down)본딩하고, 다음에 밀봉수지(264)를 사용하여 칩을 밀봉함으로써 제조된다. 기판(263)의 이면에는 땜납볼(265)이 탑재된다. 도 24∼ 도 26에 나타낸 어느 쪽의 타입의 패키지를 사용하더라도, 대략 LSI와 같은 크기의 패키지를 갖는 반도체 장치를 제조할 수 있다.
그러나, 도 24에 나타낸 반도체 장치에서는, 전용의 트랜스퍼 몰드를 필요로 하여, 전용의 트랜스퍼 몰드는 반도체 장치의 가격을 낮추는 노력을 제한하는 요인이 되었다.
또한, 도 25에 나타낸 반도체 장치에서는, LSI 칩과 테이프 사이에 특수한 탄성 접착제를 사용하기 때문에, LSI 칩표면의 오염 또는 손해 등이 발생하여, 신뢰성이 열화할 우려가 있었다. 또한, LSI 칩과 인너 리이드를 접속할 때에, 리이드를 동시에 한 개씩 본딩하는 단일본딩방법을 사용한다. 그 결과, 다출력 패키지에 있어서는 본딩시간이 길게 되어, 본딩시간은 반도체 장치의 가격을 낮추는 노력을 제한하는 요인이 되었다.
또한, 도 26에 나타낸 반도체 장치에서는, 다출력 패키지에 있어서 기판이 다층으로 이루어져 고가이고, 사이즈가 큰 LSI 칩의 경우에 있어서는 기판과 LSI 칩의 열팽창 계수의 차에 의해, 신뢰성에 문제가 된 적이 있었다.
종래의 문제점을 해결하기 위한 본 발명의 목적은 다출력 LSI 칩에 알맞은 저가, 높은 신뢰성의 반도체 장치, 그 제조방법 및 실장방법을 제공하는 데에 있다.
상기의 목적을 달성하기 위해서 본 발명의 제 1관점에 따른 반도체 장치는, 반도체 칩이 실장된 디바이스 실장 필름부와, 상기 디바이스 실장 필름부상에 배치되어, 외부 전극패드가 형성된 외부접속 필름부와, 상기 디바이스 실장 필름부의 단부와 상기 외부접속 필름부의 단부 사이에 설정된 굴곡부와, 상기 굴곡부를 경유하여 상기 반도체 칩의 전극패드와 상기 외부 전극패드를 전기적으로 접속하는 인너 리이드를 갖는 패키지 필름을 구비한 것을 특징으로 한다.
본 발명의 제 2관점에 따른 반도체 장치는 반도체 칩의 표면과 대면하도록 상기 반도체 칩이 실장된 디바이스 실장 필름부와, 상기 반도체 칩의 이면에 배치되어, 외부 전극패드가 형성된 외부접속 필름부와, 상기 디바이스 실장 필름부의 단부와 상기 외부접속 필름부의 단부 사이에 설치된 굴곡부와, 상기 굴곡부를 경유하여 상기 반도체 칩의 전극패드와 상기 외부전극패드를 전기적으로 접속하는 인너 리이드를 갖는 패키지 필름을 구비한 것을 특징으로 한다.
본 발명의 제 3관점에 따른 반도체 장치는, 칩의 중앙부 또는 칩의 중심선에 따른 영역에 전극패드가 배치된 반도체 칩이 실장된 패키지 필름을 구비하고, 상기 패키지 필름은, 상기 반도체 칩의 패드전극이 형성된 영역에 대응하여, 그것의 중앙부 또는 중심선에 따른 영역에 형성된 디바이스홀과, 상기 디바이스홀이 형성된 영역이외의 영역에 형성된 외부 전극패드와, 상기 반도체 칩의 전극패드와 상기 외부 전극패드를 접속하는 인너 리이드를 갖는 것을 특징으로 한다.
본 발명의 제 4관점에 따른 반도체 장치는, 칩의 주변부에 전극패드이 배치된 반도체 칩이 실장된 패키지 필름을 구비하고, 상기 패키지 필름은, 상기 반도체 칩의 전극패드가 형성된 영역에 대응하여, 그것의 주변부에 형성된 디바이스홀과, 상기 디바이스홀이 형성된 영역이외의 영역에 형성된 외부 전극패드와, 상기 반도체 칩의 전극패드와 상기 외부 전극패드를 접속하는 인너 리이드를 갖고, 상기 패키지 필름과 상기 반도체 칩의 표면 사이의 공간을 밀봉수지로 고정한 것을 특징으로 한다.
본 발명의 제 5관점에 따른 반도체 장치는, 반도체 칩의 표면과 대면하도록 소정의 영역에 전극패드가 배치된 상기 반도체 칩이 실장된 디바이스 실장 필름부와, 상기 반도체 칩의 이면에 배치되어, 외부 전극패드가 형성된 외부접속 필름부와, 상기 디바이스 실장 필름부의 단부와 상기 외부접속 필름부의 단부 사이에 설정된 굴곡부와, 인너 리이드를 갖는 패키지 필름을 구비하고, 상기 디바이스 실장 필름부는, 상기 반도체 칩의 전극패드가 형성된 영역에 대응하여, 소정의 영역에 형성된 디바이스홀과, 상기 디바이스홀이 형성된 영역이외의 영역에 형성된 외부 전극패드를 갖고, 상기 인너 리이드는, 상기 반도체 칩의 전극패드와 상기 디바이스 실장 필름부의 외부 전극패드를 전기적으로 접속함과 동시에, 상기 굴곡부를 경유하여 상기 반도체 칩의 전극패드와 상기 외부 접속필름부를 전기적으로 접속하는 것을 특징으로 한다.
본 발명의 제 6관점에 따른 반도체 장치의 제조방법은, 디바이스홀이 내부에 형성된 디바이스 실장 필름부와, 외부접속 필름부와, 상기 디바이스 실장 필름부와 상기 외부접속 필름부 사이에 위치된 굴곡부로 영역이 분할되는 평면형상을 갖고, 패키지 필름의 제 1면측의 상기 외부 접속필름부에 외부전극패드가 형성되고, 상기 디바이스홀로부터 굴곡부를 경유하여 상기 외부 전극패드에 달하도록 인너 리이드가 형성된 패키지 필름을 사용하는 공정과, 상기 디바이스홀이 형성된 영역에서 상기 인너 리이드를 반도체 칩의 전극패드에 본딩하여, 상기 제 1면측의 상기 디바이스 실장 필름부에 상기 반도체 칩을 실장하는 공정과, 상기 외부접속 필름부를 굴곡부에서 패키지 필름의 제 2면측으로 180°굴곡하여 고정하는 공정을 구비한 것을 특징으로 한다.
본 발명의 제 7관점에 따른 반도체 장치의 제조방법은, 디바이스홀이 내부에 형성된 디바이스 실장 필름부와, 외부접속 필름부와, 상기 디바이스 실장 필름부와 외부접속 필름부 사이에 위치된 굴곡부로 영역이 분할되는 평면형상을 갖고, 패키지 필름의 제 1면측의 상기 외부접속 필름부에 외부 전극패드가 형성되며, 상기 디바이스홀로부터 굴곡부를 경유하여 상기 외부 전극패드에 달하도록 인너 리이드가 형성된 패키지 필름을 사용하는 공정과, 상기 디바이스홀이 형성된 영역에서 상기 인너 리이드를 반도체 칩표면의 전극패드에 본딩하여, 상기 패키지 필름의 상기 제 2면측의 상기 디바이스 실장 필름부에 상기 반도체 칩을 실장하는 공정과, 상기 외부접속 필름부를 굴곡부에서 상기 반도체 칩의 이면측으로 180°로 굴곡하여, 상기 이면에 고정하는 공정을 구비한 것을 특징으로 한다.
본 발명의 제 8관점에 따른 반도체 장치의 제조방법은, 칩의 중앙부 또는 칩의 중심선에 따른 영역에 전극패드가 배치된 반도체 칩뿐만 아니라, 상기 반도체 칩의 전극패드가 형성된 영역에 대응하여, 중앙부 또는 중심선에 따른 영역에 디바이스홀이 형성되고, 상기 디바이스홀이 형성된 영역이외의 영역의 외부 접속면측에 외부전극패드가 형성되며, 상기 디바이스홀로부터 상기 외부전극에 달하도록 인너 리이드가 형성된 패키지 필름을 사용하는 공정과, 상기 디바이스홀이 형성된 영역에서 상기 인너 리이드를 반도체 칩의 전극패드에 본딩하여, 상기 반도체 칩을 상기 패키지 필름의 디바이스 실장면측에 실장하는 공정을 구비한 것을 특징으로 한다.
본 발명의 제 9관점에 따른 반도체 장치의 제조방법은, 칩의 주변부에 전극패드가 배치된 반도체 칩뿐만 아니라, 상기 반도체 칩의 전극패드가 형성된 영역에 대응하여, 주변부에 디바이스홀이 형성되고, 상기 디바이스홀이 형성된 영역이외의 영역의 외부 접속면측에 외부전극패드가 형성되며, 상기 디바이스홀로부터 상기 외부전극에 달하도록 인너 리이드가 형성된 패키지 필름을 사용하는 공정과, 상기 디바이스홀이 형성된 영역 내에서 상기 인너 리이드를 반도체 칩의 전극패드에 본딩하고, 상기 패키지 필름과 상기 반도체 칩 표면의 사이의 공간 내부에 밀봉수지를 넣어서, 상기 반도체 칩을 상기 패키지 필름의 디바이스 실장면측에 실장하는 공정을 구비한 것을 특징으로 한다.
본 발명의 제 10관점에 따른 반도체 장치의 제조방법은, 소정의 영역에 전극패드가 배치된 반도체 칩뿐만 아니라, 소정의 영역에 디바이스홀이 형성된 디바이스 실장 필름부와, 외부접속 필름부와, 상기 디바이스 실장 필름부와 상기 외부접속 필름부의 사이에 위치된 굴곡부로 영역이 분할되는 평면형상을 갖고, 제 1면측의 상기 외부접속 필름부 및 제 1면측의 상기 디바이스 실장 필름부에 디바이스홀이 형성된 영역이외의 영역에 외부전극패드가 형성되며, 상기 디바이스홀로부터 상기 각각의 외부전극패드에 달하도록 인너 리이드가 형성된 패키지 필름을 사용하는 공정과, 상기 디바이스홀이 형성된 영역에서 상기 인너 리이드를 상기 반도체 칩 표면의 전극패드에 본딩하여, 제 2면측의 다비아스 실장 필름부에 상기 반도체 칩을 실장하는 공정과, 상기 외부접속 필름부를 굴곡부에서 상기 반도체 칩의 이면측으로 180°굴곡하여, 상기 이면에 고정하는 공정을 구비한 것을 특징으로 한다.
본 발명의 제 11관점에 따른 반도체 장치의 실장방법은, 마더보드에 반도체 장치를 밀착 실장하는 반도체 장치의 실장방법으로서, 상기 마더보드의 전극패드에 땜납볼을 탑재하는 공정과, 상기 마더보드 상에 상기 반도체 장치를 적재하여 상기 땜납볼을 용해시켜서, 상기 마더보드의 전극패드와 상기 반도체 장치의 외부전극패드를 전기적으로 접속하는 것을 특징으로 한다.
본 발명의 제 12관점에 따른 반도체 장치의 실장방법은, 반도체 장치를 복수적층하여 마더보드에 실장하는 반도체 장치의 실장방법으로서, 상기 마더보드의 전극패드에, 제 1 반도체 장치의 외부접속 필름부 및 디바이스 실장 필름부 중 어느 한편에 형성된 외부전극패드를 중합하고, 또 제 1반도체 장치의 다른쪽 필름부에 형성된 외부전극패드에, 제 2반도체 장치의 외부접속 필름부 및 디바이스 실장 필름부 중 어느 한편에 형성된 외부전극패드를 중합하여, 상기 중합된 전극을 전기적으로 접속하는 공정을 구비한 것을 특징으로 한다.
본 발명의 다른 목적, 특징 및 이점은 첨부도면을 참조하면서 이하의 상세한 설명으로부터 보다 분명해질 것이다.
도 1a는 본 발명의 제 1 실시예의 반도체 장치에 사용된 패키지 필름 중에서, 인너 리이드 형성면(제 1면)측에서 본 정면도,
도 1b는 도 1a의 A-A'선의 단면도,
도 1c는 본 발명의 제 1실시예의 반도체 장치의 제조공정의 단면 구조도,
도 1d는 본 발명의 제 1실시예의 반도체 장치의 제조공정의 단면 구조도,
도 1e는 본 발명의 제 1실시예의 반도체 장치의 단면 구조도,
도 2a는 본 발명의 제 2실시예에 따른 반도체 장치에 사용된 패키지 필름의 단면도,
도 2b는 본 발명의 제 2실시예에 따른 반도체 장치의 단면 구조도,
도 3a는 본 발명의 제 3실시예에 따른 반도체 장치의 전체 단면도,
도 3b는 도 3a에 나타낸 영역 E의 확대 부분 단면도,
도 4a는 본 발명의 제 1실시예의 반도체 장치에 박스형의 투영 필름이 설치된 본 발명의 제 4실시예에 따른 반도체 장치의 단면 구조도,
도 4b는 본 발명의 제 1실시예의 반도체 장치에 저부가 없는 보호 프레임이 설치된 본 발명의 제 4실시예의 반도체 장치의 단면 구조도,
도 5는 본 발명의 제 5실시예에 따른 반도체 장치의 단면 구조도,
도 6은 본 발명의 제 6실시예에 따른 반도체 장치의 단면 구조도,
도 7a는 본 발명의 제 7실시예에 따른 반도체 장치의 단면 구조도,
도 7b는 본 발명의 제 7실시예에 따른 반도체 장치의 제조공정을 나타낸 도면,
도 8a는 본 발명의 제 8 실시예에 따른 반도체 장치의 단면 구조도,
도 8b는 본 발명의 제 8실시예에 따른 반도체 장치의 제조공정을 나타낸 도면,
도 9a는 본 발명의 제 9실시예에 따른 반도체 장치에 사용된 패키지 필름 중에서, 인너 리이드 형성면(제 1면)측에서 본 정면도,
도 9b는 도 9a의 A-A'선의 단면도,
도 10은 본 발명의 제 10실시예에 따른 반도체 장치의 단면 구조도,
도 11은 본 발명의 제 11실시예에 따른 반도체 장치의 단면 구조도,
도 12a는 본 발명의 제 9실시예의 반도체 장치에 박스형의 보호 프레임이 설치된 본 발명의 제 12실시예에 따른 반도체 장치의 단면 구조도,
도 12b는 본 발명의 제 9실시예의 반도체 장치에 저부가 없는 보호 프레임이 설치된 본 발명의 제 12실시예에 따른 반도체 장치의 단면 구조도,
도 13은 본 발명의 제 13실시예에 따른 반도체 장치의 단면 구조도,
도 14는 본 발명의 제 14실시예에 따른 반도체 장치의 단면 구조도,
도 15a는 본 발명의 제 15실시예에 따른 반도체 장치에 사용된 패키지 필름 중에서, 인너 리이드 형성면(제 1면)측에서 본 정면도,
도 15b는 도 15a의 A-A'선의 단면도,
도 16a는 본 발명의 제 15실시예의 반도체 장치에 박스형의 보호 프레임이 설치된 본 발명의 제 16실시예에 따른 반도체 장치의 단면 구조도,
도 16b는 본 발명의 본 발명의 제 15실시예의 반도체 장치에 저부가 없는 보호 프레임이 설치된 본 발명의 제 16실시예에 따른 반도체 장치의 단면 구조도,
도 17은 본 발명의 제 17실시예에 따른 반도체 장치의 단면 구조도,
도 18a는 본 발명의 제 18실시예에 따른 반도체 장치에 사용된 패키지 필름 중에서, 외부접속면측에서 본 정면도,
도 18b는 도 18a의 A-A'선의 단면도,
도 18c는 본 발명의 제 18실시예에 따른 반도체 장치의 단면 구조도,
도 19a는 본 발명의 제 19실시예에 따른 반도체 장치에 사용된 패키지 필름 중에서, 외부접속면측에서 본 정면도,
도 19b는 도 19a의 A-A'선의 단면도,
도 20은 본 발명의 제 20 실시예의 반도체 장치의 단면 구조도,
도 21a는 본 발명의 제 19실시예의 반도체 장치에 박스형의 보호 프레임이 설치된 본 발명의 제 21실시예에 따른 반도체 장치의 단면 구조도,
도 21b는 본 발명의 제 19실시예의 반도체 장치에 저부가 없는 보호 프레임이 설치된 본 발명의 제 21실시예에 따른 반도체 장치의 단면 구조도,
도 22는 본 발명의 제 22실시예에 따른 반도체 장치의 단면 구조도,
도 23은 본 발명의 제 23실시예에 따른 반도체 장치의 단면 구조도,
도 24는 종래의 몰드 타입의 패키지를 갖는 반도체 장치의 일부 사시도,
도 25는 종래의 필름타입의 패키지를 갖는 반도체 장치의 단면 구조도,
도 26은 종래의 플립칩 본딩 타입의 패키지를 갖는 반도체 장치의 단면 구조도,
도 27a는 본 발명에 따른 반도체 장치를 마더보드 상에 실장한 마더보드의 주요부분의 개략 단면도,
도 27b는 본 발명에 따른 반도체 장치를 마더보드 상에 실장한 마더보드의 주요부분의 개략 단면도,
도 28은 본 발명에 따른 복수의 반도체 장치가 마더보드 상에 적층, 실장된 단면 구조도.
도면의 주요부분에 대한 부호의 설명
1,21,71,91,111,151,181,191,201,221,231 : 패키지 필름
1A,21A,91A,151A : 인너 리이드 형성면
1B,21B,91B,151B : 베이스 수지면
1b,21b,71b,91b,151b,221b : 디바이스 실장 필름부
1c,21c,71c,91c,91e,151c,151e,151h,151i,221c,221h,231c : 외부접속 필름부
1d,21d,91d,91f,151d,151f,151j,151k,221d,221f,231d : 굴곡부
2 : 베이스 수지 2a,4a : 전극패드홀
2b : 스루홀 3,31 : 인너 리이드
3b : 기준전원 인너 리이드 4 : 절연수지
5,22 : 외부전극패드 6 : 탄성수지
8,182,192,232 : LSI칩 8a,182a,192a,232a : 칩전극패드
8b : 칩이면 9 : 밀봉수지
10,10a,10b,10c : 접착제 11,11a : 땜납볼
12,183,193,233 : 디바이스홀 31a : 동박
31b : 금도금 41,42 : 보호 프레임
51 :평판 61 : U글자판
61a : 하부판 61b : 상부판
61c : 만곡부 72 : 도전성 평판
91g : 갭 181A,191A,201A : 외부접속면
191B,201B : 디바이스 실장면 202 : 절연수지돌기
202a : 정상부
도 1a-도 1e는 본 발명의 제 1실시예에 따른 반도체 장치의 구조 및 제조공정을 나타낸 도면이다. 도 1a는 이 반도체 장치에 사용된 패키지 필름(1) 중에서 인너 리이드 형성면(제 1면)측에서 본 정면도이다. 도 1b는 도 1a의 A-A'선에 따른 단면도이다. 도 1c 및 도 1d는 제 1실시예에 따른 반도체 장치의 제조공정의 단면 구조도이다. 도 1e는 제 1실시예에 따른 반도체 장치의 단면 구조도이다.
우선, 도1a 및 1b에 도시한 바와 같이, 패키지 필름(1)을 제작한다. 즉, 프레스 펀칭가공에 의해 디바이스 실장 필름부에 대한 소정의 영역에 디바이스홀(12)이 형성되고, 굴곡부의 소정영역 내에 굴곡홀(13)이 형성된 폴리이미드의 베이스 수지(2)에, 인너 리이드(3)를 형성한다. 여기서, 인너 리이드(3)는, 예컨대, 베이스 수지(2)의 표면에 동박을 부착하고, 이 동박을 포토리소 에칭에 의해 패터닝한 후, 에칭된 동박을 납땜 또는 주석도금 처리함으로써 형성된다. 도면에서의 참조부호(3a), 더미 인너 리이드를 나타낸다. 다음에, 이와 같이 사용된 베이스 위에 절연수지(4)를 코팅하고, 포토리소 에칭에 의해 절연수지(4) 내에 전극패드홀(4a)을 형성한 후, 인너 리이드(3)를 노출시켜서, 외부전극패드(5)를 형성한다. 부가적으로, 상기 외부전극패드(5)는 인쇄법으로 절연수지(4)를 코팅(패터닝)함으로써 형성될 수도 있다. 게다가, 다음에, 굴곡부(1d)에서, 인너 리이드(3)의 강도열화 또는 단선을 방지하는 것을 목적으로서, 폴리이미드계의 탄성수지(6)를 인너 리이드(3)의 한쪽 면 또는 양면에 코팅하는 것이 바람직하다. 이와 같이, 패키지 필름(1)이 제조된다. 한편, TAB(Tape Automated Bonding) 제조기술을 사용하는 경우에는, 패키지 필름(1)은, 필름 캐리어 테이프(1a)에 복수 형성되고 공급된다.
다음에, 도 1c에 도시한 바와 같이, 패키지 필름(1)의 인너 리이드 형성면(1A)(제 1면)을 LSI 칩(8)쪽으로 하고, 패키지 필름(1)의 디바이스 실장 필름부(1b)와 반대로 LSI 칩(8)을 실장한다. 즉, 패키지 필름(1)의 디바이스 실장 필름부(1b)에서, 금도금 등의 범프(7)가 형성된 LSI 칩(8)의 칩전극패드(8a)에, 열압착법에 의해 인너 리이드(3) 및 더미 인너 리이드(3a)를 일괄 본딩한다. 그 후, 디바이스 실장 필름부(1b)와 LSI 칩(8)의 표면에 의해 형성되는 공간 내부에 에폭시 수지 등의 밀봉수지(9)를 흘려서, 디바이스 실장 필름부(1b)에 대하여 LSI 칩(8)을 고정 실장한다. 여기서, 더미 인너 리이드(3a)는, 인너 리이드(3)가 본딩된 후 LSI 칩(8)이 고정될 때까지, 인너 리이드(3)가 단선되거나, 본딩부가 박리되는 것을 방지하는 기능을 갖는다. 부수적으로, TAB 기술을 사용하는 경우에는, LSI 칩(8)의 실장종료후에 펀칭가공에 의해 필름 캐리어 테이프(1a)로부터 필름 캐리어(1)를 분리한다. 인너 리이드가 상술한 방법으로 반도체 칩의 전극패드에 일괄 본딩되기 때문에, 가공공정의 수를 감소할 수 있고, 제조비용을 감소할 수 있어, 패키지의 가격을 낮출 수 있다.
다음에 도 1d에 도시한 바와 같이, 패키지 필름(1)의 외부접속 필름부(1c)를 굴곡부(1d)에서 베이스 수지면(1B)(제 2면)측으로 180°굴곡하여, 접착제(10)에 의해서 디바이스 실장 필름부(1b)의 밀봉필름(9)의 표면에 고정한다. 여기서, 굴곡되는 포인트는, 예컨대 LSI 칩(8)의 외측면으로부터 약 1mm 정도 이격된 부분으로 설정된다. 마지막으로, 도 1e에 도시한 바와 같이, 외부전극패드(5)에 땜납볼(11)을 탑재한다.
이와 같이, 제 1실시예에 의하면, 디바이스 실장 필름부(1b)의 디바이스홀(12) 내에서 돌출하도록 형성된 인너 리이드(3)(및 더미 인너 리이드(3a))를 LSI 칩(8)의 칩전극패드(8a)에 일괄 본딩하여 LSI 칩(8)을 디바이스 실장 필름부(1b)에 실장하고, 외부접속 필름부(1c)를 굴곡부(1d)(LSI 칩(8)의 외측으로부터 1mm정도 이격된)에서 180°굴곡하여, 디바이스 실장 필름부(1b)에 고정한다. 그 결과, 특수한 탄성 접착제를 사용하지 않기 때문에, 신뢰성을 향상시킬 수 있다. 또한, 전용의 트랜스퍼 몰드를 사용하지 않고, 인너 리이드를 LSI 칩에 일괄 본딩하기 때문에, 제조비용을 감소할 수 있어, 패키지의 저가격화를 꾀할 수 있다.
한편, 도 1e에 나타낸 공정을 실시하지 않고서, 도 1d에 도시한 바와 같이, 외부전극패드(5)에 땜납볼(11)이 탑재되어 있지 않은 구조가 채택될 수도 있다는 것을 알 수 있다. 이 칩사이즈의 패키지를 마더보드에 실장할 때는, 마더보드 측에 땜납볼을 공급함으로써 양호한 접속이 가능하다. 예컨대, 마더보드에 땜납볼을 공급할 때에는, 인쇄기술을 사용한다. 이와 같이, 마더보드 측에 땜납볼을 공급함으로써, 복수의 패키지를 동시에 실장할 수 있다. 따라서, 패키지를 마더보드 실장할 때의 실장공정수를 삭감할 수 있다. 또한, 패키지의 제조공정에서는, 외부전극패드에 땜납볼을 탑재하는 공정이 불필요하고, 가공 공정수를 삭감할 수 있어, 반도체 장치의 저가격화를 또한 꾀할 수 있다.
도 2a 및 도 2b는 본 발명의 제 2실시예에 따른 반도체 장치의 구조 및 반도체 장치의 제조공정을 나타낸 도면이다. 도 2a는 본 발명의 반도체 장치에 사용된 패키지 필름(21)의 단면도이고, 도 2b는 제 2실시예에 따른 반도체 장치의 단면 구조도이다.
우선, 도 2a에 도시한 바와 같이, 패키지 필름(21)을 형성한다. 즉, 베이스 수지(2)를 프레스 펀칭 가공하여, 디바이스홀(12), 굴곡홀(13) 및 외부전극패드(22)를 형성하기 위한 전극패드홀(2a)을 형성한다. 다음에, 제 1실시예와 같은 순서로, 이 베이스 수지(2)에 인너 리이드(3) 및 더미 인너 리이드(3a)를 형성하고, 그 위에 절연수지(4)를 코팅한다. 게다가, 굴곡부(21d)를 탄성수지(6)로 코팅할 수 있다. 이와 같이, 베이스 수지면(21B)(제 1면)에 개공한 외부전극패드(22)를 갖는 패키지 필름(21)이 제조된다.
다음에, 도 2b에 도시한 바와 같이, 베이스 수지면(21B)을 LSI 칩(8)측에 배치한 패키지 필름(21)의 디바이스 실장 필름부(21b)에 LSI 칩(8)을 실장한다. 즉, 상기 제 1실시예와 같은 순서로, 범프(7)가 형성된 LSI 칩(8)의 칩전극패드(8a)에 인너 리이드(3) 및 더미 인너 리이드(3a)를 본딩한다. 다음에, 밀봉수지(9)에 의해 LSI 칩(8)을 디바이스 실장 필름부(21b)에 고정 실장하고, 외부접속 필름부(21c)를 굴곡부(21d)에서 인너 리이드 형성면(21A)(제 2면)측으로 180°굴곡하여, 접착제(10)에 의해 디바이스 실장 필름부(21b)의 밀봉필름(9)의 표면에 고정한다. 마지막으로, 외부전극패드(22)에 땜납볼(11)을 탑재한다.
상술한 바와 같이, 제 2실시예에 의하면, 패키지 필름의 제조공정에서, 디바이스홀(12)등의 프레스 펀칭가공시 외부전극패드홀(2c)을 미리 형성하고, 인너 리이드(3)를 패터닝하여 전극패드홀(2c) 내에 외부전극패드(22)를 형성한다. 그 결과, 패키지 필름의 제조공정수(절연수지의 포토리소 에칭의 가공 공정수)를 삭감할 수 있고, 재료비(절연수지)를 삭감할 수 있어, 반도체 장치의 저가격화를 꾀할 수 있다.
부수적으로, 도 2b에 있어서, 외부전극패드(22)에 땜납볼(11)을 탑재하지 않은 구조를 채택해도 좋다.
본 발명의 제 3실시예는, 범프를 형성하지 않고 인너 리이드를 LSI 칩의 전극패드에 직접 본딩하는 것을 특징으로 한다. 도 3a 및 도 3b는 본 발명의 제 3실시예의 반도체 장치의 단면 구조도이고, 도 3a는 전체 단면도이며, 도 3b는 도 3a의 영역 E의 부분 단면도이다. 한편, 후술하는 것이외의 구조 및 제조공정은, 상기 제 1실시예와 동일하다.
도 3a 및 도 3b에 있어서, 인너 리이드(31)은, 동박(31a)에 금도금(31b)을 하고, 150℃에서 30분정도 어닐링함으로써 형성된다(더미 인너 리이드도 동일). 인너 리이드(31) 및 더미 인너 리이드는, LSI 칩(8)의 칩전극패드(8a)에 범프없이 열압착법에 의해 직접 일괄 본딩된다.
통상, 범프가 설치되지 않으면, LSI 칩의 전극패드의 손해가 크고, 패드 아래로 균열 등이 발생한다. 그러나, 동박(31a)에 금도금(31b)을 하여 형성된 인너 리이드(31)는, 어닐링처리 등에 의해 그 경도를 하강시킬 수 있다. 따라서, 연화된 인너 리이드(31)를 사용하는 것에 의해, 칩전극패드에 대한 손해를 완화하여, 패드 아래로 균열 등이 발생하지 않은 직접본딩이 가능해진다.
이와 같이, 제 3실시예에 의하면, LSI 칩의 전극패드에 범프를 형성하는 공정이 불필요하기 때문에, 제조비용을 삭감할 수 있어, 저가격화를 꾀할 수 있다.
부수적으로, 이 제 3실시예는, 상기 제 2실시예에 대해서도 적용가능하다는 것은 말할 필요도 없다. 또한, 외부전극패드(5)에 땜납볼(11)을 탑재하지 않은 구조를 채택할 수 있다.
본 발명의 제 4실시예는 LSI 칩의 측면 및 이면을 보호하기 위해 보호 프레임이 설치된 것을 특징으로 한다. 도 4a 및 도 4b는 본 발명의 제 4실시예의 반도체 장치의 단면 구조도이다. 이 반도체 장치는, 도 4a에 나타낸 바와 같이, 박스(box)형의 보호 프레임(41)이 상술한 제 1실시예에 따른 반도체 장치에 설치되고, 도 4b에 나타낸 바와 같이 저부가 없는 보호 프레임(41)이 설치되도록 배열된다. 상기 보호 프레임(41)은 LSI 칩(8)의 측면 및 이면을 덮도록 설치되고, 보호 프레임(42)은 LSI 칩(8)의 측면을 덮도록 설치된다. 이들 보호 프레임(41, 42)은 수지 또는 금속 등의 절연재료 또는 도전성 재료를 형성함으로써 획득되고, 접착제(10b)에 의해 패키지 필름(1)의 디바이스 실장 필름부(1b)에 고정된다.
이와 같이, 제 4실시예에 의하면, 보호 프레임(41, 42)이 설치되기 때문에, LSI 칩(8)의 측면 및 이면을 보호할 수 있고, 그 결과, 그것의 처리동안은 LSI 칩의 측면 및 이면의 파손을 방지할 수 있다.
부수적으로, 이 제 4실시예는, 상기 제 2 실시예 또는 상기 제 3 실시예에도 적용가능한 것은 말할 필요도 없다. 또한, 외부전극패드(5)에 땜납볼(11)을 탑재하지 않은 구조를 채택할 수도 있다.
본 발명의 제 5실시예는 평판이 외부접속 필름부의 평탄성을 향상시키기 위해 설치되는 것을 특징으로 한다. 도 5는 본 발명의 제 5실시예에 따른 반도체 장치의 단면 구조도이다. 도 5에 나타낸 반도체 장치는 상술한 제 1실시예에 따른 반도체 장치에 있어서, 패키지 필름(1)의 디바이스 실장 필름부(1b)와 외부접속 필름부(1c)의 사이에, 절연재료 또는 금속 등의 도전성 재료로 이루어지는 평판(51)이 설치되도록 배치된다. 이 평판(51)은, 접착제(10a, 10b)를 사용하는 것에 의해 디바이스 실장 필름부(1b)의 밀봉수지(9)의 표면과 외부접속 필름부(1c) 사이에 고정된다. 평판(51)을 부착하는 절차로서, 예컨대, 도 1b에 나타낸 공정종료후에, 접착제(10a)에 의해 평판(51)이 디바이스 실장 필름부(1b)의 밀봉수지 형성부에 고정되고, 다음에 외부접속 필름부(1c)를 180°로 굴곡하여, 평판(51)상에 접착제(10b)에 의해 고정된다.
이와 같이, 제 5실시예에 의하면, 디바이스 실장 필름부(1b)와 외부접속 필름부(1c)의 사이에 평판(51)을 부착하는 것에 의해, 외부접속 필름부(1c) 및 땜납볼(11)의 평탄성을 향상시킬 수 있다. 따라서, 마더보드 상의 실장성을 향상시킬 수 있다. 게다가, 평판으로서 금속판 등을 사용한 경우에는, 반도체 장치의 열방산성을 향상시킬 수 있다.
부수적으로, 이 제 5실시예는, 상술한 제 2실시예, 제 3실시예, 또는 제 4실시예에도 적용가능한 것은 말할 필요도 없다. 또한, 외부전극패드(5)에 땜납볼(11)을 탑재하지 않은 구조를 채택해도 좋다.
본 발명의 제 6실시예는 외부접속 필름부의 평탄성을 향상시키고, LSI 칩의 이면을 보호하기 위해 사실상 U글자판이 설치되는 것을 특징으로 한다. 도 6은 본 발명의 제 6실시예의 반도체 장치의 단면 구조도이다. 도 6에 나타낸 반도체 장치는, 상술한 제 1실시예에 따른 반도체 장치에 있어서 절연재료 또는 금속 등의 전기 도전성 재료를 사용하는 것에 의해 사실상 U형상으로 형성된 U글자판(61)이 설치되도록 배치된다. LSI 칩(8)은 사실상 U글자판(61)의 하부판(61a)의 내부면에 부착되고(따라서, 디바이스 실장 필름부(1b) 및 LSI 칩(8)은 하부판(61a)과 상부판(61b) 사이에 위치된다), 상부판(61b)의 외면에는, 외부접속 필름부(1c)가 부착된다. U글자판(61)의 장착순서로서, 예컨대, 도 1b에 나타낸 공정을 종료한 후에, LSI 칩(8)의 저부를 접착제(10a)를 사용하여 하부판(61a)에 고정하고, 다음에 외부접속 필름부(1c)를 180°굴곡하고, 접착제(10b)를 사용하여 상부판(61b)에 고정한다. 선택적으로, U글자판(61)으로서 금속판 등을 사용하는 경우에는, 평판의 나머지 부분을 180°로 회전시켜서 U글자판(61)을 형성하고, 마지막으로, 외부접속 필름부(1c)를 180°굴곡하여, 상부판(61b)에 고정한다. 부수적으로, 도 6에 있어서는, 패키지 필름(1)의 굴곡부(1d)의 내면의 방향(오른쪽에서 왼쪽으로)과 U글자판의 만곡부(61c)의 내면의 방향(왼쪽에서 오른쪽으로)은 평면에서 180°서로 이격된 위치관계에 있지만, 90°서로 이격된 위치관계에 있어도 좋다.
이와 같이, 제 6실시예에 의하면, 상기 배열은 U글자판(61)을 사용하여, 그 하부판(61a)의 내면에 LSI 칩(8)을 장착하고, 상부판(61b)의 외면에 외부접속 필름부(1c)를 부착하도록 제공된 배열이기 때문에, 외부접속 필름부(1c) 및 땜납볼(11)의 평탄성을 향상시킬 수 있어, LSI 칩을 보호할 수 있다. 또한, U글자판(61)으로서 금속판 등을 사용한 경우에는, 패키지의 열방산성을 더 향상시킬 수 있다.
부수적으로, 이 제 6실시예는, 상기 제 2실시예 및 제 3실시예에도 적용가능한 것은 말할 필요도 없다. 또한, 외부전극패드(5)에 땜납볼(11)을 탑재하지 않은 구조를 채택해도 좋다.
본 발명의 제 7실시예는 양면이 전기적으로 도전된 2층 구조로서 외부접속 필름부가 형성된 것을 특징으로 한다. 도 7a 및 도 7b는 본 발명의 제 7실시예의 반도체 장치의 구조 및 제조공정을 나타내는 도면이다.
먼저, 도 7a에 도시한 바와 같이, 외부접속 필름부(71c)에 기준전원(접지전원)용의 스루홀(2d)을 갖는 패키지 필름(71)을 형성한다. 즉, 베이스 수지(2)에 디바이스홀 및 굴곡홀을 형성할 때에, 동시에 스루홀(2b)을 프레스 펀칭가공에 의해 형성하고, 이 스루홀(2b)에 달하도록 기준(접지)전원 인너 리이드(3b)를 형성한다. 다음에, 상술한 제 1실시예와 같은 순서로 패키지 필름(71)을 제조한다. 다음에, 제 1실시예와 같은 순서로, 패키지 필름(71)에 LSI 칩(8)을 실장한다. 다음에, 제 5실시예와 같은 순서로, 외부접속 필름부(71c)를 굴곡하여, 접착제(10a, 10b)에 의해 디바이스 실장 필름부(71b)와 외부접속 필름부(71c) 사이에 도전성 평판(72)을 장착하고, 스루홀(2d)의 저부에서 접착제(74)를 제거한다.
다음에, 도 7b에 도시한 바와 같이, 스루홀(2b)에 땜납볼(11a)(도전성 재료)을 탑재한다(이 때, 외부전극패드(5)에 땜납볼(11)을 탑재한다). 다음에, 이 칩사이즈의 패키지를 열처리하여 땜납볼(11a)을 용해시켜서, 기준전원 인너 리이드(3b)와 평판(72)(기준전원이 된다)을 전기적으로 서로 접속한다. 부수적으로, 스루홀(2b)의 용적과 땜납볼(11a)의 체적은 거의 일치하는 것이 바람직하다.
이와 같이, 제 7실시예에 의하면, 디바이스 실장 필름부(71b)와 외부접속 필름부(71c) 사이에 부착된 도전성 평판(72)과, 기준전원 인너 리이드(3b)를 전기적으로 접속하여, 양면이 전기적으로 도전된 2층구조를 제공하기 때문에, 외부접속 필름부의 평탄성을 향상시켜서, LSI 칩의 열방산성을 향상시킬 수 있고, 크로스토크 노이즈(crosstalk noise)를 감소시킬 수 있다. 따라서, LSI 칩의 동작속도를 고속화할 수 있다.
부수적으로, 외부전극패드는 상술한 제 2실시예에서 처럼, 패키지 필름의 베이스 수지면측 상에 형성되어도 된다. 또한, 인너 리이드는 상술한 제 3실시예에서 처럼 범프를 사용하지 않고 챕전극패드에 직접 본딩될 수도 있다. 또한, 상술한 제 6실시예에서 사용된 것과 같은 전기적 도전성 U글자판이 전기적 도전성 평판을 사용하지 않고 사용될 수도 있다. 또, 땜납볼(11)을 외부전극패드(5)에 탑재한 구조를 채택할 수 있다.
본 발명의 제 8실시예는 외부접속 필름부가 LSI 칩의 이면쪽으로 굴곡되고 그 위에 고정되는 것을 특징으로 한다. 도 8a 및 도 8b는 본 발명의 제 8실시예에 따른 반도체 장치의 구조 및 제조공정을 나타내는 도면이다. 부수적으로, 도 8a 및 8b에 있어서, 도 1-도 7에 나타낸 것과 동일한 부분에 대해서 동일한 참조부호를 붙인다.
먼저, 도 8a에 도시한 바와 같이, 상술한 제 1실시예에 패키지 필름(1)을 사용하는 것에 의해(도 1a 및 도 1b), 패키지 필름(1)의 베이스 수지면(1B)(제 2면)이 LSI 칩(8)측으로서 설정된 상태에서 LSI 칩(8)이 디바이스 실장 필름부(1b)의 베이스 수지면(1B) 상에 실장된다. 즉, 패키지 필름(1)의 디바이스 실장 필름부(1b)에 있어서, 인너 리이드(3) 및 더미 인너 리이드(3a)는 열압착법에 의해 범프(7)가 형성된 LSI 칩(8)의 칩전극패드(8a)에 일괄 본딩된다. 그래서, 밀봉수지(9)가 디바이스 실장 필름부(1b)와 LSI 칩(8)에 의해 형성된 공간 내부로 흐르게 되어, 디바이스 실장 필름부(1b)에 대하여 LSI 칩(8)을 고정 실장한다.
다음에, 도 8b에 나타낸 바와 같이, 외부접속 필름부(1c)는, LSI 칩(8)의 이면(8b)측 상에 중합되도록 굴골부(1d)에서 180°굴곡되어, 접착제(10)에 의해서 칩이면(8b)에 고정된다. 마지막으로, 외부전극패드(5)에 땜납볼(11)을 탑재한다.
이와 같이, 제 8실시예에 의하면, 외부접속 필름부(1c)를 LSI 칩(8)의 이면(8b)쪽으로 굴곡하여 그 위에 고정하기 때문에, 보호 프레임 등을 사용하지 않고서, LSI 칩(8)의 이면(8b) 및 측면을 보호할 수 있다. 또한, 평판을 사용하지 않고서 외부접속 필름부(1c)의 평탄화를 꾀할 수 있다. 또한, 반도체 장치의 비용을 감소할 수 있어, 그것의 신뢰도를 향상할 수 있다.
부수적으로, 상기 제 2실시예에서와 같이, 패키지 필름의 베이스 수지면측에 외부전극패드를 형성해도 된다. 이 경우에, 외부접속 필름부의 인너 리이드 형성면이 LSI 칩(8)의 이면에 본딩된다. 또한, 상기 제 3실시예와 같이, 범프를 사용하지 않고서 인너 리이드를 칩전극패드(8a)에 직접 본딩해도 된다. 또한, 외부전극패드(5)에 땜납볼(11)을 탑재하지 않은 구조를 채택해도 된다.
본 발명의 제 9실시예는, 디바이스 실장 필름부의 양측에 외부접속 필름부를 갖는 패키지 필름을 사용하고, 이것들의 외부접속 필름부를 각각 굴곡하는 것을 특징으로 한다. 도 9a 및 9b는 본 발명의 제 9실시예의 반도체 장치의 구조 및 제조공정을 나타낸 도면이다. 도 9a는 이 반도체 장치에 사용된 패키지 필름(91)을 인너 리이드 형성면으로부터 본 정면도이다. 도 9b는 도 9a의 A-A′선의 단면 구조도이다. 부수적으로, 도 9a 및 도 9b에 있어서, 도 1 내지 도 8에 나타낸 것과 같은 부분에는 같은 부호를 부착하였다.
우선, 상기 제 1실시예와 같은 순서에 의해, 도 9a에 나타낸 패키지 필름(91)을 제조한다. 즉, 디바이스홀(12)과 2개의 굴곡홀(13a 및 13b)이 형성된 베이스 수지(2)에 인너 리이드(3)를 패터닝하여 형성한다. 다음에, 그 위에 절연수지(4)가 패터닝에 의해 형성되어, 외부전극패드(5)를 형성한다. 따라서, 더미 인너 리이드가 필요없다는 것을 알 수 있다. 또한, 굴곡부(91d, 91f)(굴곡홀(13a, 13b)이 형성된 부분)에 있어서의 인너 리이드(3)의 강도열화를 방지하기 위해서 탄성수지(6)를 코팅하는 것이 바람직하다. 상술한 방법으로, 패키지 필름(1)을 제조한다.
다음에, 도 9b에 도시한 바와 같이, 패키지 필름(91)의 디바이스 실장 필름부(91b)의 인너 리이드 형성면(91A)(제 1면)측을 LSI 칩(8)의 표면에 대면시킨 상태로, 디바이스 실장 필름부(91b)에 LSI 칩(8)을 실장한다. 즉, 패키지 필름(91)의 디바이스 실장 필름부(91b)에서, 범프(7)가 형성된 LSI 칩(8)의 칩전극패드(8a)에, 열압착법에 의해 인너 리이드(3)를 일괄 본딩한다. 다음에, 디바이스 실장 필름부(91b)와 LSI 칩(8)의 표면에 의해 형성된 공간 내부로 밀봉수지(9)를 흘려서, 디바이스 실장 필름부(91b)에 대하여 LSI 칩(8)을 고정 실장한다. 다음에, 외부접속 필름부(91c 및 91e)를, 굴곡부(91d 및 91f)에서, 각각 디바이스 실장 필름부(91b)의 베이스 수지면(91B)(제 2면)측에 중합하도록 180°굴곡하여, 접착제(10a, 10b)에 의해서 밀봉수지(9)표면에 고정한다. 마지막으로, 외부전극패드(5)에 땜납볼(11)을 탑재한다.
이와 같이, 제 9실시예에 의하면, 디바이스 실장 필름부(91b)의 양측에 외부접속 필름부(91c, 91e)를 설치하기 때문에, 칩전극패드로부터 각 대응하는 외부전극패드까지의 배선(인너 리이드)길이를 상기 제 1실시예보다도 짧게 할 수 있어, 보다 효율적인 배선의 루팅이 가능해진다. 따라서, LSI 칩의 동작을 고속화할 수 있다.
부수적으로, 상기 제 2실시예와 같이, 패키지 필름의 베이스 수지면측에 외부전극패드를 형성해도 좋다. 이 경우에, 디바이스 실장 필름부의 베이스 수지면측을 LSI 칩(8)의 표면에 대면시킨 상태에서, LSI 칩(8)을 고정 실장한다. 또한, 외부전극패드(5)에 땜납볼(11)을 탑재하지 않은 구조를 채택해도 좋다.
본 발명의 제 10실시예는 패키지 필름의 양측에 형성된 외부접속 필름부를 굴곡한 후에, 밀봉수지를 내부에 흘려서, 패키지 필름에 LSI 칩을 실장하는 것을 특징으로 한다. 도 10은 본 발명의 제 10실시예의 반도체 장치를 나타내는 단면 구조도이다. 부수적으로, 도 10에 있어서, 도 1 내지 도 9에 나타낸 것과 같은 부분에는 같은 부호를 부착한다.
우선, 상기 제 9실시예의 패키지 필름(91)(도 9a참조)을 사용하여, 이 패키지 필름(91)의 인너 리이드 형성면(91A)(제 1면)을 LSI 칩(8)측으로 설정한다. 패키지 필름(91)의 디바이스 실장 필름부(91b)에서, 범프(7)가 형성된 LSI 칩(8)의 칩전극패드(8a)에, 열압착법에 의해 인너 리이드(3) 및 더미 인너 리이드(3a)를 일괄 본딩한다. 다음에, 외부접속 필름부(91c 및 91e)를, 굴곡부(91d 및 91f)에서 각각 베이스 수지면(91B)측에 중합하도록 180°굴곡한다.
다음에, 외부접속 필름부(91c, 91e) 사이에 형성된 갭(91g) 내부에 밀봉수지(9)를 주입하여, LSI 칩(8)을 디바이스 실장 필름부(91b)에 고정 실장함과 동시에, 굴곡된 외부접속 필름부(91c, 91e)를 디바이스 실장 필름부(91b)에 고정한다. 마지막으로, 외부전극패드(5)에 땜납볼(11)을 탑재한다.
이와 같이, 제 10실시예에 의하면, 외부접속 필름부(91c, 91e)를 굴곡하고, 이들 외부접속 필름부 사이의 갭(91g) 내부에 밀봉수지(9)를 주입하여, LSI 칩(8)을 고정 실장함과 동시에, 외부접속 필름부(91c 및 91e)를 고정하기 때문에, 외부접속 필름부를 고정하기 위한 접착제뿐만 아니라, 외부접속 필름부를 접착제로 고정하는 공정이 불필요해진다. 따라서, 보다 저비용화를 꾀할 수 있다.
부수적으로, 상기 제 2실시예와 같이, 패키지 필름의 베이스 수지면측에 외부전극패드를 형성해도 좋다. 또한, 외부전극패드(5)에 땜납볼(11)을 탑재하지 않은 구조를 채택해도 좋다.
본 발명의 제 11 실시예는, 디바이스 실장 필름부의 양측에 외부접속 필름부를 갖는 패키지 필름에 형성된 인너 리이드를, 범프를 형성하지 않고 LSI 칩의 전극패드에 직접 본딩하는 것을 특징으로 한다. 도 11은 본 발명의 제 11실시예에 따른 반도체 장치를 나타낸 단면 구조도이다. 부수적으로, 도 11에 있어서, 도 1 내지 도 10에 나타낸 것과 같은 부분에는 같은 부호를 부착한다.
우선, 패키지 필름(111)을 제조한다. 이 패키지 필름(111)은, 상기 제 9실시예의 패키지 필름(91)(도 9a참조)에 있어서, 인너 리이드(3)가 아니고, 상기 제 3실시예에 사용된 동박에 금도금을 실행한 인너 리이드(31)가 패터닝하는 것에 의해 형성되도록 배치된다. 이 인너 리이드(31)의 경도를 하강시키기 위해서, 상기 제 3실시예와 같은 방법으로, 150℃에서, 30분 정도 어닐링처리를 실행한 다. 인너 리이드(31)는, LSI 칩(8)의 칩전극패드(8a)에 범프를 통하지 않고서 열압착법에 의해 직접 일괄 본딩된다. 부수적으로, 이 이외의 제조공정은, 상기 제 9실시예와 동일하다.
이와 같이, 제 11실시예에 의하면, LSI 칩의 전극패드에 범프를 형성하는 공정이 불필요해지기 때문에, 상기 제 9실시예보다도 제조비용을 삭감할 수 있고, 반도체 장치의 저가격화를 꾀할 수 있다.
부수적으로, 이 제 11실시예는, 상기 제 10실시예에도 적용가능한 것은 말할 필요도 없다. 또한, 외부전극패드(5)에 땜납볼(11)을 탑재하지 않은 구조를 채택해도 좋다.
본 발명의 제 12실시예는 패키지 필름의 양측에 형성된 2개의 외부접속 필름부를 굴곡한 구조의 반도체 장치에, LSI 칩의 측면 및 이면을 보호하기 위한 보호 프레임을 설치한 것을 특징으로 한다. 도 12a 및 도 12b는 본 발명의 제 12실시예의 반도체 장치를 나타낸 단면 구조도이다. 부수적으로, 도 12a 및 도 12b에 있어서, 도 1 내지 도 11에 나타낸 것과 같은 부분에는 같은 부호를 부착한다.
도 12에 나타낸 반도체 장치는, 상기 제 9실시예의 반도체 장치에, 도 12a에 나타낸 박스형의 보호 프레임(41) 또는 도 12b에 나타낸 저부가 없는 보호 프레임42를 부착한 것이다. 이들 보호 프레임(41 및 42)은, 상기 제 4실시예에 사용된 것과 동일하며, 패키지 필름(91)의 디바이스 실장 필름부(91b)에 접착제(10c)에 의해 고정된다.
이와 같이, 제 12실시예에 의하면, 2개의 외부접속 필름부를 굴곡한 구조의 반도체 장치에 보호 프레임(41 또는 42)을 부착하는 것에 의해, LSI 칩(8)의 측면 및 이면을 보호할 수 있기 때문에, 그것의 취급시에 LSI 칩(8)의 측면 및 이면의 파손의 발생을 방지할 수 있고, 실장시의 수율향상을 기대할 수 있다.
부수적으로, 이 제 12실시예는 상술한 제 10실시예 또는 제 11실시예에도 적용가능한 것은 말할 필요도 없다. 게다가, 외부전극패드(5)에 땜납볼(11)을 탑재하지 않는 구조를 채택할 수 있다.
본 발명의 제 13실시예는 패키지 필름의 양면에 형성되고, LSI 칩이 패키지 필름 상에 실장될 때 각각 굴곡되는 외부접속 필름부의 평탄성을 향상시키기 위해 판을 설치한 것을 특징으로 한다. 도 13은 본 발명의 제 13실시예에 따른 반도체 장치를 나타낸 단면 구조도이다. 부수적으로, 도 13에서, 도 1-12에 나타낸 것과 동일한 부분에 대해서는 동일한 참조부호를 붙인다.
도 13에 나타낸 반도체 장치는, 상술한 제 9실시예의 반도체 장치에 있어서, 패키지 필름(91)의 디바이스 실장 필름부(91b)와 외부접속 필름부(91c, 91e) 사이에, 상기 제 5실시예에 사용된 절연재료 또는 금속 등의 도전성재료로 이루어진 평판(51)을 설치하도록 배치된다. 이 평판(51)은 접착제(10a, 10b, 10c)를 사용하여 디바이스 실장 필름부(91b)의 밀봉수지(9)표면과 외부접속 필름부(9c, 9e) 사이에 고정된다.
이와 같이, 제 13실시예에 따르면, 디바이스 실장 필름부(91b)와 외부접속 필름부(91c, 91e) 사이에 평판(51)을 설치하기 때문에, 외부접속 필름부(91c, 91e)의 평탄성, 즉, 땜납볼(11)의 평탄성이 향상될 수 있어, 마더보드 상의 반도체 장치의 실장성을 향상시킬 수 있다. 게다가, 금속판 등이 평판으로서 사용되는 경우에, 반도체 장치의 열방사성을 향상시킬 수 있다.
부수적으로, 이 제 13실시예는 상술한 제 11 또는 제 12실시예에도 적용가능한 것을 말할 필요도 없다. 게다가, 땜납볼(11)을 외부전극패드(5)에 탑재하지 않은 구조를 채택할 수 있다. 또한, 평판을 사용하는 대신에 상술한 제 6실시예에 사용된 것과 같은 U글자형이 사용된다.
또한, 도전성의 평판 또는 U글자판을 사용하여, 상술한 제 7실시예와 같은 방법으로, 패키지 필름(91)에 기준전원 인너 리이드를 형성함과 동시에, 외부접속 필름부(91c 및 91e)에 각각 스루홀을 설치하고, 이 스루홀을 통해서 기준전원 인너 리이드와 도전성의 평판 또는 U글자판을 전기적으로 접속함으로써, 외부접속 필름부를 양면도전 2층구조로서 형성해도 된다. 이에 따라, 크로스토크 노이즈를 감소시킬 수 있기 때문에, LSI 칩의 동작속도를 보다 고속화할 수 있다.
본 발명의 제 14 실시예는, 패키지 필름의 양측에 형성된 외부접속 필름부를, 각각 LSI 칩의 이면쪽으로 굴곡하여 그 위에 고정한 것을 특징으로 한다. 도 14는 본 발명의 제 14실시예의 반도체 장치를 나타낸 단면 구조도이다. 부수적으로, 도 14에 있어서, 도 1 내지 도 13에 나타낸 것과 같은 부분에는 같은 부호를 부착한다.
먼저, 도 14에 나타낸 바와 같이, 상기 제 9실시예에 있어서의 패키지 필름(91)(도 9a참조)을 사용하여, 패키지 필름(91)의 디바이스 실장 필름부(91b)의 베이스 수지면(91B)(제 2면)을 LSI 칩(8)의 표면에 대면시킨 상태로, 디바이스 실장 필름부(91b)에 LSI 칩(8)을 실장한다. 즉, 패키지 필름(91)의 디바이스 실장 필름부(91b)에서, 범프(7)가 형성된 LSI 칩(8)의 칩전극패드(8a)에, 열압착법에 의해 인너 리이드(3)를 일괄 본딩한다. 그 후, 디바이스 실장 필름부(91b)와 LSI 칩(8)의 표면에 의해 형성된 공간 내부에 밀봉수지(9)를 흘려서, 디바이스 실장 필름부(1b)에 대하여 LSI 칩(8)을 고정 실장한다.
다음에, 외부접속 필름부(91c 및 91e)를, LSI 칩(8)의 이면(8b)측에 중합하도록 굴곡부(91d 및 91f)에서 각각 180°굴곡하여, 접착제(10a, 10b)에 의해서 칩이면(8b)에 고정한다. 마지막으로, 외부전극패드(5)에 땜납볼(11)을 탑재한다.
이와 같이, 제 14실시예에 의하면, 외부접속 필름부(91c, 91e)를 LSI 칩(8)의 이면(8b)쪽으로 굴곡하고 그 위에 고정하기 때문에, 보호 프레임 등을 사용하지 않고서, LSI 칩(8)의 이면(8b) 및 측면을 보호할 수 있다. 또한, 평판을 사용하지 않고서 외부접속 필름부(91c, 91e)의 평탄화를 꾀할 수 있다.
부수적으로, 상기 제 2실시예와 같이, 패키지 필름의 베이스 수지면측에 외부전극패드를 형성해도 된다. 이 경우에, 외부접속 필름부의 인너 리이드 형성면이 LSI 칩(8)의 이면에 접착된다. 또한, 상기 제 3실시예 및 제 11실시예와 같이, 범프를 사용하지 않고서 인너 리이드를 칩전극패드(8a)에 직접 본딩해도 된다. 또한, 외부전극패드(5)에 땜납볼(11)을 탑재하지 않은 구조를 채택해도 된다.
본 발명의 제 15실시예제는, 디바이스 실장 필름부의 4개의 측면에 외부접속 필름부를 갖는 패키지 필름을 사용하고, 이것들의 외부접속 필름부를 각각 굴곡하는 것을 특징으로 한다. 도 15a 및 도 15b는 본 발명의 제 15실시예의 반도체 장치의 구조 및 제조공정을 도시한 도면이다. 도 15a는, 이 반도체 장치에 사용된 패키지 필름(151)을 인너 리이드 형성면(151A)에서 본 정면도이다. 도 15b는 도 15a의 A-A' 선의 제 15실시예의 반도체 장치의 단면 구조도이다. 부수적으로, 도 15a 및 도 15b에 있어서, 도 1 내지 도 14에 나타낸 것과 같은 부분에는 같은 부호를 부착한다.
우선, 상기 제 1실시예와 동일한 순서에 의해, 도 15a에 나타낸 패키지 필름(151)을 작성한다. 즉, 디바이스홀(12)이 형성되고, 이 디바이스홀(12)을 둘러싸도록 굴곡홀(13c)이 프레임 형상으로 형성된 베이스 수지(2)에, 인너 리이드(3)를 패터닝하여 형성한다. 그 후, 그 위에 절연수지(4)를 패터닝하여 형성함으로써, 외부전극패드(5)를 형성한다. 한편, 더미 인너 리이드는 필요하다. 또한, 굴곡부(151d, 151f, 151j, 151k)(사각의 프레임 형상으로 형성된 굴곡홀(13c)의 4변에 각각 대응하는 부분)에 있어서의 인너 리이드(3)의 강도열화를 방지하기 위해서 탄성수지(6)를 코팅하는 것이 바람직하다. 상술한 방법으로, 패키지 필름(151)이 제조된다.
다음에, 도 15b에 도시한 바와 같이, 패키지 필름(151)의 디바이스 실장 필름부(151b)의 인너 리이드 형성면(151A)(제 1면)을 LSI 칩(8)의 표면에 대면시킨 상태로, 디바이스 실장 필름부(151b)에 LSI 칩(8)을 실장한다. 즉, 패키지 필름(151)의 디바이스 실장 필름부(151b)에서, 범프(7)가 형성된 LSI 칩(8)의 칩전극패드(8a)에, 열압착법에 의해 인너 리이드(3)를 일괄 본딩한다. 그 후, 디바이스 실장 필름부(151b)와 LSI 칩(8)의 표면에 의해 형성된 공간 내부에 밀봉수지(9)를 흘려서, 디바이스 실장 필름부(151b)에 대하여 LSI 칩(8)을 고정 실장한다. 다음에, 외부접속 필름부(151c, 151e, 151h, 151i)를, 굴곡부(151d, 151f, 151j, 151k)에서, 각각디바이스 실장 필름부(151b)의 베이스 수지면(151B)(제 2면)측에 중합하도록 180°굴곡하여, 접착제(10a, 10b)에 의해서 밀봉수지(9)표면에 고정한다. 마지막으로, 외부전극패드(5)에 땜납볼(11)을 탑재한다.
이와 같이, 제 15실시예에 의하면, 디바이스 실장 필름부(151b)의 사방에 각각 외부접속 필름부를 설치하기 때문에, 각 칩전극패드로부터 외부전극패드까지의 배선(인너 리이드)길이를 상기 제 9실시예보다도 짧게 할 수 있어, 보다 효율적인 배선의 루팅이 가능해진다. 따라서, LSI 칩의 동작을 더 고속화할 수 있다.
한편, 상기 제 10실시예와 같이, 4개의 외부접속 필름부를 굴곡하고, 그 굴곡된 부분의 갭 내부에 밀봉수지(9)를 흘리도록 배치해야 한다. 또한, 상기 제 3실시예 및 제 11실시예와 같이, 범프를 사용하지 않고서 인너 리이드를 칩전극패드(8a)에 직접 본딩해도 된다. 또한, 외부전극패드(5)에 땜납볼(11)을 탑재하지 않은 구조를 채택할 수도 있다.
본 발명의 제 16실시예는, 4개의 외부접속 필름부를 굴곡한 구조의 반도체 장치에, LSI 칩의 측면 및 이면을 보호하기 위한 보호 프레임 또는 굴곡된 외부접속 필름부의 평탄성을 향상시키기 위한 평판을 설치한 것을 특징으로 한다. 도 16a 및 도 16b는 본 발명의 제 16실시예의 반도체 장치를 나타낸 단면 구조도이다. 부수적으로, 도 16a 및 16b에 있어서, 도 1 내지 도 15에 나타낸 것과 같은 부분에는 같은 부호를 부착한다.
제 16실시예에 따른 반도체 장치는 상술한 상기 제 15실시예의 반도체 장치에, 도 16a에 나타낸 박스형의 보호 프레임(41), 또는 도 16b에 나타낸 저부가 없는 보호 프레임(42)을 부착한 것이다. 이들 보호 프레임(41 또는 42)은 상술한 제 4실시예에 사용된 것과 같은 것이고, 접착제(10c)에 의해 패키지 필름(151)의 디바이스 실장 필름부(151b)에 고정된다.
이와 같이, 제 16실시예에 따르면, 4개의 외부접속 필름부가 굴곡된 구조를 갖는 반도체 장치에 보호 프레임(41 또는 42)이 설치되기 때문에, LSI 칩(8)의 측면 및 이면을 보호할 수 있어, 그것의 취급시 LSI 칩(8)의 측면 및 이면의 파손의 발생을 방지할 수 있고, 탑재시의 수율의 향상을 기대할 수 있다.
보호 필름(41 또는 42)을 사용하는 대신에, 상술한 제 5실시예에 사용된 것과 같은 평판을 4개의 외부접속 필름부와 밀봉수지(9)의 표면 사이에 설치한 배열 또는 양쪽 보호 필름(41 또는 42) 및 상술한 평판이 설치된 배열을 채택할 수 있다는 것에 주의해야 한다. 또한, 도전성 평판을 사용하여, 상기 제 7실시예와 같이, 패키지 필름(151)에 기준전원 인너 리이드를 형성함과 동시에, 4개의 외부접속 필름부에 각각 스루홀을 설치하고, 이 스루홀을 통해 기준전원 인너 리이드와 도전성 평판을 전기적으로 접속하는 것에 의해, 외부접속 필름부를 양면도전성의 2층구조로서 형성해도 된다. 또한, 외부전극패드(5)에 땜납볼(11)을 탑재하지 않은 구조를 채택해도 된다.
본 발명의 제 17실시예는, 패키지 필름의 사방에 형성된 외부접속 필름부를, 각각 LSI 칩의 이면쪽으로 굴곡하여 그 위에 고정하는 것을 특징으로 한다. 도 17은 본 발명의 제 17실시예의 반도체 장치의 구조를 나타낸 도면이다. 부수적으로, 도 17에 있어서, 도 1 내지 도 16에 나타낸 것과 같은 부분에는 같은 부호를 부착한다.
우선 도 17에 나타낸 바와 같이, 상기 제 15실시예에 있어서의 패키지 필름(115b)(도 15a참조)을 사용하여, 패키지 필름(151)의 디바이스 실장 필름부(151b)의 베이스 수지면(151B)(제 2면)측을 LSI 칩(8)의 표면에 대면시킨 상태로, 상기 제 14실시예와 같은 순서로, 디바이스 실장 필름부(151b)에 LSI 칩(8)을 고정 실장한다. 다음에, 외부접속 필름부(151c, 151e)를 포함하는 4개의 외부접속필름은, 굴곡부(151d 및 151f)를 포함하는 4개의 굴곡부에서, 각각 LSI 칩(8)의 이면(8b)측에 중합되도록 180°굴곡되고, 접착제(10a, 10b)에 의해서 칩이면(8b)에 고정된다. 마지막으로, 외부전극패드(5)에 땜납볼(11)을 탑재한다.
이와 같이, 제 17실시예에 의하면, 4개의 외부접속 필름부를 LSI 칩(8)의 이면(8b)쪽으로 굴곡하여 그 위에 고정하기 때문에, 보호 프레임 등을 사용하지 않고서, LSI 칩(8)의 이면(8b) 및 측면을 보호할 수 있다. 또한, 평판을 사용하지 않고서 외부접속 필름부의 평탄화를 꾀할 수 있다.
부수적으로, 상기 제 2실시예와 같이, 패키지 필름의 베이스 수지면측에 외부전극패드를 형성해도 좋다. 이 경우에, 외부접속 필름부의 인너 리이드 형성면이 LSI 칩(8)의 이면에 본딩된다. 또한, 상기 제 3실시예와 같이, 범프를 사용하지 않고서 인너 리이드를 칩전극패드(8a)에 직접 본딩해도 된다.. 또한, 외부전극패드(5)에 땜납볼(11)을 탑재하지 않은 구조를 채택해도 된다.
본 발명의 제 18실시예는, 칩전극패드가 칩표면의 중심선 부근에 형성된 LSI 칩을 사용하는 것을 특징으로 한다. 도 18a-18c는 본 발명의 제 18실시예의 반도체 장치의 구조 및 제조공정을 도시한 도면이다. 도 18a는 이 반도체 장치에 사용된 패키지 필름(181)의 외부접속면(181A)의 평면도이다. 도 18b는 도 18a의 A-A' 선의 단면 구조도이다. 도 18c는 이 반도체 장치의 단면 구조도이다. 부수적으로, 도 18a-18c에 있어서, 도 1 내지 도 17에 나타낸 것과 같은 부분에는 같은 부호를 부착한다.
도 18a 및 18b에 나타낸 바와 같이, 칩전극패드(182a)가 칩중심선 F에 따른 영역에 형성된 LSI 칩(182)에 대하여, 상기 제 2실시예와 같은 순서로, 칩전극패드가 형성된 LSI(182)의 영역에 대응하여, 중심선 F에 따른 영역에 디바이스홀(183)을 갖는 패키지 필름(181)을 제조한다. 이 때, 굴곡홀은 형성되지 않고, 또한 패키지 필름(181)의 크기는, 대략 LSI 칩과 같은 크기로 설정된다.
다음에, 도 18c에 도시한 바와 같이, 상기 제 2실시예와 같은 순서로, LSI 칩(182)의 칩전극패드(182a)에 인너 리이드(3)를 본딩하고, 패키지 필름(181)에 LSI 칩(182)을 실장하며(그러나, 패키지 필름을 굴곡하는 공정은 없다), 외부전극패드(22)에 땜납볼(11)을 탑재한다.
이와 같이, 제 18실시예에 의하면, 칩전극패드(182a)가 칩중심선을 따라 형성된 LSI 칩(182)을, 칩전극패드 형성영역에 대응한 위치에서 디바이스홀(183)을 갖으며 LSI 칩(182)과 대략 같은 크기의 패키지 필름(181)에 실장하기 때문에, 특수한 탄성 접착제 및 열팽창율이 LSI 칩과 다른 기판을 사용하지 않고서, 반도체 장치의 신뢰성을 향상시킬 수 있다. 또한, 가공 공정수(패키지 필름의 굴곡공정수) 및 재료비를 삭감할 수 있어, 반도체 장치의 저가격화를 꾀할 수 있다. 또한, 상기 제 1실시예와 비교하여 반도체 장치의 소형화 및 경량화를 실현할 수 있다.
한편, 상기 제 3실시예와 같이, 인너 리이드를 칩전극패드에 직접 본딩해도 된다. 또한, 외부전극패드(22)에 땜납볼(11)을 탑재하지 않은 구조를 채택해도 좋다.
본 발명의 제 19실시예는, 칩전극패드가 칩표면의 중앙부에 형성된 LSI 칩을 사용하는 것을 특징으로 한다. 도 19a 및 도 19b는 본 발명의 제 19실시예의 반도체 장치의 구조 및 제조공정을 도시한 도면이다. 도 19a는 이 반도체 장치에 사용된 패키지 필름(191)의 외부접속면(191A)의 평면도이다. 도 19b는 제 19실시예에 따른 반도체 장치 중에서, 도 19a의 A-A' 선의 단면 구조도이다. 부수적으로, 도 19a 및 도 19b에 있어서, 도 1 내지 도 18에 나타낸 것과 같은 부분에는 같은 부호를 부착한다.
우선, 도 19a에 도시한 바와 같이, 칩전극패드(192a)가 칩중심 부근에 형성된 LSI 칩(192)에 대하여, 상기 제 1실시예와 같은 순서로, 칩전극패드가 형성된 LSI 칩(192)의 영역에 대응하여, 그것의 중앙부에 디바이스홀(193)을 갖는 패키지 필름(191)을 형성한다. 패키지 필름(191)의 크기는 LSI 칩(192)과 대략 동일하게 설정된다. 또한, 디바이스홀(193)의 위치 및 형상은, LSI 칩(192)의 칩전극패드형성영역에 대응하도록 설정된다. 패키지 필름(191)에 있어서는, 인너 리이드형성면측에 외부전극패드(5)가 형성되고, 인너 리이드 형성면이 외부접속면(191A)으로서 사용된다. 또한, 패키지 필름(191)의 수지면은, LSI 칩(191)이 실장된 측인 디바이스 실장면(191B)으로서 사용된다.
다음에, 도 19b에 도시한 바와 같이, 상기 제 1실시예와 같은 순서로, LSI 칩(192)의 칩전극패드(192a)에 인너 리이드(3)를 일괄본딩하고, 패키지 필름(191)의 디바이스 실장면(191B)측에 LSI 칩(192)을 실장하며(그러나, 패키지 필름을 굴곡하는 공정은 없다), 외부전극패드(5)에 땜납볼(11)을 탑재한다.
이와 같이, 제 19실시예에 의하면, 칩전극패드(192a)가 칩중앙부에 형성된 LSI 칩(192)을, 칩전극패드 형성영역에 대응한 위치에서 디바이스홀(193)을 갖으며 LSI 칩(192)과 대략 같은 크기를 갖는 패키지 필름(191)에 실장하기 때문에, 특수한 탄성접착제 및 열팽창율이 LSI 칩과 다른 기판을 사용하지 않고, 반도체 장치의 신뢰성을 향상시킬 수 있다. 또한, 가공 공정수(패키지 필름의 굴곡 공정수) 및 재료비를 삭감할 수 있기 때문에, 반도체 장치의 저가격화를 꾀할 수 있다. 또한, 상기 제 1실시예와 비교하여 반도체 장치의 소형화, 경량화가 가능하다.
상술한 제 3실시예와 같이, 인너 리이드를 칩전극패드에 직접 본딩해도 된다. 또한, 외부전극패드(5)에 땜납볼(11)을 탑재하지 않은 구조를 채택해도 된다.
본 발명의 제 20실시예는, 상기 제 18실시예 또는 제 19실시예에 있어서, 디바이스 실장표면에 절연수지돌기를 갖는 패키지 필름을 사용하는 것을 특징으로 한다. 도 20은 본 발명의 제 20실시예의 반도체 장치를 나타낸 단면 구조도이다. 부수적으로, 도 20에 있어서, 도 1 내지 도 19에 나타낸 것과 같은 부분에는 같은 부호를 부착한다.
도 20에 나타낸 반도체 장치는, 상기 제 18실시예의 반도체 장치에 있어서, 패키지 필름(181)이 아니고, 디바이스 실장면에 절연수지돌기를 갖는 패키지 필름(201)을 사용하도록 배치된다. 패키지 필름(201)의 디바이스 실장면(201B)측에는, 절연수지돌기(202)가 설치된다. 이들 절연수지돌기(202)는, 인너 리이드(3)가 패터닝된 베이스 수지(2)에 절연수지를 코팅하고, 이 절연수지에 포트리소에칭을 함으로써, 용이하게 형성될 수 있다.
다음에, 상기 제 18실시예와 같은 순서로, LSI 칩(182)의 칩전극패드(182a)에 인너 리이드(3)를 본딩하고, 밀봉수지(9)를 LSI 칩(182)의 표면과 패키지 필름(201) 사이의 공간 내부에 흘려서, LSI 칩(182)을 고정 실장한다. 이 때, 절연수지돌기(202)의 정상부(202a)가 LSI 칩(182)의 표면에 접촉하도록 패키지 필름(201)과 LSI 칩(182)을 배치하여, 밀봉수지(9)를 내부에 흘린다. 또한, 절연수지 돌기(202)는, 밀봉수지(9)를 내부에 흘리는 기능과, 패키지 필름(201)의 평탄도를 향상시키는 기능을 갖는다.
이와 같이, 제 20실시예에 의하면, 패키지 필름(201)의 디바이스 실장면(201B)에 절연수지돌기(202)를 설치하는 것에 의해, 밀봉수지(9)의 흐름을 쉽게 할 수 있고, 또한 패키지 필름(201)의 평탄도를 향상할 수 있기 때문에, 패키지의 품질을 향상시킬 수 있다.
부수적으로, 제 20실시예는, 상기 제 19실시예에도 적용 가능한 것은 말할 필요도 없다. 또한, 외부전극패드(5)에 땜납볼(11)을 탑재하지 않은 구조를 채택해도 된다.
본 발명의 제 21실시예는, 중심부 또는 중심선에 따른 영역에 디바이스홀을 설치한 패키지 필름을 사용한 반도체 장치에, LSI 칩의 측면 및 이면을 보호하기 위한 보호 프레임을 설치한 것을 특징으로 한다. 도 21a 및 도 21b는 본 발명의 제 21실시예의 반도체 장치를 나타낸 단면 구조도이다. 부수적으로, 도 21a 및 도 21b에 있어서, 도 1 내지 도 20에 나타낸 것과 같은 부분에는 같은 부호를 부착한다.
제 21실시예에 따른 반도체 장치는, 상기 제 19실시예의 반도체 장치에, 도 21a에 나타낸 박스형의 보호 프레임(211), 또는 도 21b에 나타낸 저부가 없는 보호 프레임(212)을 설치하도록 배치된다. 이것들의 보호 프레임(211 및 212)은, 패키지 필름(191)의 디바이스 실장면(191B)에 접착제(10)를 사용하여 고정된다.
이와 같이, 제 21실시예에 의하면, 보호 프레임(211 또는 212)을 부착하는 것에 의해, LSI 칩(192)의 측면 및 이면을 보호할 수 있기 때문에, 그것의 취급시에 LSI 칩(192)의 측면 및 이면의 파손을 방지할 수 있고, 실장시의 수율 향상을 기대할 수 있다.
부수적으로, 제 21실시예는, 상술한 제 18실시예 또는 제 20실시예에도 적용가능한 것은 말할 필요도 없다. 또한, 외부전극패드(5)에 땜납볼(11)을 탑재하지 않은 구조를 채택해도 된다.
도 22는 본 발명의 제 22실시예의 반도체 장치를 나타낸 단면 구조도이다. 부수적으로, 도 22에 있어서, 도 1 내지 도 21에 나타낸 것과 같은 부분에는 같은 부호를 부착한다.
도 22에 나타낸 반도체 장치는, 패키지 필름(221)과, 상술한 제 19실시예에 사용된 LSI 칩(192)으로 이루어진다. 패키지 필름(221)은, 디바이스 실장 필름부(221b)의 사방에, 상기 제 15실시예의 패키지 필름(151)(도 15a참조)과 같이, 굴곡부(221d, 221j)를 포함하는 4개의 굴곡부를 통해서, 외부접속 필름부(221c, 221h)를 포함하는 4개의 외부접속 필름부가 설치되도록 배열된다.
우선, 패키지 필름(221)을 제조한다. 즉, LSI 칩(192)의 칩전극패드형성영역에 대응하여, 그것의 중심부에 디바이스홀(193)이 형성되고, 이 디바이스홀(193)을 둘러싸도록 굴곡홀이 프레임 형상으로 형성된 베이스 수지(2)에, 상기 제 1실시예와 같은 순서로, 인너 리이드(3)를 패터닝하여 형성한다. 그 후에, 절연수지(4)를 그 위에 패터닝하여 형성하는 것에 의해 외부전극패드(5)를 형성한다. 디바이스 실장 필름부(221b)의 인너 리이드 형성면(제 1면)측에도 외부전극패드(5)가 형성된다. 디바이스 실장 필름부(221b)는, 상기 제 19실시예의 패키지 필름(191)(도 19a참조)과 같은 구조를 갖고, 패키지 필름(221)은, 상기 제 19실시예의 패키지 필름(191)에 4개의 외부접속 필름부를 설치한 구조를 갖는다(단지, 디바이스 실장 필름부(221b)에서의 디바이스홀(193)은, 패키지 필름(191)에 있어서의 디바이스홀(193)을 45°회전시킨 것으로 도시하고 있다). 부수적으로, 4개의 굴곡부에서의 인너 리이드(3)의 강도열화를 방지하기 위해서 탄성수지(6)를 코팅하는 것이 바람직하다. 상술한 방법으로, 패키지 필름(221)이 제조된다.
다음에, 디바이스 실장 필름부(221b)의 베이스 수지면(제 2면)을 LSI 칩(192)의 표면에 대면시킨 상태로, 상기 제 19실시예와 같은 방법으로, 디바이스 실장 필름부(221b)에 LSI 칩(192)을 실장한다. 즉, 범프(7)가 형성된 LSI 칩(192)의 칩전극패드(192a)에, 열압착법에 의해 인너 리이드(3)를 일괄 본딩한다. 그 후, 디바이스 실장 필름부(221b)와 LSI 칩(192)의 표면에 의해 형성된 공간 내부에 밀봉수지(9)를 흘려서, 디바이스 실장 필름부(221b)에 LSI 칩(192)을 고정 실장한다.
다음에, 4개의 외부접속 필름부(외부접속 필름부(221c, 221h)등)를, 4개의 굴곡부(굴곡부(221d, 221j)등)에서, 각각 LSl 칩(192)의 이면(192b)측에 중합하도록 180°굴곡하고, 접착제(10a, 10b) 등에 의해 칩이면(192b)에 고정한다. 마지막으로, 4개의 외부접속 필름부의 외부전극패드(5)에 각각 땜납볼(11)을 탑재한다. 여기서, 디바이스 실장 필름부(221b)의 외부전극패드(5)에는 땜납볼(11)을 탑재하지 않는다.
도 22에 나타낸 반도체 장치에 대해서는, 복수의 반도체 장치를 적층할 수 있다. 반도체 장치의 적층개수를 N(N은 2이상의 정수)으로 한다. 제 1반도체 장치의 외부접속 필름부와, 제 2반도체 장치의 디바이스 실장 필름부(221b)를 각각 대면시키고, 각각의 외부전극패드(5)가 서로 중합되도록, 2개의 반도체 장치를 적층한다. 그 후, 제 1반도체 장치의 외부전극패드(5)에 탑재되어 있는 땜납볼(11)을 용해시켜서, 중합된 외부전극을 전기적으로 접속한다. 그 결과, 제 2반도체 장치는, 제 1반도체 장치 상에 적층 고정된다. 비슷하게, 제 3∼제 N 반도체 장치를 적층한다. 땜납볼(11)의 용해는, N개의 반도체 장치를 중합한 후에 일괄해서 행해도 된다. 그러나, 상술한 바와 같이, 제 1반도체 장치의 외부접속 필름부와, 제 2반도체 장치의 디바이스 실장 필름부(221b)를 서로 대면시킨 경우에는, 디바이스 실장 필름부(221b)의 외부전극패드(5)가 형성된 위치에 대응하도록, 외부접속 필름부의 외부전극패드(5)를 형성할 필요가 있다. 부수적으로, 디바이스 실장 필름부(221b) 또는 각 반도체 장치의 외부접속필름을 서로 대면시킨 상태로 반도체 장치를 적층해도 된다. 물론, 상기와 같은 순서로, 도 22에 나타낸 복수의 반도체 장치를, 마더보드 상에 적층 실장할 수 있다.
이와 같이, 제 22실시예에 의하면, 디바이스 실장 필름부(221b)에도 외부전극패드(5)를 설치하고, 외부접속 필름부를 LSI 칩의 이면에 고정하기 때문에, 배선길이의 단축, LSI 칩이면의 보호, 및 외부접속 필름부의 평탄화를 꾀할 수 있음과 동시에, 마더보드 상에 적층 실장(입체실장)할 수 있다. 따라서, 마더보드에 있어서의 실장공간의 공간 절약화를 꾀할 수 있다. 또한, 반도체 장치의 저가격화를 꾀할 수 있고, 신뢰도를 향상시킬 수 있다.
한편, 상기 제 9실시예와 같이, 외부접속 필름부를 디바이스 실장 필름부(221b)의 양측에 2개 설치해도 된다. 또한, 디바이스 실장 필름부에만 땜납볼(11)을 탑재해도 된다. 또한, 외부접속 필름부와 디바이스 실장 필름부에, 함께 땜납볼(11)을 탑재하거나, 또는 함께 땜납볼(11)을 탑재하지 않아도 된다. 또한, 상기 제 3실시예와 같이 인너 리이드를 칩전극패드에 직접 본딩해도 된다. 부수적으로, 디바이스 실장 필름부(221b)의 제 2면에, 상기 제 20실시예와 같이 절연수지돌기를 설치해도 좋다.
도 23은 본 발명의 제 23 실시예의 반도체 장치를 나타낸 단면 구조도이다. 부수적으로, 도 23에 있어서, 도 1 내지 도 21에 나타낸 것과 같은 부분에는 같은 참조부호를 부착한다.
도 23에 나타낸 반도체 장치는, 패키지 필름(231)과, 칩표면의 주변부에 칩전극패드(232a)가 형성된 LSI 칩(232)으로 이루어진다. 패키지 필름(231)은, 디바이스 실장 필름부(231b)와, 외부접속 필름부(231c)와, 이것들의 사이에 위치된 굴곡부(231d)에 의해 구성된다.
우선, 패키지 필름(221)을 제조한다. 즉, LSI 칩(232)의 칩전극패드형성영역에 대응하여, 그것의 주변부에 디바이스홀(233)이 형성되고, 또한 굴곡홀이 형성된 베이스 수지(2)에, 상기 제 1실시예와 같은 순서로, 인너 리이드(3)를 패터닝하여 형성한다. 그 후, 이 위에 절연수지(4)를 패터닝하여 형성함으로써, 외부전극패드(5)를 형성한다. 디바이스 실장 필름부(231b)의 인너 리이드 형성면측에도 외부전극패드(5)가 형성되어 있다. 한편, 디바이스홀(233)은, 홀이 아니고, 주변부에 설치된 노치부(notched portion)이다. 그러나, 그것의 기능은 상기 제 18실시예의 디바이스홀(183)등과 동일하기 때문에, 홀이라고 칭한다. 부수적으로, 굴곡부에서의 인너 리이드(3)의 강도열화를 방지하기 위해서 탄성수지(6)를 코팅하는 것이 바람직하다. 상술한 바와 같이, 패키지 필름(231)이 제조된다.
다음에, 디바이스 실장 필름부(231b)의 베이스 수지면을 LSI 칩(232)의 표면에 대면시킨 상태로, 상기 제 19실시예와 같이, 디바이스 실장 필름부(231b)에 LSI 칩(232)을 실장한다. 즉, 범프(7)가 형성된 LSI 칩(232)의 칩전극패드(232a)에, 열압착법에 의해 인너 리이드(3)를 일괄 본딩한다. 그 후, 디바이스 실장 필름부(231b)와 LSI 칩(232)의 표면에 의해 형성된 공간 내부에 밀봉수지(9)를 흘려서, 디바이스 실장 필름부(231b)에 LSI 칩(232)을 고정 실장한다.
다음에, 외부접속 필름부(231c)를 굴곡부(231d)에서 LSI 칩(232)의 이면(232b)측에 중합하도록 180°굴곡하고, 접착제(10)에 의해서 칩이면(232b)에 고정한다. 마지막으로, 외부접속 필름부(231c)의 외부전극패드(5)에 땜납볼(11)을 탑재한다. 여기서, 디바이스 실장 필름부(231b)의 외부전극패드(5)에는 땜납볼(11)을 탑재하지 않는다.
도 23에 나타낸 반도체 장치에 대해서도, 상기 제 22실시예와 같은 방법으로, 복수의 반도체 장치를 적층할 수 있다. 따라서, 도 22에 나타낸 복수의 반도체 장치를, 마더보드에 적층 실장할 수 있다.
이와 같이, 제 23실시예에 의하면, 디바이스 실장 필름부(231b)에도 외부전극패드(5)를 설치하고, 외부접속 필름부(231c)를 LSI 칩의 이면에 고정함으로써, 배선길이의 단축, LSI 칩이면의 보호, 및 외부접속 필름부의 평탄화를 꾀할 수 있음과 동시에, 마더보드에 적층실장(입체실장)할 수 있다. 여기서, 마더보드에 있어서의 실장공간의 공간 절약화를 꾀할 수 있다. 또한, 1개의 외부접속 필름부가 사용되기 때문에, 상기 제 22실시예와 비교하여, 외부전극패드(5)의 위치 정밀도를 향상시킬 수 있다.
한편, 디바이스 실장 필름부(231b)에만 땜납볼(11)을 탑재해도 된다. 또한, 외부접속 필름부(231c)와 디바이스 실장 필름부(231b)에, 함께 땜납볼(11)을 탑재하거나, 또는 땜납볼(11)을 탑재하지 않아도 된다. 또한, 상기 제 3실시예와 같이, 인너 리이드를 칩전극패드에 직접 본딩해도 된다. 게다가, 복수의 외부접속 필름부를 설치해도 된다. 또한, 디바이스 실장 필름부(221b)의 제 2면에, 상기 제 20실시예와 같이 절연수지돌기를 설치해도 된다. 또, 상기 제 18실시예 또는 제 19실시예와 같이, 외부접속 필름부 및 굴곡부가 설치되지 않는 구조를 채택해도 좋다.
반도체 장치를 마더보드 상에 실장하는 것에 대해서는 후술한다. 도 27a 및 도 27b를 참조하면서, 제 1실시예에 따른 반도체 장치의 일례를 인용하여 설명할 것이다.
도 27a는 제 1실시예에 따른 반도체 장치를 실장한 마더보드(300)의 개략 단면도이다. 우선, 종래의 반도체 장치를 실장하기 전에, 마더보드(300)의 전극패드(302)에 땜납볼(11)을 탑재한다. 다음에, 반도체 장치는 마더보드(300) 상에 위치된다. 이 때, 반도체 장치는, 마더보드(300)의 전극패드(302)가 반도체 장치의 외부전극패드(5)에 대응하도록 배치된다. 마지막으로, 땜납볼(11)을 용해시켜서 마더보드(300)와 반도체 장치를 전기적으로 접속한다.
땜납볼(11)을 마더보드(300) 상에 적층하지 때문에, 복수의 패키지를 동시에 실장할 수 있다. 그러므로, 반도체 장치를 마더보드(300) 상에 실장하는 공정수를 삭감할 수 있는 이점이 있다. 게다가, 외부전극패드(302)에 땜납볼(11)을 적층하는 공정은 반도체 장치의 제조공정에 불필요하기 때문에, 제조공정수를 삭감할 수 있고, 또 패키지의 저가격화를 꾀할 수 있는 이점이 있다.
또한, 제 22 실시예 및 제 23 실시예에 있어서, 복수의 반도체 장치를 마더보드(300) 상에 적층 실장하는 경우에, 이하의 절차를 얻을 수 있다. 도 28을 참조하면서, 일례로서 제 23실시예의 반도체 장치를 이용하여 설명한다.
도 28은 중합된 것으로 2개의 반도체 장치를 마더보드(300) 상에 배치되어 전기적으로 접속된 상태를 나타낸다. 그러한 복수의 반도체 장치를 적층하기 위해서, 먼저, 제 1반도체 장치의 외부접속 필름부 또는 디바이스 실장 필름부 상에 형성된 외부전극패드는 마더보드(300)의 전극패드(302) 상에 중합되고, 제 2반도체 장치의 외부접속 필름부 또는 디바이스 실장 필름부 상에 형성된 외부전극패드는 제 1반도체 장치의 또 다른 필름부에 형성된 외부전극패드 상에 중합되어, 중합된 전극들을 전기적으로 접속한다. 땜납볼(11)이 미리 마더보드(300) 및 중합된 전극들 사이의 반도체 장치에 적층됨으로써 전기적으로 접속된 후에, 땜납볼(11)이 용해된다는 것에 주의해야 한다.
상술한 방법에 따르면, 복수의 반도체 장치를 적층 실장하기 때문에, 마더보드 상의 실장공간이 절약될 수 있다는 이점을 얻을 수 있다.
상술한 바와 같이, 본 발명의 반도체 장치 및 제조방법에 의하면, 인너 리이드를 반도체 칩의 전극패드에 본딩하여 반도체 칩을 디바이스 실장 필름부에 실장하고, 외부접속필름을 굴곡부에서 180°굴곡하여 고정하는 것에 의해, 특수한 탄성접착제 및 반도체 칩과 열팽창율이 다른 기판을 사용하지 않기 때문에, 반도체 장치의 신뢰성을 향상시킬 수 있고, 또한 전용의 금형을 필요로 하지 않기 때문에, 제조비용을 감소할 수 있다. 따라서 반도체 장치의 저가격화를 꾀할 수 있다고 하는 효과가 있다.
본 발명의 반도체 장치에 의하면, 디바이스 실장 필름부와 외부접속 필름부 사이에 평판을 부착하는 것에 의해, 외부접속 필름부의 평탄성을 향상시킬 수 있기 때문에, 마더보드 상의 실장성을 향상시킬 수 있다고 하는 효과가 있다. 또한, 평판으로서 금속판 등을 사용한 경우에는, 패키지의 열방산성을 향상시킬 수 있다고 하는 효과가 있다.
또, 본 발명의 반도체 장치에 의하면, 디바이스 실장 필름부와 외부접속 필름부와의 사이에 부착된 도전성 평판과, 기준전원용 인너 리이드를 스루홀을 통해 전기적으로 접속하여, 외부접속 필름부를 2층 양면 도전층 구조로 하는 것에 의해, 외부접속 필름부의 평탄성을 향상시키고, 반도체 칩의 열방산성을 향상시킬 수 있으며, 특히 크로스토크 노이즈를 감소시킬 수 있기 때문에, 반도체 칩의 동작을 고속화할 수 있다고 하는 효과가 있다.
본 발명의 반도체 장치에 의하면, U글자판의 하부판의 내면에 반도체 칩을 장착하고, 상부판의 외면에 외부접속 필름부를 부착하는 것에 의해, 외부접속 필름부의 평탄성을 향상시킬 수 있음과 동시에, 반도체 칩을 보호할 수 있다고 하는 효과가 있다. 또한, U글자판으로서 금속판 등을 사용한 경우에는, 패키지의 열방산성을 향상시킬 수 있다고 하는 효과가 있다.
본 발명의 반도체 장치 및 제조방법에 의하면, 반도체 장치의 저가격화 및 신뢰성의 향상을 꾀할 수 있음과 동시에, 외부접속 필름부를 반도체 칩의 이면에 고정함으로써, 반도체 칩의 이면 및 측면을 보호할 수 있어, 외부접속 필름부의 평탄화를 꾀할 수 있다고 하는 효과가 있다.
본 발명의 반도체 장치 및 제조방법에 의하면, 반도체 칩의 전극패드형성영역에 대응한 위치에서 디바이스홀을 갖는 패키지 필름에 LSI 칩을 실장함에 의해, 특수한 탄성 접착제 및 열팽창율이 반도체 칩과 다른 기판을 사용하지 않기 때문에, 신뢰성을 향상시키는 수 있고, 또한 가공 공정수 및 재료비를 삭감할 수 있기 때문에, 패키지의 저가격화를 꾀할 수 있다고 하는 효과가 있다.
본 발명의 반도체 장치에 의하면, 반도체 칩의 측면 및 저면, 또는 측면을 덮도록 보호 프레임을 부착하는 것에 의해, 반도체 칩의 측면 및 이면을 보호할 수 있다고 하는 효과가 있다.
본 발명의 반도체 장치 및 제조방법에 의하면, 반도체 장치의 저가격화 및 신뢰성의 향상을 꾀할 수 있음과 동시에, 디바이스 실장 필름부에 외부전극패드(5)를 설치하여, 외부접속 필름부를 반도체 칩의 이면에 고정함으로써, 배선길이의 단축, 반도체 칩이면의 보호, 및 외부접속 필름부의 평탄화를 꾀할 수 있다고 하는 효과가 있다. 또한, 마더보드에 있어서의 실장공간의 공간 절약화 등을 목적으로 한 반도체 장치의 적층이 가능해진다고 하는 효과가 있다.
본 발명의 반도체 장치 및 제조방법에 의하면, 절연수지돌기를 설치함으로써 밀봉수지를 쉽게 흘릴 수 있고, 또한 패키지 필름의 평탄도를 향상할 수 있기 때문에, 반도체 장치의 품질을 향상시킬 수 있다고 하는 효과가 있다.
본 발명의 반도체 장치 및 제조방법에 의하면, 외부접속 필름부를 복수 설치함으로써, 칩전극패드로부터 외부전극패드까지의 배선(인너 리이드)길이를 짧게 할 수 있어, 보다 효율적인 배선의 루팅이 가능해지기 때문에, 반도체 칩의 동작을 고속화할 수 있다고 하는 효과가 있다.
본 발명의 반도체 장치에 의하면, 패키지 필름의 굴곡부에서, 인너 리이드를 탄성수지로 코팅함으로써, 굴곡부에서의 인너 리이드의 강도열화 또는 단선을 방지할 수 있다고 하는 효과가 있다.
본 발명의 반도체 장치 및 제조방법에 의하면, 반도체 칩의 전극패드에 범프를 형성하는 공정이 불필요하기 때문에, 제조비용을 삭감할 수 있고, 패키지의 저가격화를 꾀할 수 있다.
본 발명의 반도체 장치의 제조방법에 의하면, 인너 리이드를 반도체 칩의 전극패드에 일괄 본딩함으로써, 가공공정수가 삭감되어, 제조비용을 감소할 수 있기 때문에, 패키지의 저가격화를 꾀할 수 있다.
본 발명의 반도체 장치의 실장방법에 의하면, 마더보드 측에 땜납볼을 공급함으로써, 복수의 패키지를 동시에 실장하는 것이 가능해지기 때문에, 반도체 장치의 마더보드에 대한 실장 공정수를 삭감할 수 있다고 하는 효과가 있다. 또한, 반도체 장치의 제조공정에서는, 외부전극패드에 땜납볼을 탑재하는 공정이 불필요하기 때문에, 가공 공정수를 삭감할 수 있어, 패키지의 저가격화를 꾀할 수 있다고 하는 효과가 있다.
본 발명의 반도체 장치의 실장방법에 의하면, 반도체 장치를 적층 실장함에 의해, 마더보드의 공간 절약화를 꾀할 수 있다고 하는 효과가 있다.

Claims (45)

  1. 반도체 칩이 실장된 디바이스 실장 필름부와,
    상기 디바이스 실장 필름부상에 배치되고 외부전극패드가 그 위에 형성된 외부접속 필름부와,
    상기 디바이스 실장 필름부의 단부와 상기 외부접속 필름부의 단부 사이에 설치된 굴곡부와,
    상기 반도체 칩의 전극패드와 상기 외부전극패드를 상기 굴곡부를 통해서 전기적으로 접속하는 인너 리이드를 포함하는 패키지 필름을 구비한 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 디바이스 실장 필름부와 상기 외부접속 필름부 사이에 설치된 평판을 더 구비한 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 외부접속 필름부는 스루홀을 갖고, 상기 평판은 도전성이며, 상기 반도체 칩의 기준전원용의 전극패드로부터의 기준전원용 인너 리이드는 상기 굴곡부를 통해서 상기 패키지 필름에 형성되고, 상기 스루홀에 전기적으로 도전성재료를 매립하여 상기 기준전원용 인너 리이드와 상기 도전성 평판을 전기적으로 접속한 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서,
    하부판과 상부판으로 이루어진 실질적인 U글자판을 갖고,
    상기 실질적인 U글자판의 상기 하부판의 내면에 상기 디바이스 실장 필름부를 장착하고, 상기 상부판부의 외면에 상기 외부접속 필름부를 부착한 것을 특징으로 하는 반도체 장치.
  5. 상기 디바이스 실장 필름부를 상기 반도체 칩이 이면에 대면시키도록 반도체 칩이 실장된 디바이스 실장 필름부와,
    상기 반도체 칩의 이면에 배열되고 외부전극패드가 그 위에 형성된 외부접속 필름부와,
    상기 디바이스 실장 필름부의 단부와 상기 외부접속 필름부의 단부 사이에 설치된 굴곡부와,
    상기 반도체 칩의 전극패드와 상기 외부전극패드를 상기 굴곡부를 통해서 전기적으로 접속하는 인너 리이드를 포함하는 패키지 필름을 구비한 것을 특징으로 하는 반도체 장치.
  6. 칩의 중앙부 또는 칩의 중심선에 따른 영역에 전극패드가 배치된 반도체 칩을 실장한 패키지 필름을 구비한 반도체 장치에 있어서,
    상기 패키지 필름은,
    상기 반도체 칩의 상기 전극패드가 형성된 영역에 대응하여 그것의 중앙부 또는 그것의 중심선을 따른 영역에 형성된 디바이스홀과,
    디바이스홀이 형성된 영역 이외의 영역에 형성된 외부전극패드와,
    상기 반도체 칩의 상기 전극패드와 상기 외부전극을 접속하는 인너 리이드를 포함한 것을 특징으로 하는 반도체 장치.
  7. 상기 칩의 주변부에 전극패드를 배치한 반도체 칩이 설치된 패키지 필름을 구비한 반도체 장치에 있어서,
    상기 패키지 필름은
    상기 반도체 칩의 상기 전극패드가 형성된 영역에 대응하여 그것의 주변부에 형성된 디바이스홀과,
    상기 디바이스홀이 형성된 영역 이외의 영역에 형성된 외부전극패드와,
    상기 반도체 칩의 상기 전극패드와 상기 외부전극패드를 접속하는 인너 리이드를 포함하고,
    상기 패키지 필름과 상기 반도체 칩의 표면 사이의 공간이 밀봉수지에 의해 고정되는 것을 특징으로 하는 반도체 장치.
  8. 제 1 항, 제 6 항 또는 제 7 항에 있어서,
    보호 프레임은 상기 반도체 칩의 측면 또는 측면 및 이면을 덮도록 설치된 것을 특징으로 하는 반도체 장치.
  9. 소정의 영역에 전극패드를 배치한 상기 반도체 칩이 상기 반도체 칩의 표면과 대면하도록 실장된 디바이스 실장 필름부와,
    상기 반도체 칩의 이면에 배치되고 외부전극패드가 그 위에 형성된 외부접속 필름부와,
    상기 디바이스 실장 필름부의 단부와 상기 외부접속 필름부의 단부 사이에 설치된 굴곡부와,
    인너 리이드를 갖는 패키지 필름을 구비하고,
    상기 디바이스 실장 필름부는, 상기 반도체 칩의 전극패드가 형성된 영역에 대응하여 소정의 영역에 형성된 디바이스홀과, 상기 디바이스홀이 형성된 영역 이외의 영역에 형성된 외부전극패드를 갖고, 상기 인너 리이드는, 상기 반도체 칩의 전극패드와 상기 디바이스 실장 필름부의 외부전극패드를 전기적으로 접속함과 동시에, 상기 굴곡부를 통해서 상기 반도체 칩의 전극패드와 상기 외부접속 필름부를 전기적으로 접속하는 것을 특징으로 하는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 외부접속 필름부는, 상기 디바이스 실장 필름부의 외부전극패드 형성위치에 대응한 위치에, 외부전극패드를 형성한 것을 특징으로 하는 반도체 장치.
  11. 제 10 항에 기재된 복수의 반도체 장치를 적층하고, 제 1반도체 장치의 일부 필름부의 상기 외부전극패드가, 제 2반도체 장치의 일부 필름부의 상기 외부전극패드에 중합되도록 상기 반도체 장치를 적층하여, 상기 중합된 외부전극이 서로 전기적으로 접속되도록 한 것을 특징으로 하는 반도체 장치.
  12. 제 10 항에 있어서,
    상기 외부접속 필름부에 형성된 상기 외부전극패드 및 상기 디바이스 실장 필름부에 형성된 상기 외부전극패드 중 어느 한편에만 땜납볼을 탑재한 것을 특징으로 하는 반도체 장치.
  13. 제 6 항, 제 7 항 또는 제 9 항에 있어서,
    상기 패키지 필름은, 상기 반도체 칩이 실장된 그것의 표면에 절연성의 수지돌기가 형성된 것을 특징으로 하는 반도체 장치.
  14. 제 1 항, 제 5 항 또는 제 9 항에 있어서,
    상기 패키지 필름은, 복수의 굴곡부를 갖고, 상기 복수의 굴곡부에 각각 대응하도록, 상기 복수의 외부접속 필름부를 갖는 것을 특징으로 하는 반도체 장치.
  15. 제 14 항에 있어서,
    상기 패키지 필름은, 상기 반도체 칩의 대향하는 2변에 각각 대응하도록, 2개의 상기 굴곡부 및 2개의 상기 외부접속 필름부를 갖는 것을 특징으로 하는 반도체 장치.
  16. 제 14 항에 있어서,
    상기 패키지 필름은, 상기 반도체 칩의 4변에 각각 대응하도록, 상기 4개의 굴곡부 및 상기 4개의 외부접속 필름부를 갖는 것을 특징으로 하는 반도체 장치.
  17. 제 1 항, 제 5 항, 제 6 항, 제 7 항 또는 제 9 항에 있어서,
    상기 굴곡부는, 상기 인너 리이드를 탄성수지로 코팅한 구조를 갖는 것을 특징으로 하는 반도체 장치.
  18. 제 1 항, 제 5 항, 제 6 항, 제 7 항 또는 제 9 항에 있어서,
    상기 인너 리이드는, 상기 반도체 칩의 상기 전극패드에 직접 본딩되는 것을 특징으로 하는 반도체 장치.
  19. 제 18 항에 있어서,
    상기 인너 리이드는, 금도금한 동박을 어닐링하는 것에 의해 형성되는 것을 특징으로 하는 반도체 장치.
  20. 제 1 항, 제 5 항, 제 6 항, 제 7 항 또는 제 9 항에 있어서,
    상기 외부전극패드에, 땜납볼을 탑재한 것을 특징으로 하는 반도체 장치.
  21. 디바이스홀이 내부에 형성된 디바이스 실장 필름부와, 외부접속 필름부와, 상기 디바이스 실장 필름부와 상기 외부접속 필름부 사이에 위치된 굴곡부로 영역이 분할된 평면형상을 갖고, 제 1면측의 상기 외부접속 필름부에 외부전극패드가 형성되고, 상기 디바이스홀로부터 굴곡부를 경유하여 상기 외부전극패드에 달하도록 인너 리이드가 형성된 패키지 필름을 사용하는 공정과,
    상기 디바이스홀이 형성된 영역에서 상기 인너 리이드를 상기 반도체 칩의 전극패드에 본딩하여, 상기 제 1면측의 상기 디바이스 실장 필름부에 상기 반도체 칩을 실장하는 공정과,
    상기 외부접속 필름부를 상기 굴곡부에서 상기 패키지 필름의 제 2면측으로 180°굴곡하여 고정하는 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조방법.
  22. 제 21 항에 있어서,
    상기 반도체 칩을 실장하는 공정은, 상기 인너 리이드를 반도체 칩의 상기 전극패드에 본딩한 후, 상기 디바이스 실장 필름부와 상기 반도체 칩표면 사이의 공간 내부에 밀봉수지를 흘려서, 상기 디바이스 실장 필름부에 상기 반도체 칩을 고정하는 것을 특징으로 하는 반도체 장치의 제조방법.
  23. 제 21 항에 있어서,
    상기 패키지 필름은, 상기 복수의 굴곡부를 갖고, 상기 복수의 굴곡부에 각각 대응하도록 상기 복수의 외부접속 필름부를 갖으며, 상기 외부접속 필름부를 고정하는 공정은, 상기 복수의 외부접속 필름부를 대응하는 굴곡부에서 각각 제 2면측으로 180°굴곡하여 고정하는 것을 특징으로 하는 반도체 장치의 제조방법.
  24. 제 23 항에 있어서,
    상기 외부접속 필름부를 고정하는 공정은, 상기 굴곡된 복수의 외부접속 필름부 각각의 갭으로부터, 상기 외부접속 필름부와 상기 디바이스 실장 필름부 사이의 공간 및 상기 디바이스 실장 필름부와 상기 반도체 칩의 이면 사이의 공간 내부로 밀봉수지를 흘려서, 상기 반도체 칩을 상기 디바이스 실장 필름부에 고정함과 동시에, 상기 외부접속 필름부를 상기 디바이스 실장 필름부에 고정하는 것을 특징으로 하는 반도체 장치의 제조방법.
  25. 제 23 항에 있어서,
    상기 패키지 필름은, 상기 반도체 칩의 대향하는 2변에 각각 대응하도록, 상기 2개의 굴곡부 및 상기 2개의 외부접속 필름부를 갖고, 상기 외부접속 필름부를 고정하는 공정은, 상기 2개의 외부접속 필름부를, 대응하는 상기 굴곡부에서 각각 제 2면측으로 180°굴곡하여 고정하는 것을 특징으로 하는 반도체 장치의 제조방법.
  26. 제 23 항에 있어서,
    상기 패키지 필름은, 상기 반도체 칩의 4변에 각각 대응하도록, 상기 4개의 굴곡부 및 상기 4개의 외부접속 필름부를 갖고, 상기 외부접속 필름부를 고정하는 공정은, 상기 4개의 외부접속 필름부를, 대응하는 상기 굴곡부에서 각각 제 2면측으로 180°굴곡하여 고정하는 것을 특징으로 하는 반도체 장치의 제조방법.
  27. 디바이스홀이 내부에 형성된 디바이스 실장 필름부와, 외부접속 필름부와, 상기 디바이스 실장 필름부와 외부접속 필름부의 사이에 위치된 굴곡부로 영역이 분할된 평면형상을 갖고, 제 1면측의 상기 외부접속 필름부에 외부전극패드가 형성되며, 상기 디바이스홀로부터 굴곡부를 통해서 상기 외부전극패드에 달하도록 인너 리이드가 형성된 패키지 필름을 사용하는 공정과,
    상기 디바이스홀이 형성된 영역에서 상기 인너 리이드를 상기 반도체 칩의 이면의 전극패드에 본딩하여 상기 패키지 필름의 제 2면측의 상기 디바이스 실장 필름부에 상기 반도체 칩을 실장하는 공정과,
    상기 외부접속 필름부를 굴곡부에서 상기 반도체 칩의 이면측으로 180°굴곡하여 상기 이면에 고정하는 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조방법.
  28. 칩의 중앙부 또는 칩의 중심선에 따른 영역에 전극패드가 배치된 반도체 칩뿐만 아니라, 상기 반도체 칩의 전극패드가 형성된 영역에 대응하여, 그것의 중앙부 또는 중심선에 따른 영역에 디바이스홀이 형성되고, 상기 디바이스홀이 형성된 영역 이외의 영역에서의 외부접속면측에 외부전극패드가 형성되며, 상기 디바이스홀로부터 상기 외부전극에 달하도록 인너 리이드가 형성된 패키지 필름을 사용하는 공정과,
    상기 디바이스홀이 형성된 영역에서 상기 인너 리이드를 상기 반도체 칩의 상기 전극패드에 본딩하여, 상기 반도체 칩을 상기 패키지 필름의 디바이스 실장면측에 실장하는 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조방법.
  29. 칩의 주변부에 전극패드가 배치된 반도체 칩뿐만 아니라, 상기 반도체 칩의 전극패드가 형성된 영역에 대응하여, 그것의 주변부에 디바이스홀이 형성되고, 상기 디바이스홀이 형성된 영역 이외의 영역의 외부접속면측에 외부전극패드가 형성되며, 상기 디바이스홀로부터 상기 외부전극에 달하도록 인너 리이드가 형성된 패키지 필름을 사용하는 공정과,
    상기 디바이스홀이 형성된 영역에서 상기 인너 리이드를 반도체 칩의 전극패드에 본딩하고, 상기 패키지 필름과 상기 반도체 칩의 이면 사이의 공간 내부로 밀봉수지를 흘려서, 상기 반도체 칩을 상기 패키지 필름의 디바이스 실장면측에 실장하는 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조방법.
  30. 제 28 항 또는 제 29 항에 있어서,
    상기 패키지 필름은, 상기 반도체 칩이 실장된 그것의 표면 상에 형성된 절연성의 수지돌기를 갖고, 상기 반도체 칩의 실장공정은, 인너 리이드를 본딩한 후에, 상기 패키지 필름과 상기반도체 칩 사이의 공간 내부로 밀봉수지를 흘려서, 상기 반도체 칩을 상기 패키지 필름에 고정하는 것을 특징으로 하는 반도체 장치의 제조방법.
  31. 소정의 영역에 전극패드가 배치된 반도체 칩뿐만 아니라, 소정의 영역에 디바이스홀이 형성된 디바이스 실장 필름부와, 외부접속 필름부와, 상기 디바이스 실장 필름부와 상기 외부접속 필름부 사이에 위치된 굴곡부로 영역이 분할된 평면형상을 갖고, 제 1면측의 상기 외부접속 필름부 및 제 1면측의 상기 디바이스 실장 필름부에 디바이스홀을 형성한 영역 이외의 영역에 외부전극패드가 형성되며, 상기 디바이스홀로부터 상기 각각의 외부전극패드에 달하도록 인너 리이드가 형성된 패키지 필름을 사용하는 공정과,
    상기 디바이스홀이 형성된 영역에서 상기 인너 리이드를 상기 반도체 칩의 이면의 전극패드에 본딩하여, 상기 패키지 필름의 제 2면측의 상기 디바이스 실장 필름부에 상기 반도체 칩을 실장하는 공정과,
    상기 외부접속 필름부를 굴곡부에서 상기 반도체 칩의 이면측으로 180°굴곡하여 상기 이면에 고정하는 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조방법.
  32. 제 31 항에 있어서,
    상기 디바이스 실장 필름부는, 제 2면측에 형성된 절연성의 수지돌기를 갖고, 상기 반도체 칩의 실장공정은, 상기 인너 리이드를 본딩한 후에, 상기 디바이스 실장 필름부와 상기 반도체 칩 사이의 공간 내부로 밀봉수지를 흘려서, 상기 반도체 칩을 상기 디바이스 실장 필름부의 제 2면에 고정하는 것을 특징으로 하는 반도체 장치의 제조방법.
  33. 제 31 항에 있어서,
    상기 외부접속 필름부는, 상기 디바이스 실장 필름부의 외부전극패드 형성위치에 대응한 위치에 상기 외부전극패드를 형성하고, 상기 반도체 장치의 제조방법은 상기 외부접속 필름부를 고정하는 공정이 완료된 복수의 반도체 장치를 사용하는 공정과,
    제 1반도체 장치의 일부 필름부의 상기 외부전극패드를, 제 2반도체 장치의 일부 필름부의 외부전극패드에 중합하여, 상기 중합된 외부전극이 전기적으로 접속되도록, 상기 복수의 반도체 장치를 적층하는 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조방법.
  34. 제 33 항에 있어서,
    상기 복수의 반도체 장치를 적층하는 공정은, 상기 중합된 외부전극 중 선택된 어느 하나가 땜납볼을 갖도록, 상기 외부접속 필름부를 고정하는 공정이 완료된 반도체 장치의 외부전극패드에 선택적으로 땜납볼을 탑재하고 상기 땜납볼을 용해시켜서, 상기 중합된 외부전극패드를 전기적으로 접속하는 것을 특징으로 하는 반도체 장치의 제조방법.
  35. 제 27 항 또는 제 31 항에 있어서,
    상기 패키지 필름은, 상기 복수의 굴곡부를 갖고 상기 복수의 굴곡부에 각각 대응하도록 상기 복수의 외부접속 필름부를 가지며, 상기 외부접속 필름부를 고정하는 공정은, 상기 복수의 외부접속 필름부를, 대응하는 굴곡부에서 각각 상기 반도체 칩의 이면측으로 180°굴곡하여 상기 이면에 고정하는 것을 특징으로 하는 반도체 장치의 제조방법.
  36. 제 35 항에 있어서,
    상기 패키지 필름은, 상기 반도체 칩의 대향하는 2변에 각각 대응하도록, 상기 2개이 굴곡부 및 상기 2개의 외부접속 필름부를 갖고, 상기 외부접속 필름부를 고정하는 공정은, 상기 2개의 외부접속 필름부를, 대응하는 굴곡부에서 각각 상기 반도체 칩의 이면측으로 180°굴곡하여 상기 이면에 고정하는 것을 특징으로 하는 반도체 장치의 제조방법.
  37. 제 35 항에 있어서,
    상기 패키지 필름은, 상기 반도체 칩의 4변에 각각 대응하도록, 상기 4개의 굴곡부 및 상기 4개의 외부접속 필름부를 갖고, 상기 외부접속 필름부를 고정하는 공정은, 상기 4개의 외부접속 필름부를, 대응하는 굴곡부에서 각각 제 2면측으로 180°굴곡하여 고정하는 것을 특징으로 하는 반도체 장치의 제조방법.
  38. 제 21 항, 제 27 항 또는 제 31 항에 있어서,
    디바이스 실장 필름부의 예정영역과, 굴곡부의 예정영역과, 외부접속 필름부의 예정영역으로 영역이 분할된 평면형상의 베이스 수지를 사용하는 공정과,
    상기 베이스 수지의 상기 디바이스 실장 필름부의 상기 예정영역에 상기 디바이스홀을 형성하고, 상기 굴곡부의 상기 예정영역에 굴곡홀을 형성하며, 상기 디바이스홀로부터 상기 굴곡홀을 통해서 상기 외부접속 필름부의 상기 예정영역에 달하는 상기 인너 리이드를 상기 베이스 수지 상에 패터닝하고, 상기 외부접속 필름부의 예정영역에 상기 외부전극패드를 형성하여, 상기 패키지 필름을 제조하는 공정을 더 구비한 것을 특징으로 하는 반도체 장치의 제조방법.
  39. 제 38 항에 있어서,
    상기 패키지 필름의 제조공정에서는, 상기 인너 리이드를 그 위에 패터닝한 상기 베이스 수지에 절연수지를 코팅하고, 이 절연수지 내부에 홀을 형성하여, 상기 외부전극패드를 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  40. 제 38 항에 있어서,
    상기 패키지 필름의 제조공정에서는, 상기 외부전극패드용 홀을 형성한 상기 베이스 수지 상에, 상기 외부전극패드용 홀에 달하는 상기 인너 리이드를 패터닝하여, 상기 외부전극패드를 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  41. 제 21 항, 제 27 항, 제 28 항, 제 29 항 또는 제 31 항에 있어서,
    상기 반도체 칩의 실장공정에서는, 상기 인너 리이드를 상기 반도체 칩의 상기 전극패드에 일괄 본딩하는 것을 특징으로 하는 반도체 장치의 제조방법.
  42. 제 21 항, 제 27 항, 제 28 항, 제 29 항 또는 제 31 항에 있어서,
    상기 반도체 칩의 실장공정에서는, 상기 반도체 칩의 전극패드에 상기 인너 리이드를 직접 본딩하는 것을 특징으로 하는 반도체 장치의 제조방법.
  43. 제 1 항 내지 제 19 항 중 어느 한 항에 기재된 반도체 장치를 마더보드 상에 밀착 실장하는 반도체 장치의 실장방법에 있어서,
    상기 마더보드의 전극패드에 땜납볼을 탑재하는 공정과,
    상기 마더보드 상에 상기 반도체 장치를 적재하고 상기 땜납볼을 용해시켜서, 상기 마더보드의 상기 전극패드와 상기 반도체 장치의 상기 외부전극패드를 전기적으로 접속하는 공정을 구비한 것을 특징으로 하는 반도체 장치의 실장방법.
  44. 제 9 항에 기재된 복수의 중합된 반도체 장치를 마더보드 상에 실장하는 반도체 장치의 실장방법에 있어서,
    상기 마더보드의 전극패드에, 제 1반도체 장치의 상기 외부접속 필름부 또는 상기 디바이스 실장 필름부 중 어느 한편에 형성된 외부전극패드를 중합하고, 제 1반도체 장치의 다른쪽 필름부에 형성된 상기 외부전극패드에, 제 2반도체 장치의 외부접속 필름부 및 디바이스 실장 필름부 중 어느 한편에 형성된 상기 외부전극패드를 중합하여, 상기 중합된 전극을 전기적으로 접속하는 공정을 구비한 것을 특징으로 하는 반도체 장치의 실장방법.
  45. 제 44 항에 있어서,
    상기 중합된 전극 사이에 상기 땜납볼을 미리 탑재하고, 상기 땜납볼을 용해시켜서, 상기 중합된 전극을 전기적으로 접속하는 것을 특징으로 하는 반도체 장치의 실장방법.
KR1019970053826A 1996-12-03 1997-10-20 반도체장치,그제조방법및실장방법 KR100578954B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP32284796 1996-12-03
JP322847 1996-12-03
JP12993197A JP3695893B2 (ja) 1996-12-03 1997-05-20 半導体装置とその製造方法および実装方法
JP129931 1997-05-20

Publications (2)

Publication Number Publication Date
KR19980063528A true KR19980063528A (ko) 1998-10-07
KR100578954B1 KR100578954B1 (ko) 2008-11-07

Family

ID=26465191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970053826A KR100578954B1 (ko) 1996-12-03 1997-10-20 반도체장치,그제조방법및실장방법

Country Status (7)

Country Link
US (5) US6246114B1 (ko)
EP (2) EP0847088B1 (ko)
JP (1) JP3695893B2 (ko)
KR (1) KR100578954B1 (ko)
CN (1) CN1150616C (ko)
DE (1) DE69738595D1 (ko)
TW (1) TW344873B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773408B1 (ko) * 2005-09-13 2007-11-05 세이코 엡슨 가부시키가이샤 반도체 장치

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470144B1 (ko) * 1997-08-12 2005-05-27 삼성전자주식회사 테이프회로기판및이를사용한칩크기의반도체칩패키지
JP2000150730A (ja) * 1998-11-17 2000-05-30 Fujitsu Ltd 半導体装置及びその製造方法
JP2000232182A (ja) 1998-12-08 2000-08-22 Nec Kyushu Ltd Ｂｇａ構造の半導体装置及びその製造方法
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
JP2001015629A (ja) * 1999-06-29 2001-01-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6210992B1 (en) * 1999-08-31 2001-04-03 Micron Technology, Inc. Controlling packaging encapsulant leakage
KR100542664B1 (ko) * 2000-03-15 2006-01-12 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
JP3798220B2 (ja) * 2000-04-07 2006-07-19 シャープ株式会社 半導体装置およびそれを用いる液晶モジュール
US20020121693A1 (en) * 2000-12-11 2002-09-05 Milla Juan G. Stacked die package
US6713880B2 (en) * 2001-02-07 2004-03-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same, and method for mounting semiconductor device
WO2003005436A1 (fr) * 2001-07-03 2003-01-16 Fujitsu Limited Materiau d'enrobage de puce semi-conductrice permettant de reguler un lecteur de disque et procede d'enrobage d'une puce semi-conductrice permettant de reguler un lecteur de disque
JP3868777B2 (ja) 2001-09-11 2007-01-17 株式会社東芝 半導体装置
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US20060255446A1 (en) * 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US7656678B2 (en) * 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
DE10238581B4 (de) * 2002-08-22 2008-11-27 Qimonda Ag Halbleiterbauelement
US6995465B2 (en) * 2003-06-04 2006-02-07 Intel Corporation Silicon building block architecture with flex tape
JP2005005306A (ja) * 2003-06-09 2005-01-06 Seiko Epson Corp 半導体装置、半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法
KR100699823B1 (ko) * 2003-08-05 2007-03-27 삼성전자주식회사 저가형 플랙서블 필름 패키지 모듈 및 그 제조방법
CN100413070C (zh) 2004-01-30 2008-08-20 松下电器产业株式会社 部件内置模块、配备部件内置模块的电子设备以及部件内置模块的制造方法
US7258549B2 (en) 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
JP4070135B2 (ja) * 2004-05-11 2008-04-02 沖電気工業株式会社 テープキャリア、半導体装置の製造方法および半導体装置
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US20060053345A1 (en) * 2004-09-03 2006-03-09 Staktek Group L.P. Thin module system and method
US7579687B2 (en) * 2004-09-03 2009-08-25 Entorian Technologies, Lp Circuit module turbulence enhancement systems and methods
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7446410B2 (en) * 2004-09-03 2008-11-04 Entorian Technologies, Lp Circuit module with thermal casing systems
US7443023B2 (en) * 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
JP4251129B2 (ja) * 2004-10-25 2009-04-08 セイコーエプソン株式会社 実装構造体、電気光学装置及び電子機器
US8072058B2 (en) * 2004-10-25 2011-12-06 Amkor Technology, Inc. Semiconductor package having a plurality input/output members
US7361581B2 (en) * 2004-11-23 2008-04-22 International Business Machines Corporation High surface area aluminum bond pad for through-wafer connections to an electronic package
US7701071B2 (en) * 2005-03-24 2010-04-20 Texas Instruments Incorporated Method for fabricating flip-attached and underfilled semiconductor devices
US7298052B2 (en) * 2005-04-22 2007-11-20 Stats Chippac Ltd. Micro chip-scale-package system
JP2007081039A (ja) * 2005-09-13 2007-03-29 Seiko Epson Corp 半導体装置
US7576995B2 (en) * 2005-11-04 2009-08-18 Entorian Technologies, Lp Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area
US7508058B2 (en) * 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
US7608920B2 (en) * 2006-01-11 2009-10-27 Entorian Technologies, Lp Memory card and method for devising
US20070158821A1 (en) * 2006-01-11 2007-07-12 Leland Szewerenko Managed memory component
US20070164416A1 (en) * 2006-01-17 2007-07-19 James Douglas Wehrly Managed memory component
US20070262429A1 (en) * 2006-05-15 2007-11-15 Staktek Group, L.P. Perimeter stacking system and method
EP2037497B9 (en) * 2006-06-06 2014-10-01 NEC Corporation Semiconductor package and its manufacturing method
US7468553B2 (en) * 2006-10-20 2008-12-23 Entorian Technologies, Lp Stackable micropackages and stacked modules
JP4697118B2 (ja) * 2006-10-23 2011-06-08 株式会社デンソー 電子装置
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
JP2010272680A (ja) * 2009-05-21 2010-12-02 Elpida Memory Inc 半導体装置
US9320130B2 (en) * 2010-10-25 2016-04-19 Korea Electric Terminal Co., Ltd. Printed circuit board, and board block for vehicles using the same
KR101947165B1 (ko) 2012-10-16 2019-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치와 이의 제조 방법 및 회로 필름의 회전 장치
US9195358B1 (en) * 2014-04-16 2015-11-24 Eastman Kodak Company Z-fold multi-element substrate structure
CN108807316B (zh) * 2017-08-14 2020-07-10 苏州捷芯威半导体有限公司 半导体封装结构及半导体器件
KR102152101B1 (ko) * 2018-11-02 2020-09-07 진영글로벌 주식회사 차량 전장용 디바이스
USD938925S1 (en) 2019-10-24 2021-12-21 Nuvoton Technology Corporation Japan Semiconductor device
USD934820S1 (en) * 2019-10-24 2021-11-02 Nuvoton Technology Corporation Japan Semiconductor device
TWI762058B (zh) * 2020-12-02 2022-04-21 恆勁科技股份有限公司 半導體封裝件
TWI815480B (zh) * 2022-05-25 2023-09-11 泓博無線通訊技術有限公司 超寬頻天線模組

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3930115A (en) * 1971-05-19 1975-12-30 Philips Corp Electric component assembly comprising insulating foil bearing conductor tracks
JPS5826828B2 (ja) * 1978-04-26 1983-06-06 新光電気工業株式会社 テ−プキヤリアの製造方法
US4266282A (en) * 1979-03-12 1981-05-05 International Business Machines Corporation Vertical semiconductor integrated circuit chip packaging
US4814855A (en) 1986-04-29 1989-03-21 International Business Machines Corporation Balltape structure for tape automated bonding, multilayer packaging, universal chip interconnection and energy beam processes for manufacturing balltape
JPS62260343A (ja) * 1986-05-06 1987-11-12 Mitsubishi Electric Corp 半導体装置
US5196268A (en) * 1987-03-19 1993-03-23 Texas Instruments Incorporated Integrated circuit interconnect leads releasably mounted on film
JPH03211757A (ja) * 1989-12-21 1991-09-17 General Electric Co <Ge> 気密封じの物体
US5345205A (en) * 1990-04-05 1994-09-06 General Electric Company Compact high density interconnected microwave system
KR940006185Y1 (ko) * 1990-06-07 1994-09-10 가시오 게이상기 가부시끼가이샤 Ic 모듈
US5338975A (en) * 1990-07-02 1994-08-16 General Electric Company High density interconnect structure including a spacer structure and a gap
JPH0719964B2 (ja) * 1990-08-08 1995-03-06 日本電気株式会社 銀系配線セラミック基板
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JP2609382B2 (ja) * 1991-10-01 1997-05-14 三菱電機株式会社 半導体装置
JP3077316B2 (ja) * 1991-10-30 2000-08-14 富士電機株式会社 集積回路装置
US5291066A (en) * 1991-11-14 1994-03-01 General Electric Company Moisture-proof electrical circuit high density interconnect module and method for making same
EP0547807A3 (en) * 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
US5455459A (en) * 1992-03-27 1995-10-03 Martin Marietta Corporation Reconstructable interconnect structure for electronic circuits
JPH05275540A (ja) * 1992-03-28 1993-10-22 Yamaha Corp 集積回路装置
KR930024126A (ko) * 1992-05-12 1993-12-22 아키라 기타하라 표면실장소자와 그의 반제품
JP2737545B2 (ja) 1992-06-17 1998-04-08 日立電線株式会社 半導体装置用フィルムキャリアテープ及びその製造方法
JP2964781B2 (ja) 1992-07-03 1999-10-18 セイコーエプソン株式会社 半導体装置
JP2721093B2 (ja) * 1992-07-21 1998-03-04 三菱電機株式会社 半導体装置
JPH0653286A (ja) 1992-07-28 1994-02-25 Nippon Steel Corp フィルムキャリヤ及びｔａｂ方式半導体装置
US5336928A (en) * 1992-09-18 1994-08-09 General Electric Company Hermetically sealed packaged electronic system
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
US5375041A (en) * 1992-12-02 1994-12-20 Intel Corporation Ra-tab array bump tab tape based I.C. package
US5384691A (en) * 1993-01-08 1995-01-24 General Electric Company High density interconnect multi-chip modules including embedded distributed power supply elements
US5426072A (en) * 1993-01-21 1995-06-20 Hughes Aircraft Company Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate
US6400573B1 (en) * 1993-02-09 2002-06-04 Texas Instruments Incorporated Multi-chip integrated circuit module
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
JP3012753B2 (ja) 1993-03-19 2000-02-28 松下電器産業株式会社 Ｔａｂパッケージとその接続方法
JPH06295355A (ja) 1993-04-07 1994-10-21 Nec Niigata Ltd バーコード自動読取り装置
JPH06295935A (ja) 1993-04-07 1994-10-21 Hitachi Ltd 半導体パッケージ
US5397917A (en) * 1993-04-26 1995-03-14 Motorola, Inc. Semiconductor package capable of spreading heat
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
JPH07201915A (ja) 1993-12-29 1995-08-04 Nec Corp Ｔａｂリードの接合方法及び接合装置
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
US5434751A (en) * 1994-04-11 1995-07-18 Martin Marietta Corporation Reworkable high density interconnect structure incorporating a release layer
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
JP3146849B2 (ja) 1994-05-27 2001-03-19 松下電器産業株式会社 電子部品および電子部品の製造方法
US5448511A (en) * 1994-06-01 1995-09-05 Storage Technology Corporation Memory stack with an integrated interconnect and mounting structure
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
FR2722915B1 (fr) * 1994-07-21 1997-01-24 Sgs Thomson Microelectronics Boitier bga a moulage par injection
JPH0831868A (ja) 1994-07-21 1996-02-02 Hitachi Cable Ltd Ｂｇａ型半導体装置
US5717252A (en) * 1994-07-25 1998-02-10 Mitsui High-Tec, Inc. Solder-ball connected semiconductor device with a recessed chip mounting area
JPH08107162A (ja) 1994-08-09 1996-04-23 Fujitsu Ltd 半導体装置及びその製造方法
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
JPH0878574A (ja) * 1994-09-08 1996-03-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US5548099A (en) * 1994-09-13 1996-08-20 Martin Marietta Corporation Method for making an electronics module having air bridge protection without large area ablation
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
JP3142723B2 (ja) * 1994-09-21 2001-03-07 シャープ株式会社 半導体装置及びその製造方法
JP2546192B2 (ja) * 1994-09-30 1996-10-23 日本電気株式会社 フィルムキャリア半導体装置
DE69523010T2 (de) * 1994-10-04 2002-07-04 Nec Corp Mittels automatischer Bandmontage hergestelltes Halbleitergehäuse
JPH08171450A (ja) * 1994-12-19 1996-07-02 Ricoh Co Ltd 手書き入力装置およびその制御方法
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
JPH08203962A (ja) 1995-01-25 1996-08-09 Hitachi Ltd チップ位置決め装置、チップステージおよびインナリードボンディング装置ならびに方法
US5629578A (en) * 1995-03-20 1997-05-13 Martin Marietta Corp. Integrated composite acoustic transducer array
KR100218996B1 (ko) * 1995-03-24 1999-09-01 모기 쥰이찌 반도체장치
EP0740340B1 (en) * 1995-04-07 2002-06-26 Shinko Electric Industries Co. Ltd. Structure and process for mounting semiconductor chip
JP2763020B2 (ja) * 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
JP2663928B2 (ja) * 1995-08-30 1997-10-15 日本電気株式会社 Ｔａｂテープ及びｔａｂテープを用いた半導体装置
JP2970491B2 (ja) * 1995-09-20 1999-11-02 ソニー株式会社 半導体パッケージ及びその製造方法
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
JP2814966B2 (ja) * 1995-09-29 1998-10-27 日本電気株式会社 半導体装置
US5598033A (en) * 1995-10-16 1997-01-28 Advanced Micro Devices, Inc. Micro BGA stacking scheme
US5756380A (en) * 1995-11-02 1998-05-26 Motorola, Inc. Method for making a moisture resistant semiconductor device having an organic substrate
JPH09129686A (ja) * 1995-11-06 1997-05-16 Toshiba Microelectron Corp テープキャリヤ及びその実装構造
JP3332308B2 (ja) * 1995-11-07 2002-10-07 新光電気工業株式会社 半導体装置及びその製造方法
JP3248149B2 (ja) * 1995-11-21 2002-01-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
KR0163871B1 (ko) * 1995-11-25 1998-12-01 김광호 하부에 히트 싱크가 부착된 솔더 볼 어레이 패키지
KR0179802B1 (ko) * 1995-12-29 1999-03-20 문정환 반도체 패키지
US5760465A (en) * 1996-02-01 1998-06-02 International Business Machines Corporation Electronic package with strain relief means
JPH09232368A (ja) * 1996-02-20 1997-09-05 Fujitsu Ltd 半導体装置
JPH09321175A (ja) * 1996-05-30 1997-12-12 Oki Electric Ind Co Ltd マイクロ波回路及びチップ
JPH09321212A (ja) * 1996-05-30 1997-12-12 Nec Kyushu Ltd 半導体装置およびその製造方法
KR100231276B1 (ko) * 1996-06-21 1999-11-15 황인길 반도체패키지의 구조 및 제조방법
JP2982703B2 (ja) * 1996-09-05 1999-11-29 ソニー株式会社 半導体パッケージ及びその製造方法
JPH1098072A (ja) * 1996-09-20 1998-04-14 Hitachi Ltd 半導体装置及びその製造方法
JP3535317B2 (ja) 1996-09-24 2004-06-07 株式会社ルネサステクノロジ 半導体装置
JP3208072B2 (ja) 1996-09-30 2001-09-10 株式会社日立製作所 配線基板とそれを用いた半導体装置
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
JPH11260863A (ja) * 1998-03-09 1999-09-24 Sumitomo Electric Ind Ltd 半導体装置用接続端子とその製造方法
US6274822B1 (en) * 1998-03-27 2001-08-14 Tessera, Inc. Manufacture of semiconductor connection components with frangible lead sections

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773408B1 (ko) * 2005-09-13 2007-11-05 세이코 엡슨 가부시키가이샤 반도체 장치

Also Published As

Publication number Publication date
KR100578954B1 (ko) 2008-11-07
TW344873B (en) 1998-11-11
EP1936686A3 (en) 2009-03-25
US8154124B2 (en) 2012-04-10
US7335970B2 (en) 2008-02-26
CN1150616C (zh) 2004-05-19
CN1184332A (zh) 1998-06-10
JPH10223699A (ja) 1998-08-21
JP3695893B2 (ja) 2005-09-14
EP0847088A2 (en) 1998-06-10
US6710437B2 (en) 2004-03-23
US6246114B1 (en) 2001-06-12
US20090146287A1 (en) 2009-06-11
EP0847088A3 (en) 1998-12-09
US20040150085A1 (en) 2004-08-05
EP0847088B1 (en) 2008-03-26
EP1936686A2 (en) 2008-06-25
US20030109078A1 (en) 2003-06-12
DE69738595D1 (de) 2008-05-08
US6589817B1 (en) 2003-07-08

Similar Documents

Publication Publication Date Title
KR100578954B1 (ko) 반도체장치,그제조방법및실장방법
US6905911B2 (en) Semiconductor device, method for manufacturing an electronic equipment, electronic equipment, and portable information terminal
TWI423418B (zh) 半導體裝置及其製造方法、與印刷電路基板及電子設備
US5866949A (en) Chip scale ball grid array for integrated circuit packaging
US6756685B2 (en) Semiconductor device
JP2000077563A (ja) 半導体装置およびその製造方法
EP1744362B1 (en) Semiconductor device and electronic apparatus
US7227249B1 (en) Three-dimensional stacked semiconductor package with chips on opposite sides of lead
KR100363933B1 (ko) 반도체 장치 및 반도체 장치의 제조공정
US6737590B2 (en) Tape circuit board and semiconductor chip package including the same
US6911721B2 (en) Semiconductor device, method for manufacturing semiconductor device and electronic equipment
KR20080043068A (ko) 칩 온 필름 구조를 갖는 반도체 장치 및 그 제조방법
CN111312665B (zh) 封装结构及其制造方法
JP2004146856A (ja) 半導体装置とその実装方法
JP2004146855A (ja) 半導体装置とその実装方法
TWI768970B (zh) 晶圓堆疊結構及其製造方法
US20240014092A1 (en) Semiconductor package
KR100478780B1 (ko) 멀티칩 모듈
CN116095952A (zh) 可挠性线路板、薄膜覆晶封装结构及显示装置
KR20080114034A (ko) 적층 반도체 패키지
KR20000076811A (ko) 반도체 장치 및 그 제조 방법
JP2004095612A (ja) 半導体装置及び配線基板
KR20080065395A (ko) 절곡된 내부 리드들을 갖는 반도체 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050223

Effective date: 20060228

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 11

EXPY Expiration of term