JPH09232368A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH09232368A
JPH09232368A JP8032291A JP3229196A JPH09232368A JP H09232368 A JPH09232368 A JP H09232368A JP 8032291 A JP8032291 A JP 8032291A JP 3229196 A JP3229196 A JP 3229196A JP H09232368 A JPH09232368 A JP H09232368A
Authority
JP
Japan
Prior art keywords
semiconductor device
holding member
semiconductor element
wiring board
measurement pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8032291A
Other languages
English (en)
Inventor
Yukinori Sumi
幸典 角
Norio Fukazawa
則雄 深澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8032291A priority Critical patent/JPH09232368A/ja
Priority to US08/691,608 priority patent/US5767528A/en
Publication of JPH09232368A publication Critical patent/JPH09232368A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】本発明は配線基板に突起電極が形成された構成
の半導体装置に関し、突起電極を傷つけることなく、ま
た実装後においても信頼性試験を行うことを課題とす
る。 【解決手段】半導体素子11と、外部接続端子として機能
する突起電極14と、半導体素子11が接続されるインナー
リード部20と突起電極14が配設されたアウターリード部
21とを有するリード18をベースフィルム17上に形成して
なる配線基板12と、この配線基板12を保持すると共に中
央部に半導体素子11を装着するキャビティ23を有した保
持部材13とを具備する半導体装置において、前記リード
18のアウターリード部21よりも更に外周位置に、試験を
行う際にプローブ25が接続される測定パッド部22を形成
する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、特に
配線基板に突起電極が形成された構成の半導体装置に関
する。近年、半導体装置の小型化、低コスト化の要求に
伴い、Ｔ−ＢＧＡ(Tape-BallGrid Array)と称されるパ
ッケージ形態の半導体装置が提案されている。
【０００２】また、一方において半導体装置には高い信
頼性が要求されており、よってＴ−ＢＧＡ構造の半導体
装置においても高い信頼性を確保するために、半導体装
置が適正に動作するか否かを判定する試験を行う必要が
ある。
【０００３】
【従来の技術】図４６及び図４７は従来におけるＴ−Ｂ
ＧＡ構造の半導体装置１を示している。図４６は半導体
装置１の分解図であり、図４７は半導体装置１の断面図
である。この半導体装置１は、大略すると半導体素子
２，配線基板３，保持部材４，及び突起電極５等により
構成されている。
【０００４】半導体素子２はいわゆるベアチップであ
り、その下面にはバンプ電極８が形成されている。この
半導体素子２は、フリップチップボンディングされるこ
とにより配線基板３に接続される。配線基板３は、ベー
スフィルム６，リード７及び絶縁膜８等により構成され
ている。ベースフィルム６は可撓性を有した絶縁性フィ
ルムであり、このベースフィルム６には導電性金属によ
り所定パターンのリード７が形成されている。
【０００５】このリード７は、前記の半導体素子２が接
続されるインナーリード部７ａと、後述する突起電極５
が配設されるアウターリード部７ｂとにより形成されて
いる。また、絶縁膜８はリード７の突起電極５が配設さ
れる部位を除いて被膜形成されている。
【０００６】保持部材４は平面視した状態で配線基板３
の形状と略等しい形状を有しており、その中央部には穴
が形成されることによりキャビティ４ａが形成されてい
る。この保持部材４は可撓性を有する配線基板３を保持
する機能を奏し、例えば金属材料により形成されてい
る。前記した配線基板３は、この保持部材４に接着等に
より接合されている。
【０００７】また、配線基板３が保持部材４に配設され
た状態において、前記したリード７のインナーリード部
７ａはキャビティ４ａ内に延出するよう構成されてお
り、このキャビティ４ａ内に延出したインナーリード部
７ａに半導体素子２はフリップチップボンディングされ
る。従って、半導体素子２はキャビティ４ａ内に位置し
た構成となる。
【０００８】また、リード７のアウターリード部７ｂは
保持部材４の背面側に位置するよう配設されており、こ
のアウターリード部７ｂには突起電極５が配設される。
突起電極５は例えば半田ボールを用いて形成さたれた半
田バンプであり、前記したようにアウターリード部７ｂ
の絶縁膜８の形成されていない所定位置に配設されてい
る。従って、半導体素子２はリード７を介して突起電極
５と電気的に接続された構成となっている。
【０００９】また、半導体素子２が装着されたキャビテ
ィ４ａ内には封止樹脂９が装填されており、これにより
半導体素子２及びリード７のインナーリード部７ａを樹
脂封止した構成とされている。上記構成とされた半導体
装置１は、いわゆるＴ−ＢＧＡ(Tape-Ball Grid Array)
と称されるパッケージ形態の半導体装置であり、このＴ
−ＢＧＡ構造の半導体装置１は、配線基板３としてテー
プ状基板を用いているため、半導体装置１の小型化化及
び薄型化を図ることができる。
【００１０】
【発明が解決しようとする課題】上記のようにＴ−ＢＧ
Ａ構造の半導体装置１は薄型化を図れるが、突起電極５
が保持部材４の背面側に多数個配設されため、信頼性試
験のひとつである電気的動作試験を良好な状態で実施す
るのが困難であるという問題点があった。
【００１１】即ち、電気的動作試験では、多数個配設さ
れる突起電極５を試験装置と接続すると共に、試験装置
から半導体素子２に対して試験用信号を送信し、これに
より半導体装置１が正常な動作を行うか否かの試験を行
う。よって、突起電極５と試験装置との電気的接続が不
良である場合には、適正な試験を行うことができなくな
ってしまう。
【００１２】従来、突起電極５を試験装置と接続する手
段としては、プローブ（試験用針）を用いており、この
予め試験装置と接続してあるプローブを突起電極５に当
接することにより突起電極５と試験装置とを電気的に接
続し、これにより半導体装置１の電気的動作試験を行う
構成とされていた。
【００１３】しかるに、プローブを用いた試験は、あく
までも半導体装置１を実装基板に実装する前の試験であ
り、ＢＧＡ（Ｔ−ＢＧＡを含む）タイプの半導体装置１
では半導体装置１を実装基板に実装後では、内側に位置
する突起電極５にプローブが届かず、よって信頼性試験
を行うことができないという問題点があった。
【００１４】また、実装前にプローブを突起電極５に当
接させて試験を行う場合には、プローブを突起電極５に
当接することにより突起電極５に傷が発生してしまい、
この傷に起因して突起電極５の高さにバラツキが発生
し、適正な実装処理が行えないおそれがあるという問題
点があった。
【００１５】本発明は上記の点に鑑みてなされたもので
あり、突起電極を傷つけることなく、また実装後におい
ても信頼性試験を行いうる半導体装置を提供することを
目的とする。
【００１６】
【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。請求項１
記載の発明では、半導体素子と、格子状に配設されてお
り、外部接続端子として機能する突起電極と、前記半導
体素子が接続されるインナーリード部と、前記インナー
リード部の外側位置に形成され前記突起電極が格子状に
配設されたアウターリード部とを有するリードをベース
フィルム上に形成すると共に、前記ベースフィルムの前
記突起電極が配設される配設領域内に前記半導体素子が
装着される装着孔を形成してなる配線基板と、前記配線
基板を保持すると共に、前記装着孔と対応する位置に前
記半導体素子を装着するキャビティを有した保持部材と
を具備する半導体装置において、前記リードのアウター
リード部よりも更に外周位置に、試験を行う際に用いる
測定パッド部を形成したことを特徴とするものである。
【００１７】また、請求項２記載の発明では、半導体素
子と、格子状に配設されており、外部接続端子として機
能する突起電極と、前記半導体素子が接続されるインナ
ーリード部と、前記インナーリード部の外側位置に形成
され前記突起電極が格子状に配設されたアウターリード
部とを有するリードをベースフィルム上に形成すると共
に、前記ベースフィルムの前記突起電極が配設される配
設領域内に前記半導体素子が装着される装着孔を形成し
てなる配線基板と、前記配線基板を保持すると共に、前
記装着孔と対応する位置に前記半導体素子を装着するキ
ャビティを有した保持部材とを具備する半導体装置にお
いて、前記配線基板を前記保持部材に沿って折曲し、前
記測定パッド部を前記保持部材の底面に配設したことを
特徴とするものである。
【００１８】また、請求項３記載の発明では、半導体素
子と、格子状に配設されており、外部接続端子として機
能する突起電極と、前記半導体素子が接続されるインナ
ーリード部と、前記インナーリード部の外側位置に形成
され前記突起電極が格子状に配設されたアウターリード
部とを有するリードをベースフィルム上に形成すると共
に、前記ベースフィルムの前記突起電極が配設される配
設領域内に前記半導体素子が装着される装着孔を形成し
てなる配線基板と、前記配線基板を保持すると共に、前
記装着孔と対応する位置に前記半導体素子を装着するキ
ャビティを有した保持部材とを具備する半導体装置にお
いて、前記配線基板を前記保持部材に沿って折曲し、前
記測定パッド部を前記保持部材の側面に配設したことを
特徴とするものである。
【００１９】また、請求項４記載の発明では、半導体素
子と、格子状に配設されており、外部接続端子として機
能する突起電極と、前記半導体素子が接続されるインナ
ーリード部と、前記インナーリード部の外側位置に形成
され前記突起電極が格子状に配設されたアウターリード
部とを有するリードをベースフィルム上に形成すると共
に、前記ベースフィルムの前記突起電極が配設される配
設領域内に前記半導体素子が装着される装着孔を形成し
てなる配線基板と、前記配線基板を保持すると共に、前
記装着孔と対応する位置に前記半導体素子を装着するキ
ャビティを有した保持部材とを具備する半導体装置にお
いて、前記配線基板を前記保持部材に沿って折曲し、前
記測定パッド部を前記保持部材の上面に配設したことを
特徴とするものである。
【００２０】また、請求項５記載の発明では、前記請求
項２乃至４のいずれかに記載の半導体装置において、前
記保持部材に前記配線基板の折曲位置を案内する案内凹
部を形成したことを特徴とするものである。
【００２１】また、請求項６記載の発明では、前記請求
項１乃至５のいずれかに記載の半導体装置において、前
記半導体素子と熱的に接続した構成で放熱板を設けたこ
とを特徴とする半導体装置。
【００２２】また、請求項７記載の発明では、前記請求
項６記載の半導体装置において、前記放熱板の大きさを
前記保持部材と同一、或いはこれより小さく設定したこ
とを特徴とするものである。
【００２３】また、請求項８記載の発明では、前記請求
項１乃至５のいずれかに記載の半導体装置において、前
記保持部材を高熱伝導性部材により形成すると共に、該
保持部材を前記半導体素子と熱的に接続したことを特徴
とするものである。
【００２４】また、請求項９記載の発明では、前記請求
項１乃至８のいずれかに記載の半導体装置において、前
記半導体素子を前記キャビティ内に気密封止したことを
特徴とするものである。
【００２５】また、請求項１０記載の発明では、前記請
求項１乃至８のいずれかに記載の半導体装置において、
前記半導体素子を前記キャビティ内に樹脂封止したこと
を特徴とするものである。
【００２６】また、請求項１１記載の発明では、前記請
求項１０記載の半導体装置において、前記保持部材に前
記キャビティと外部を連通するベント部を一方向或いは
多方向に延在するよう形成し、モールド樹脂による樹脂
封止を可能としたことを特徴とするものである。
【００２７】また、請求項１２記載の発明では、前記請
求項６または７記載の半導体装置において、前記放熱板
をモールド金型の一部として用い、前記半導体素子を前
記キャビティ内に樹脂封止したことを特徴とするもので
ある。
【００２８】また、請求項１３記載の発明では、前記請
求項１乃至１２のいずれかに記載の半導体装置におい
て、前記配線基板に前記半導体素子を支持するサポート
部材を設けたことを特徴とするものである。
【００２９】また、請求項１４記載の発明では、前記請
求項１３記載の半導体装置において、前記サポート部材
と前記半導体素子との間に緩衝部材を配設したことを特
徴とするものである。
【００３０】また、請求項１５記載の発明では、前記請
求項２乃至１４のいずれかに記載の半導体装置におい
て、前記配線基板に前記測定パッド部が形成された複数
の測定パッド形成領域を形成すると共に、前記測定パッ
ド形成領域の少なくとも一辺が傾斜を有した構成とした
ことを特徴とするものである。
【００３１】また、請求項１６記載の発明では、前記請
求項２乃至１５のいずれかに記載の半導体装置におい
て、前記配線基板を前記半導体素子及び前記突起電極が
配設される本体部と、該本体部と別体とされており、前
記測定パッドが形成される測定パッド形成領域部と、前
記本体部と前記測定パッド形成領域部とを電気的に接続
する接続部とにより構成したことを特徴とするものであ
る。
【００３２】また、請求項１７記載の発明では、前記請
求項１乃至１６のいずれかに記載の半導体装置におい
て、前記保持部材を分割された複数個の保持部材分割体
により構成すると共に、該複数個の保持部材分割体を弾
性材を介在させて接合した構成としたことを特徴とする
ものである。
【００３３】更に、請求項１７記載の発明では、前記請
求項１乃至１７のいずれかに記載の半導体装置におい
て、前記突起電極に代えて、球状金属，柱状金属，針状
金属，及び平面金属の内、少なくともいずれか一の電極
を用いたことを特徴とするものである。
【００３４】上記の各手段は次のように作用する。請求
項１記載の発明によれば、突起電極が配設されたリード
のアウターリード部よりも更に外周位置に、試験を行う
際に用いる測定パッド部を形成したことにより、この測
定パッド部を用いて試験を行うことが可能となる。ま
た、測定パッド部はアウターリード部よりも更に外周位
置に配設されているため、突起電極を実装基板に実装し
た後においても試験を行うことが可能となる。
【００３５】更に、試験を行う際に用いるプローブ（試
験用針）は突起電極ではなく測定パッド部に当接され試
験が行われるため、試験時に突起電極に傷が付くことを
防止でき、突起電極の高さ及び形状は均一化されるため
実装性を向上することができる。
【００３６】また、請求項２乃至４記載の発明によれ
ば、配線基板を保持部材に沿って折曲し、測定パッド部
を少なくとも保持部材の底面，側面，或いは上面の何れ
かに配設したことにより、試験を容易に行うことができ
る。即ち、保持部材の底面を除く位置とは保持部材の側
面或いは上面であり、実装状態において外部に露出する
ためプローブを当接し易い位置である。
【００３７】これに対し、保持部材の底面は実装状態に
おいて実装基板と対向するため、突起電極の高さ分しか
離間寸法のない保持部材と実装基板との間にプローブを
挿入して電気的に接続を取ることは困難である。よっ
て、測定パッド部を保持部材の底面を除く位置に配設す
ることにより、試験を容易に行うことができる。
【００３８】また、請求項５記載の発明によれば、保持
部材に配線基板の折曲位置を案内する案内凹部を形成し
たことにより、配線基板の折曲部分の位置決めを案内凹
部により行うことができるため、上記折曲部分の位置決
めを容易に行うことができる。
【００３９】また、請求項６及び７記載の発明によれ
ば、放熱板を半導体素子と熱的に接続した構成で設けた
ことにより、半導体素子で発生する熱を効率よく放熱す
ることができる。また、請求項８記載の発明によれば、
保持部材を高熱伝導性部材により形成すると共に、この
保持部材を半導体素子と熱的に接続したことにより、保
持部材を放熱板として用いることができるため、部品点
数を増すことなく半導体素子の冷却を効率良く行うこと
ができる。
【００４０】また、請求項９記載の発明によれば、半導
体素子をキャビティ内に気密封止したことにより、半導
体素子を高い気密性及び放熱性をもって封止することが
できる。また、請求項１０記載の発明によれば、半導体
素子をキャビティ内に樹脂封止したことにより、安価に
量産性をもって半導体素子を封止することができる。
【００４１】また、請求項１１記載の発明によれば、保
持部材にキャビティと外部を連通するベント部を一方向
或いは多方向に延在するよう形成したことにより、半導
体素子をモールド樹脂による樹脂封止する構成におい
て、モールド樹脂をキャビティに円滑に導入することが
できる。また、保持部材にベント部を形成することによ
り、樹脂モールドする際に用いるモールド金型の構成を
簡単化することができる。
【００４２】また、請求項１２記載の発明によれば、放
熱板をモールド金型の一部として用いて半導体素子をキ
ャビティ内に樹脂封止することにより、樹脂モールドす
る際に用いるモールド金型の構成を簡単化することがで
きる。
【００４３】また、請求項１３記載の発明によれば、配
線基板に半導体素子を支持するサポート部材を設けたこ
とにより、半導体素子を確実に配線基板に搭載すること
が可能となり、例えば樹脂封入時等において半導体素子
が配線基板から離脱することを防止することができる。
【００４４】また、請求項１４記載の発明によれば、サ
ポート部材と半導体素子との間に緩衝部材を配設したこ
とにより、半導体装置に外部衝撃が印加されても、緩衝
部材によりこの衝撃は吸収される。よって、衝撃により
半導体素子がリードから離脱することを防止でき、半導
体素子とリードとの電気的接続における信頼性を向上さ
せることができる。
【００４５】また、請求項１５記載の発明によれば、配
線基板に測定パッド部が形成された複数の測定パッド形
成領域を形成すると共に、この測定パッド形成領域の少
なくとも一辺が傾斜を有した構成とすることにより、測
定パッド部をこの傾斜した辺に沿って配設することが可
能となる。これにより、隣接する測定パッド部の間隔を
広くすることができ、よって試験時においてプローブの
接続を容易に行うことが可能となる。
【００４６】また、請求項１６記載の発明によれば、半
導体素子及び突起電極が配設される本体部と、測定パッ
ドが形成される測定パッド形成領域部と分離し、この本
体部と測定パッド形成領域部とを接続部により電気的に
接続することにより配線基板を構成したことにより、本
体部と測定パッド形成領域部を夫々別個に製造すること
が可能となる。
【００４７】本体部と測定パッド形成領域部が一体的し
た構成の配線基板では、これを製造するために大きな基
材が必要となり、またデッドスペースも多く発生し製品
コストの上昇につながってしまう。これに対し、配線基
板を本体部と測定パッド形成領域部に分割し、本体部と
測定パッド形成領域部を夫々別個に製造することによ
り、大きな基材は不要となりまたデッドスペースも少な
くなるため、製品コストの低減を図ることができる。
【００４８】また、請求項１７記載の発明によれば、保
持部材を分割された複数個の保持部材分割体により構成
すると共に、この複数個の保持部材分割体を弾性材を介
在させて接合したことにより、実装時等に加熱処理を行
った場合、個々の保持部材分割体で発生する熱膨張を弾
性材において吸収することができ、熱膨張に起因して半
導体素子とリードとの接続位置及び突起電極とリードと
の接続位置にストレス（応力）が印加されることを防止
することができる。
【００４９】更に、請求項１８記載の発明によれば、突
起電極に代えて、球状金属，柱状金属，針状金属，及び
平面金属の内、少なくともいずれか一の電極を用いたこ
とにより、容易かつ確立された形成技術を用いて外部接
続端子を形成することができる。また、外部接続端子の
種類を適宜選定することが可能となるため、外部接続端
子を実装側の基板に対応させることができる。
【００５０】
【発明の実施の形態】次に本発明の実施の形態について
図面と共に説明する。尚、以下説明する各実施例におい
ては、Ｔ−ＢＧＡ(Tape-Ball Grid Array)構造の半導体
装置を例に挙げて本発明を説明するが、他のＢＧＡ構造
の半導体装置においても本発明を適用することができ
る。
【００５１】先ず、本発明の第１実施例について説明す
る。図１及び図２は本発明の第１実施例である半導体装
置１０を示している。図１は半導体装置１０の断面図で
あり、また図２は半導体装置１０の平面図である。半導
体装置１０は、大略すると半導体素子１１，配線基板１
２，保持部材１３，突起電極１４，及び封止樹脂１５等
により構成されている。
【００５２】半導体素子１１はいわゆるベアチップであ
り、その下面には複数のバンプ電極１６が形成されてい
る。この半導体素子１１は、フリップチップボンディン
グされることにより配線基板１２に電気的にまた機械的
に接続されている。配線基板１２は、ベースフィルム１
７，リード１８及び絶縁膜１９等により構成されてい
る。ベースフィルム１７は例えばポリイミド等の可撓性
を有した絶縁性フィルムであり、このベースフィルム１
７には例えば銅箔等の導電性金属膜により所定パターン
のリード１８が形成されている。
【００５３】また、ベースフィルム１７はリード１８及
び絶縁膜１９に比べてその厚さが大であり、また機械的
強度も高く設定されている。よって、リード１８及び絶
縁膜１９はベースフィルム１７に保持された構成とされ
ている。また、上記のようにベースフィルム１７は可撓
性を有しており、かつリード１８及び絶縁膜１９は膜厚
が薄いため、配線基板１２は折り曲げ可能な構成とされ
ている。更に、このベースフィルム１７の略中央位置に
は、半導体素子１１を装着するための装着孔１７ａが形
成されている。
【００５４】一方、リード１８は半導体素子１１に配設
されたバンプ電極１６の数に対応して複数個形成されて
おり、インナーリード部２０，アウターリード部２１，
及び本発明の要部となる測定パッド部２２を一体的に形
成した構成とされている。インナーリード部２０はリー
ド１８の内側に位置する部分であり、半導体素子１１の
バンプ電極１６が接合される部位である。また、アウタ
ーリード部２１はインナーリード部２０に対し外周に位
置する部分であり、突起電極１４が接続される部位であ
る。また、測定パッド部２２はアウターリード部２１よ
り更に外周に位置する部分であり、後述するように試験
工程時にプローブ（測定用針）が当接される部位であ
る。
【００５５】また、絶縁膜１９は絶縁性の樹脂膜であ
り、リード１８の突起電極１４及び測定パッド部２２が
配設される部位を除いて被膜形成されている。この絶縁
膜１９によりリード１８は保護される構成となってい
る。一方、保持部材１３は例えば銅或いはアルミニウム
等の金属材料により形成されている。この保持部材１３
の中央部には、前記したベースフィルム１７に形成され
た装着孔装着孔１７ａと対向するよう構成されたキャビ
ティ２３が形成されている。
【００５６】本実施例においては、キャビティ２３は保
持部材４を上下に貫通した穴として構成されている。ま
た、この保持部材１３は平面視した状態で矩形状とされ
ており、従ってキャビティ２３が形成されることにより
保持部材１３は矩形枠状形状を有した構造となる。
【００５７】前記した配線基板１２は上記構成とされた
保持部材４の下面に接着等により接合され、これにより
可撓性を有した配線基板１２は保持部材４に保持された
構成となる。また、配線基板１２が保持部材１３に配設
された状態において、前記したリード１８のインナーリ
ード部２０はキャビティ２３内に延出するよう構成され
ている。半導体素子１１は、このキャビティ２３内に延
出したインナーリード部２０にフリップチップ接合さ
れ、従って半導体素子１１はキャビティ２３内に位置し
た構成となる。
【００５８】また、リード１８のアウターリード部２１
は保持部材１３の背面側に位置するよう配設されてお
り、このアウターリード部２１には突起電極１４が配設
される。本実施例では、突起電極１４として半田バンプ
を用いており、この突起電極１４は半田ボールをアウタ
ーリード部２１の絶縁膜１９が設けられていない部位に
接合することにより形成される。
【００５９】この際、上記したように突起電極１４が配
設されるアウターリード部２１は保持部材１３の背面側
に位置しており、可撓性を有する配線基板１２を用いて
もアウターリード部２１は保持部材１３により可撓変形
が規制されている。よって、可撓性を有する配線基板１
２を用いても、配設される突起電極１４の位置にバラツ
キが発生するようなことはなく、実装性を向上させるこ
とができる。
【００６０】一方、測定パッド部２２は前記したように
アウターリード部２１の更に外周位置に形成されるが、
配線基板１２の測定パッド部２２が配設される領域（以
下、測定パッド形成領域２４という）は、半導体装置１
を平面視した状態において保持部材１３の外周縁より更
に外方に延出した構成とされている。
【００６１】即ち、平面視した状態において、配線基板
１２のは保持部材１３よりも広い面積を有した構成とさ
れており、測定パッド部２２は保持部材１３の外周縁よ
り延出した測定パッド形成領域２４の下面に形成された
構成となっている。リード１１を上記構成とすることに
より、半導体素子１１はインナーリード部２０及びアウ
ターリード部２１を介して突起電極１４と電気的に接続
され、かつ測定パッド形成領域２４とも電気的に接続さ
れた構成となる。
【００６２】尚、半導体素子１１が装着されたキャビテ
ィ２３内には封止樹脂１５が配設されており、これによ
り半導体素子１１及びリード１８のインナーリード部２
０を保護する構成とされている。また、図２に示される
２８は、半導体装置１０の位置決めを行うための位置決
め穴である。
【００６３】続いて、上記構成とされた半導体装置１０
の試験工程時における動作及び作用について説明する。
前記したように、半導体装置１０には信頼性を確保する
ために試験を行う必要がある。この信頼性試験はプロー
ブ（試験用針）を用い、予め試験装置と接続してあるプ
ローブを半導体装置１０に電気的に接続し、これにより
半導体装置１０の電気的動作試験を行う。従来では、プ
ローブを突起電極５に当接することにより突起電極５と
試験装置とを電気的に接続し半導体装置１の電気的動作
試験を行う構成とされていたため（図４６及び図４７参
照）、突起電極５に傷が生じる等の問題点が発生するこ
とは前述した通りである。
【００６４】これに対して本実施例に係る半導体装置１
０は、測定パッド部２２が突起電極１４が配設されたリ
ードのアウターリード部２１よりも更に外周位置に配設
されており、かつ測定パッド部２２は上記のように半導
体素子１１に電気的に接続されているため、この測定パ
ッド部２２を用いて半導体装置１０の電気的動作試験を
行うことが可能となる。
【００６５】具体的な試験方法としては、プローブ２５
（図１に示す）を測定パッド形成領域２４の下部に侵入
させ、その下部より測定パッド部２２にプローブ２５を
当接させる。この際、測定パッド形成領域２４の上部に
は保持部材１３は配設されていないため、プローブ２５
を測定パッド部２２に押し当てることにより可撓性を有
する測定パッド形成領域２４は可撓し、その弾性復元力
がプローブ２５を押圧する力として作用する。このた
め、測定パッド部２２とプローブ２５との電気的接続を
確実に行うことができる。
【００６６】また、上記説明から明らかなように、試験
を行う際に用いるプローブ２５は突起電極１４ではなく
測定パッド部２２に当接され試験が行われるため、試験
時に突起電極１４に傷が付くことを防止でき、突起電極
１４の高さ及び形状は均一化されるため実装性を向上す
ることができる。
【００６７】更に、測定パッド部２２が突起電極１４の
配設領域よりも外周位置に配設されていることにより、
突起電極１４を実装基板２６（図１に一点鎖線で示す）
に実装した後においても電気的動作試験を行うことが可
能となる。即ち、突起電極１４を実装基板２６に実装し
た後は、最外周位置に位置する突起電極（特に、参照符
号１４ａで示す）についてはプローブ２５を接続するこ
とができるものの、それより内側に位置する突起電極１
４についてはプローブ２５を接続することができない。
【００６８】しかるに、図２に示されるように測定パッ
ド部２２は突起電極１４の配設領域よりも外周位置に配
設され、かつ平板状のパッド構成とされているため、突
起電極１４を実装基板２６に実装した後においても電気
的動作試験を行うことが可能となる。これにより、実装
後における半導体装置１０の信頼性を確保することが可
能となる。
【００６９】一方、配線基板１２に測定パッド形成領域
２４を形成することにより、導体装置１０が大型化して
しまうことが考えられる。しかるに、この点は測定パッ
ド形成領域２４を試験が終了した後に切断除去すること
により解決することができる。これについて図３及び図
４を用いて説明する。
【００７０】図３及び図４は実際に半導体装置１０が試
験工程にある状態を示しており、各図に示す例は半導体
製造工程のひとつである試験工程終了後に測定パッド形
成領域２４を切断除去する方法を示している。図３に示
されるように、試験工程では試験効率を向上させるた
め、フイルムキャリア２７（配線基板１２のベースフィ
ルム１７と一体化された構成となっている）に複数個の
半導体装置１０を連設された状態で試験を行う。そし
て、図４に示されるように、試験終了後にフイルムキャ
リア２７の切断処理を行うことにより個々の半導体装置
１０とする。
【００７１】この際、フイルムキャリア２７の切断位置
を保持部材１３の外周位置に設定する。この切断位置の
設定は、フイルムキャリア２７の切断用金型を適宜設計
することにより容易に実現することができる。これによ
り、フイルムキャリア２７の切断処理時に測定パッド形
成領域２４はフイルムキャリア２７側に残ることにな
り、半導体装置１０の製造工程を増やすことなく、信頼
性が高くかつ小型化の半導体装置１０を実現することが
できる。尚、実装後における試験を行う場合には、実装
後試験を実施した後に図１に矢印Ａ−Ａで示す位置で測
定パッド形成領域２４を除去すればよい。
【００７２】続いて、本発明の第２実施例について説明
する。図５乃至図７は本発明の第２実施例である半導体
装置３０を示している。図５は半導体装置３０の分解図
であり、図６は半導体装置３０の断面図であり、更に図
７は半導体装置３０の要部を拡大して示す図である。
尚、図５乃至図７において、図１及び図２に示した第１
実施例に係る半導体装置１０の構成と対応する構成につ
いては同一符号を附してその説明を省略するものとす
る。
【００７３】第２実施例に係る半導体装置３０は、配線
基板３１を保持部材１３に沿って折曲し、測定パッド部
２２を保持部材１３の上面１３ａに配設したことを特徴
とするものである。本実施例で用いる配線基板３１は、
第１実施例に係る半導体装置１０に用いた配線基板１２
と同様に、ベースフィルム１７，リード１８及び絶縁膜
１９とにより構成されている。しかるに、本実施例に係
る配線基板３１は、その折り曲げ部３２及び保持基板１
３の側面部１３ｂと対向する対向部３３においてはベー
スフィルム１７が配設されておらず、代わりにフレック
ス樹脂３４（梨地で示す）が配設されている。
【００７４】このように、折り曲げ部３２及び対向部３
３においてベースフィルム１７を除去した構成とするこ
とにより、配線基板３１の折曲形成を容易に行うことが
できる。また、ベースフィルム１７の代わりに配設され
るフレックス樹脂３４は、例えば所定の粘性を有した絶
縁性樹脂（例えば、半導体製造工程で用いるレジスト剤
等）であり、ベースフィルム１７の折り曲げを許容しつ
つ露出したリード１８を保持しうる構成とされている。
【００７５】図８は、上記構成とされた配線基板３１の
折り曲げ前の状態を示す平面図である。同図に示される
ように、配線基板３１はインナーリード部２０及びアウ
ターリード部２１が配設された本体部３５と、測定パッ
ド部２２が形成された測定パッド形成領域２４とにより
構成されており、よってて半導体素子１１及び突起電極
１４と配線基板３１の本体部３５に配設されることとな
る。
【００７６】また、本実施例では測定パッド形成領域２
４は長方形状を有しており、略正方形形状とされた本体
部３５の外周四辺と夫々対向するよう４個配置されてい
る。この各測定パッド形成領域２４と本体部３５とはリ
ード１８により接続されており、また測定パッド形成領
域２４と本体部３５との離間部分には、前記したように
フレックス樹脂３４が配設されている。
【００７７】上記構成よりなる半導体装置３０を製造す
るには、先ず半導体素子１１を配線基板３１の本体部３
５に配設されたインナーリード部２０にフリップチップ
接合し、続いて保持部材１３を本体部３５に接着剤等に
より接合する。この際、保持部材１３の形状は本体部３
５と対応するよう構成されている。
【００７８】続いて、本体部３５及び保持部材１３から
延出している部分を保持部材１３に沿って折り曲げ処理
し、測定パッド形成領域２４を保持部材１３の上面に接
着剤等を用いて接合する。更に、保持部材１３に形成さ
れているキャビティ２３に封止樹脂１５を装填すること
により半導体装置３０は完成する。
【００７９】図９は半導体装置３０を平面視した状態を
示している。同図に示されるように、半導体装置３０は
保持部材１３の上面１３ａに４個の測定パッド形成領域
２４が配設された構成とされており、また測定パッド形
成領域２４に形成された測定パッド部２２は外部に向け
露出した構成となっている。
【００８０】上記のように、本実施例に係る半導体装置
３０は、配線基板３１を保持部材１３に沿って折曲し、
測定パッド部２２を保持部材１３の上面１３ａに配設し
たことにより、電気的動作試験を容易に行うことができ
る。即ち、第１実施例に係る半導体装置１０（図１参
照）では、測定パッド形成領域２４に形成された測定パ
ッド部２２が下を向いた構成であり、上部からはベース
フィルム１７により見えない測定パッド部２２に対して
プローブ２５を接続させる必要があるが、本実施例に係
る半導体装置３０では保持部材１３の上面１３ａに測定
パッド部２２が存在するため、容易かつ確実にプローブ
２５を測定パッド部２２に接続することができる。
【００８１】また、本実施例に係る半導体装置３０で
は、第１実施例と異なり測定パッド形成領域２４を試験
終了後に除去する必要がなくなり、製造工程の簡単化を
図ることができる。また、半導体装置３０を実装基板に
実装する前及び後の双方において試験を行うことが可能
となる。
【００８２】図１０及び図１１は、上記した第２実施例
の半導体装置３０に用いた配線基板３０の他実施例であ
る配線基板３１Ａを示している。図１０は配線基板３１
Ａの平面図であり、図１１は配線基板３１Ａを用いた半
導体装置３０の平面図である。尚、図１０及び図１１に
おいて、第２実施例に係る半導体装置３０の構成と同一
構成については同一符号を附してその説明を省略する。
【００８３】本実施例に係る配線基板３１Ａは、前記し
た配線基板３０と同様に測定パッド部２２が形成された
複数（本実施例では４個）の測定パッド形成領域３６を
形成すると共に、この測定パッド形成領域３６の少なく
とも一辺に傾斜辺３７を有する構成としたことを特徴と
するものである。
【００８４】具体的には、本実施例に係る配線基板３１
Ａは個々の測定パッド形成領域３６が五角形の形状を有
しており、従って測定パッド形成領域３６は二つの傾斜
辺３７を有した構成とされている。尚、本体部３５と各
測定パッド形成領域３６との間のベースフィルム１７は
除去されており、このベースフィルム１７に代わってフ
レックス樹脂３４が配設された構成は前記した配線基板
３０と同様である。
【００８５】上記のように測定パッド形成領域３６を五
角形形状とし、その外周辺が二つの傾斜辺３７を有した
構成とすることにより、図１１に示されるように測定パ
ッド部３２をこの傾斜辺３７沿って配設することが可能
となる。これにより、隣接する測定パッド部３２の間隔
を広くすることができ、よって電気的導通試験時におい
てプローブ２５の接続を容易に行うことが可能となる。
【００８６】また、半導体素子１１が高密度化しバンプ
電極１６の数が増大しても、上記のように隣接する測定
パッド部３２間のパッドピッチが広くなることにより、
これに十分対応することが可能となる。尚、図１０及び
図１１に示す実施例では、測定パッド形成領域３６の形
状を五角形とした例を示したが、測定パッド形成領域３
６の形状は五角形に限定されるものではなく、測定パッ
ド形成領域の少なくとも一つの外周辺を傾斜面とするこ
とにより本実施例の効果を実現することができる。
【００８７】図１２及び図１３は、上記した第２実施例
に係る半導体装置３０に用いた保持部材１３の他実施例
である保持部材１３Ａを示している。図１２は保持部材
１３Ａの平面図であり、図１３は保持部材１３Ａを用い
た半導体装置３０の平面図である。尚、図１２及び図１
３において、第２実施例に係る半導体装置３０の構成と
同一構成については同一符号を附してその説明を省略す
る。
【００８８】本実施例に係る保持部材１３Ａは、その側
面部１３ｂに配線基板１２（３１）の折曲位置を案内す
る案内凹部３８を形成したことを特徴とするものであ
る。この案内凹部３８の大きさは測定パッド形成領域２
４（３６）の幅寸法と対応するよう構成されており、ま
た配設位置は測定パッド形成領域２４（３６）の配設位
置に設定されている。
【００８９】上記のように保持部材１３Ａに配線基板１
２（３１）の折曲位置を案内する案内凹部３８を形成し
たことにより、配線基板１２（３１）の折曲部の位置決
めを案内凹部３８により行うことができる。このため、
図１３に示されるように、測定パッド形成領域２４（３
６）を所定位置に精度良く配設することができ、電気的
導通試験を自動化しプローブ２５が自動的に測定パッド
部２２に接続される構成としても、確実にプローブ２５
と測定パッド部２２との接続を行うことができる。
【００９０】続いて、上記した第２実施例に係る半導体
装置３０の第１乃至第３変形例について説明する。図１
４乃至図１６は、第２実施例に係る半導体装置３０の変
形例である半導体装置３０Ａ〜３０Ｃを夫々示してい
る。図１４は第１変形例に係る半導体装置３０Ａの断面
図、図１５は第２変形例に係る半導体装置３０Ｂの断面
図、図１６は第３変形例に係る半導体装置３０Ｃの断面
図である。各図において、第２実施例に係る半導体装置
３０の構成と対応する構成には同一符号を附してその説
明を省略する。
【００９１】先ず、図１４を用いて第１変形例である半
導体装置３０Ａについて説明する。第２実施例に係る半
導体装置３０では、フレックス樹脂３４をリード１８の
両面に配設し、これによりリード１８を保護する構成と
されていた。これに対し、本変形例に係る半導体装置３
０Ａでは、リード１８の外側に配設されたフレックス樹
脂３４を取り除き、リード１８を露出させた構成とした
ことを特徴とするものである。
【００９２】上記構成とすることにより、半導体装置３
０Ａの側部位置（即ち、保持部材１３の側面部１３ｂと
対向する位置）を第２の測定パッド形成領域３９として
用いることが可能となる。即ち、電気的導通試験時にお
いてプローブ２５の接続部位として、第２実施例に係る
半導体装置３０においても形成されていた測定パッド形
成領域２４（本変形例の説明では第１の測定パッド形成
領域２４という）と、本変形例において新たに形成され
た第２の測定パッド形成領域３９とを選択的或いは同時
に用いることが可能となり、プローブ２５の接続処理を
容易とすることができる。
【００９３】次に、図１５を用いて第２変形例である半
導体装置３０Ｂについて説明する。本変形例に係る半導
体装置３０Ｂは、図１４に示した第１変形例である半導
体装置３０Ａにおいて、第１の測定パッド形成領域２４
を除去した構成としたことを特徴とするものである。よ
って、本変形例に係る半導体装置３０Ｂでは、側面部に
位置する測定パッド形成領域３９にプローブ２５を接続
させて電気的導通試験を行う構成となる。
【００９４】上記構成とすることにより、配線基板３１
の面積を小さくすることができ、これに伴い配線基板３
１の材料費の低減できるため、半導体装置３０Ｂのコス
ト低減を図ることができる。また、半導体装置３０Ｂの
側面部のみに測定パッド形成領域３９が形成された構成
でも、突起電極１４に傷を付けることなく、また実装後
においても半導体装置３０Ｂに対して電気的導通試験を
行うことができる。
【００９５】次に、図１６を用いて第３変形例である半
導体装置３０Ｃについて説明する。本変形例に係る半導
体装置３０Ｃは、保持部材１３の側面部１３ｂと対向す
る部分全体にわたりベースフィルム１７を除去するので
はなく、ベースフィルム１７の配線基板３１が折り曲げ
られる位置にスリット１７ａを形成したことを特徴とす
るものである。
【００９６】上記構成とすることにより、保持部材１３
の側面部１３ｂと対向する位置にベースフィルム１７が
残存する構成となるため、折り曲げ処理時におけるリー
ド１８の保護を確実に行うことができる。また、フレッ
クス樹脂３４の使用量が低減するため、半導体装置３０
Ｃのコスト低減を図ることができる。
【００９７】続いて、本発明の第３実施例について説明
する。図１７は本発明の第３実施例である半導体装置４
０を示している。尚、図１７において、前記した第２実
施例に係る半導体装置３０の構成と対応する構成につい
ては同一符号を附してその説明を省略する。
【００９８】本実施例に係る半導体装置４０は、半導体
素子１１と熱的に接続した構成で放熱板４１を設けたこ
とを特徴とするものである。放熱板４１は例えば銅（Ｃ
ｕ）或いはアルミニウム（Ａｌ）等の熱伝導性の良好な
金属材料により形成されており、本実施例においては放
熱板４１の平面的な大きさは保持部材１３と等しくなる
よう構成されている。
【００９９】この放熱板４１は保持部材１３の上部に接
着剤等を用いて接合されており、従って本実施例では保
持部材１３と放熱板４１とは積層させた構成とされてい
る。また、上記接合状態で放熱板４１の下面は半導体素
子１１に当接するよう構成されおり、これにより放熱板
４１は半導体素子１１と熱的に接続された構成となって
いる。
【０１００】上記接合処理を行う際、配線基板３１の折
り曲げ処理を適正に行うためには、保持部材１３と放熱
板４１とがずれないように精度良く位置決めして接合処
理を行う必要がある。このため図１８及び図１９に示さ
れるように、保持部材１３及び放熱板４１の角部には同
一形状を有した切欠部４２，４３が形成されている。
【０１０１】そして、保持部材１３に形成された切欠部
４２と放熱板４１に形成された切欠部４３とを位置合わ
せることにより、保持部材１３と放熱板４１との位置決
めが行える構成とされている。このように、切欠部４
２，４３を設けることにより、保持部材１３及び放熱板
４１の位置決めを容易に行うことができる。
【０１０２】上記構成とされた本実施例に係る半導体装
置４０によれば、放熱板４１を設け、この放熱板４１を
半導体素子１１と熱的に接続した構成としたことによ
り、半導体素子１１で発生する熱を効率よく放熱するこ
とができ、半導体素子１１の適正な動作を確保すること
ができる。また、保持部材１３を熱伝導性の良好な材料
により形成することにより、半導体素子１１の放熱効率
を更に向上することができる。
【０１０３】図２０は、上記した第３実施例に係る半導
体装置４０の変形例である半導体装置４０Ａを示してい
る。上記した第３実施例に係る半導体装置４０では、保
持部材１３と放熱板４１の平面的な大きさを同一とした
が、本変形例に係る半導体装置４０Ａは、放熱板４１Ａ
の平面的な大きさを保持部材１３に対して小さくしたこ
とを特徴とするものである。具体的には、保持部材１３
の上面１３ａに放熱板４１Ａを配設した状態において、
放熱板４１Ａは測定パッド形成領域２４の内側に位置す
るよう構成されている。
【０１０４】上記のように、放熱板４１Ａを保持部材１
３に対して小さく構成することにより、測定パッド形成
領域２４を放熱板４１Ａの上部に配設する構成に比べて
半導体装置４０Ａの薄型化を図ることができる。続い
て、本発明の第４実施例について説明する。
【０１０５】図２１は本発明の第４実施例である半導体
装置５０を示している。尚、図２１において、前記した
第２実施例に係る半導体装置３０の構成と対応する構成
については同一符号を附してその説明を省略する。前記
した第３実施例に係る半導体装置４０は保持部材１３と
放熱板４１とを別体とした構成であったが、本実施例に
係る半導体装置５０では、保持部材５１を第３実施例に
係る保持部材１３と放熱板４１とが一体化した構成とし
たことを特徴とするものである。
【０１０６】即ち、本実施例に係る半導体装置５０を構
成する保持部材５１は、高熱伝導性を有する金属材料
（銅，アルミニウム等）により形成されており、かつ半
導体素子１１と熱的に接続された構成とされている。具
体的には、保持部材５１の中央位置には有底状のキャビ
ティ５２が形成されており、配線基板３１が保持部材５
１に接合された状態で、配線基板３１に配設されている
半導体素子１１の上面がキャビティ５２の底部に当接す
るよう構成されている。この構成とすることにより、半
導体素子１１は保持部材５１と熱的に接続された構成と
なる。
【０１０７】半導体装置５０を上記構成とすることによ
り、保持部材５１を放熱板として用いることが可能とな
る。よって、第３実施例に係る半導体装置４０のように
保持部材１３と放熱板４１とを別体とする構成に比べ、
部品点数を増すことなく半導体素子１１の冷却を効率良
く行うことができる。
【０１０８】続いて、本発明の第５乃至第７実施例につ
いて説明する。本発明の第５乃至第７実施例に係る半導
体装置６０Ａ〜６０Ｃは、半導体素子１１の封止構造に
特徴を有するものである。以下、各実施例について図２
２乃至図２４を用いて説明する。尚、図２２乃至図２４
において、図２１に示した第４実施例に係る半導体装置
５０の構成と対応する構成については同一符号を附して
その説明を省略する。
【０１０９】図２２は第５実施例に係る半導体装置６０
Ａを示している。本実施例に係る半導体装置６０Ａは、
半導体素子１１をキャビティ５２内に気密封止したこと
を特徴とするものである。具体的には、キャップ６１を
配線基板３１を介して保持部材５１にキャビティ５２内
の気密状態を維持しつつ接合した構成とされている。上
記のように、半導体素子１１をキャビティ５２内に気密
封止したことにより、半導体素子１１を高い気密性及び
放熱性をもって封止することができ、半導体装置６０Ａ
の信頼性を向上させることができる。
【０１１０】また、図２３は第６実施例に係る半導体装
置６０Ｂを示している。本実施例に係る半導体装置６０
Ｂは、封止樹脂１５により半導体素子１１をキャビティ
５２内に樹脂封止したものであり、特に封止樹脂１５を
モールド成形したことを特徴とするものである。
【０１１１】更に、図２４は第７実施例に係る半導体装
置６０Ｃを示している。本実施例に係る半導体装置６０
Ｃも、封止樹脂１５により半導体素子１１をキャビティ
５２内に樹脂封止したものであり、特に封止樹脂１５を
シリンダ６２を用いてポッティングにより装填したこと
を特徴とするものである。
【０１１２】第６及び第７実施例に係る半導体装置６０
Ｂ，６０Ｃは、上記のように半導体素子１１をキャビテ
ィ５２内に封止する手段として樹脂封止を用いているた
め、半導体素子１１の封止を安価に量産性をもって行う
ことができる。特に第６実施例に係る半導体装置６０Ｂ
ではモールド成形により樹脂封止を行っているため、精
度の高い封止処理を行うことができる。また、第７実施
例に係る半導体装置６０Ｃではポッティングにより樹脂
封止を行っているため、金型コストは不要となり安価に
封止処理を行うことができる。
【０１１３】続いて、本発明の第８実施例について説明
する。図２５は本発明の第８実施例に係る半導体装置７
０を示している。尚、図８において前記した第２実施例
に係る半導体装置３０（図５乃至図７参照）の構成と対
応する構成については同一符号を附してその説明を省略
する。
【０１１４】本実施例に係る半導体装置７０は、前記し
た第６実施例に係る半導体装置６０Ｂと同様に封止樹脂
１５をモールド成形するものであり、特に保持部材７１
にキャビティ２３と外部を連通するベント部７２を一方
向或いは多方向に延在するよう形成し、モールド成形に
よる樹脂封止を可能としたことを特徴とするものであ
る。図示されるように、モールド成形処理が終了した完
成状態において、封止樹脂１５はベント部７２の内部に
も充填された構成とされている。
【０１１５】図２７及び図２８は、本実施例に係る半導
体装置７０に用いる保持部材７１を示す平面図である。
尚、図２７（Ａ）及び図２８（Ａ）は保持部材７１の平
面図であり、図２７（Ｂ）及び図２８（Ｂ）は配線基板
３１を配設した状態の保持部材７１の平面図（測定パッ
ド形成領域２４の図示は省略している）である。
【０１１６】図２７に示す保持部材７１は、ベント部７
２を一方向にのみ延出するよう形成した構成を示してい
る。また、図２８に示す保持部材７１は、ベント部７２
を多方向（同図に示す例では、４方向）に延出するよう
形成した構成を示している。このベント部７２はキャビ
ティ２３と外部を連通する通路を形成する構成であれ
ば、保持部材７１に溝を形成した構成でも、また切欠を
形成した構成としてもよい。図２７及び図２８では切欠
部によりベント部７２を形成した構成を示している。従
って、図２８に示す例では保持部材７１は４個に分割さ
れた構成となっている。
【０１１７】図２６は半導体装置７０の製造工程におけ
る樹脂封止工程を示す図である。同図に示すように、樹
脂封止工程では上型７３及び下型７４とにより構成され
るモールド金型７５に、配線基板１２が配設された保持
部材７１を装着して樹脂モールドを行う。上型７３には
封止樹脂１５が注入されるゲート７６が形成されると共
に、封止樹脂１５が充填される空間部であるキャビティ
部７７，７８が形成されている。
【０１１８】ゲート７６から封止樹脂１５が注入される
と、上型７３及び下型７４に形成されたキャビティ部７
７，７８及び保持部材７１に形成されたキャビティ２３
が形成する空間内に封止樹脂１５は充填されていく。こ
の際、封止樹脂１５が充填されることにより上記空間内
の空気は封止樹脂１５に押圧されるが、この空気は保持
部材７１に形成されているベント部７２を介して外部に
排出される。
【０１１９】図２６，図２７（Ｂ）及び図２８（Ｂ）に
ベント部７２を介して空気が排出される様子を矢印で示
す。このように、ベント部７２を介してキャビティ部７
７，７８及びキャビティ２３が形成する空間内の空気が
排出されることにより、封止樹脂１５の充填処理を円滑
に行うことができる。
【０１２０】また、本実施例のようにベント部７２を保
持部材７１に形成することにより、モールド金型７５を
構成する上型７３及び下型７４にベント部７２を形成す
る必要はなくなり、よってモールド金型７５の簡単化及
び低コスト化を図ることができる。
【０１２１】続いて、本発明の第９実施例について説明
する。図２９は本発明の第９実施例に係る半導体装置８
０を示している。尚、図９において前記した第８実施例
に係る半導体装置７０の構成と対応する構成については
同一符号を附してその説明を省略する。
【０１２２】本実施例に係る半導体装置８０は、前記し
た第８実施例に係る半導体装置７０と同様に保持部材７
１にベント部７２を形成すると共に、前記した第３実施
例に係る半導体装置４０（図１７参照）と同様に放熱板
８１を設けた構成とされている。
【０１２３】更に、本実施例に係る半導体装置８０は、
封止樹脂１５をモールド形成する際に放熱板８１をモー
ルド金型の一部として用いることを特徴とするものであ
る。本実施例では、放熱板８１を下型として用いた例を
示している。前記したように、放熱板８１は金属材料に
より形成されているため、モールド金型の一部として用
いることは可能である。
【０１２４】上記のように、放熱板８１をモールド金型
の一部として用いて半導体素子１１をキャビティ２３内
に樹脂封止することにより、モールド金型を構成する上
型或いは下型の何れか一方を不要とすることができ、モ
ールド金型の構成の簡単化及び金型コストの低減を図る
ことができる。
【０１２５】続いて、本発明の第１０実施例について説
明する。図３０は本発明の第１０実施例に係る半導体装
置９０を示している。尚、図３０において前記した第３
実施例に係る半導体装置４０（図１７参照）の構成と対
応する構成については同一符号を附してその説明を省略
する。
【０１２６】本実施例に係る半導体装置９０は、配線基
板９１に半導体素子１１を支持するサポート部材９２を
設けたことを特徴とするものである。このサポート部材
９２は、配線基板９１を構成するベースフィルム１７と
一体的に形成されており、図３１に示されるように、イ
ンナーリード部２０と同様にキャビティ２３内に延出す
るよう構成されている。
【０１２７】また、半導体素子１１がインナーリード部
２０にフリップチップ実装された状態で、上記サポート
部材９２はその上部に半導体素子１１を載置する構成と
されており、これにより半導体素子はサポート部材９２
に支持される構成となる。前記したように、配線基板９
１を構成するベースフィルム１７は、可撓性を有するも
のの所定の強度を有している。このため、ベースフィル
ム１７の一部をサポート部材９２として用いることによ
り半導体素子１１の支持を確実に行うことができ、更に
別個にサポート部材９２を配設する構成に比べて部品点
数の削減を図ることができる。
【０１２８】上記のように配線基板９１にサポート部材
９２を設け半導体素子１１を支持する構成とすることに
より、半導体素子１１を確実に配線基板９１に搭載する
ことが可能となり、例えば樹脂封入時等において半導体
素子１１が配線基板９１から離脱することを防止てき、
半導体装置９０の信頼性及び歩留りの向上を図ることが
できる。
【０１２９】尚、サポート部材の構成としては、図３１
に示したバー状（棒状）のサポート部材９２に限定され
るものではなく、例えば図３２に示されるように、４本
のサポート部材９２間を環状に接続するリング状サポー
ト部材９３を設けた構成としてもよい。更に、半導体素
子１１を支持しうる構成であれば、他の構成とてもよい
ことは勿論である。
【０１３０】続いて、本発明の第１１実施例について説
明する。図３３は本発明の第１１実施例に係る半導体装
置１００を示している。尚、図３３において前記した第
１０実施例に係る半導体装置９０（図３０参照）の構成
と対応する構成については同一符号を附してその説明を
省略する。
【０１３１】本実施例に係る半導体装置１００は、前記
した第１０実施例に係る半導体装置９０において、サポ
ート部材９２と半導体素子１１との間に緩衝部材１０１
を配設したことを特徴とするものである。この緩衝部材
１０１は、例えばゴム材料或いは弾性を有する樹脂等に
より形成されており、サポート部材９２と半導体素子１
１との間に接着剤等を用いて固定されている。
【０１３２】上記のようにサポート部材９２と半導体素
子１１との間に緩衝部材１０１を配設することにより、
半導体装置１００に外部衝撃が印加されても、緩衝部材
１０１によりこの衝撃は吸収される。よって、衝撃によ
り半導体素子１１がリード１８から離脱することを防止
でき、半導体素子１１とリード１８の電気的接続におけ
る信頼性を向上させることができる。
【０１３３】続いて、本発明の第１２実施例について説
明する。図３４は本発明の第１２実施例に係る半導体装
置１１０を示している。図３４（Ａ）は半導体装置１１
０に用いる保持部材１１１を示す平面図であり、図３４
（Ｂ）は半導体装置１１０の平面図である。尚、図３４
において前記した第３実施例に係る半導体装置４０（図
１７参照）の構成と対応する構成については同一符号を
附してその説明を省略する。
【０１３４】本実施例に係る半導体装置１１０は、保持
部材１１１を複数個（本実施例では４個）に分割して保
持部材分割体１１１ａ〜１１１ｄを形成すると共に、こ
の複数個の保持部材分割体１１１ａ〜１１１ｄを弾性材
１１２を介在させて接合したことを特徴とするものであ
る。
【０１３５】保持部材１１１の分割数は、本実施例で採
用した４個に限定されるものではなく、後述するように
保持部材１１１を形成する材料の熱膨張率に応じて適宜
設定すればよい。また、弾性材１１２は各保持部材分割
体１１１ａ〜１１１ｄを接合する際に、接着剤等を用い
て隣接する保持部材分割体１１１ａ〜１１１ｄ間に一括
的に介装される。
【０１３６】この弾性材１１２の材料としては、例えば
ゴム或いは弾性を有した樹脂の使用が考えられる。ま
た、弾性材１１２として弾性を有する接着剤を用いるこ
とも可能であり、この場合弾性材１１２と保持部材分割
体１１１ａ〜１１１ｄを接合する接着剤を一体化するこ
とができるため、部品点数及びコストの低減を図ること
ができる。
【０１３７】上記のように、複数個の保持部材分割体１
１１ａ〜１１１ｄを弾性材１１２を介在させて接合する
ことにより保持部材１１１を形成する構成とすることに
より、実装時等に加熱処理を行っても個々の保持部材分
割体１１１ａ〜１１１ｄで発生する熱膨張を弾性材１１
２において吸収することができ、熱膨張に起因して半導
体素子１１とリード１８との接続位置及び突起電極１４
とリード１８との接続位置にストレス（応力）が発生す
ることを防止することができる。
【０１３８】一方、前記した第３実施例に係る半導体装
置４０（図１７参照）のように放熱板を設けた半導体装
置では、図３５に示すように、放熱板１１３を複数個
（本実施例では４個）に分割して放熱板分割体１１３ａ
〜１１３ｄを形成すると共に、この複数個の放熱板分割
体１１３ａ〜１１３ｄを弾性材１１２を介在させて接合
する構成としてもよい。
【０１３９】図３５（Ａ）は上記構成とされた放熱板１
１３を示す平面図であり、図３５（Ｂ）は放熱板１１３
を用いた半導体装置１１０Ａの平面図である。各図に示
されるように、複数個の放熱板分割体１１３ａ〜１１３
ｄを弾性材１１２を介在させて接合することにより放熱
板１１３を形成する構成としても、加熱処理時に個々の
放熱板分割体１１３ａ〜１１３ｄで発生する熱膨張を弾
性材１１２において吸収することができる。よって、放
熱板１１３を分割する構成とすることによっても熱膨張
に起因して半導体素子１１とリード１８との接続位置、
及び突起電極１４とリード１８との接続位置にストレス
（応力）が発生することを防止することができる。
【０１４０】続いて、本発明の第１３実施例について説
明する。図３６は本発明の第１３実施例に係る半導体装
置１２０を示している。尚、図３４において前記した第
３実施例に係る半導体装置４０（図１７参照）の構成と
対応する構成については同一符号を附してその説明を省
略する。
【０１４１】前記した第１２実施例に係る半導体装置１
１０，１１０Ａでは、保持部材１１１或いは放熱板１１
３を分割し、各分割体１１１ａ〜１１１ｄ，１１３ａ〜
１１３ｄの間に弾性剤１１２を介在させることにより熱
膨張を吸収する構成とした。これに対し、本実施例に係
る半導体装置１２０は、保持部材１３と放熱板４１との
間、保持部材１３と配線基板３１との間、及び放熱板４
１と配線基板３１との間に夫々弾性接着剤１２１を介在
させたことを特徴とするものである。
【０１４２】前記したように、保持部材１３，放熱板４
１，及び配線基板３１は夫々材料が異なっており、従っ
て各部材の熱膨張率も異なっている。従って、保持部材
１３，放熱板４１，及び配線基板３１を直接接合した場
合には、各部材１３，３１，４１の接合界面において熱
膨張差に起因した応力が発生する。そして、この応力が
大きい場合には、各部材１３，３１，４１の接合界面に
剥離等が発生するおそれがある。
【０１４３】しかるに、本実施例に係る半導体装置１２
０は、各部材１３，３１，４１の接合手段として弾性変
形可能な弾性接着剤１２１を介在させた構成とれさてい
るため、各部材１３，３１，４１の熱膨張差に起因して
各部材１３，３１，４１の接合界面に応力が発生して
も、この応力は弾性接着剤１２１が弾性変形することに
より吸収される。これにより、各部材１３，３１，４１
の接合界面に剥離或いは亀裂等が発生することを確実に
防止することができ、半導体装置１２０の信頼性を向上
させることができる。
【０１４４】続いて、本発明の第１４実施例について説
明する。図３７は本発明の第１４実施例に係る半導体装
置１３０を示している。尚、図３７において前記した第
２実施例に係る半導体装置３０（図５乃至図７参照）の
構成と対応する構成については同一符号を附してその説
明を省略する。
【０１４５】本実施例に係る半導体装置１３０は、保持
部材１３と配線基板３１との位置決めを行うための位置
決め機構１３１を設けたことを特徴とするものである。
この位置決め機構１３１は、保持部材１３に植設された
位置決めピン１３２と、配線基板３１に形成された位置
決め孔１３３とにより構成されている。
【０１４６】上記構成とされた位置決め機構１３１を用
いて保持部材１３と配線基板３１との位置決めを行うに
は、配線基板３１を折り曲げ形成した際、測定パッド形
成領域２４に形成された位置決めピン１３２を保持部材
１３に植設された位置決めピン１３２に挿入する。
【０１４７】位置決めピン１３２及び位置決め孔１３３
の形成位置は、保持部材１３上における配線基板３１の
所定配設位置に精度良く設定されているため、単に位置
決めピン１３２に位置決め孔１３３を挿入するだけで保
持部材１３と配線基板３１との位置決めを行うことがで
きる。よって、簡単な作業で確実に保持部材１３と配線
基板３１との位置決めを行うことが可能となる。
【０１４８】図３８は、第１４実施例に係る半導体装置
１３０の第１変形例である半導体装置１３０Ａを示して
いる。本変形例に係る半導体装置１３０Ａは、保持部材
１３と配線基板３１との位置決めを行うために、保持部
材１３０に位置決め凹部１３４を形成したことを特徴と
するものである。
【０１４９】この位置決め凹部１３４には、図中一点鎖
線で示す位置決め治具１３５が挿入される。上記の位置
決め凹部１３４及び位置決め治具１３５は協働して位置
決め機構１３６を構成し、位置決め治具１３５に測定パ
ッド形成領域２４の先端部が当接した状態を維持しつつ
配線基板３１を保持部材１３に接着処理することによ
り、保持部材１３と配線基板３１との位置決めを行うこ
とができる。
【０１５０】図３９は、第１４実施例に係る半導体装置
１３０の第２変形例である半導体装置１３０Ｂを示して
いる。尚、図３９で前記した図２０に示した半導体装置
４０Ａの構成と対応する構成については同一符号を附し
てその説明を省略する。本変形例に係る半導体装置１３
０Ｂは、保持部材１３と放熱板４１Ａとの位置決めを行
う位置決め機構１３６を設けたことを特徴とするもので
ある。この位置決め機構１３６は、保持部材１３に植設
された位置決めピン１３７と、放熱板４１Ａに形成され
た位置決め孔１３８とにより構成されている。
【０１５１】上記構成とされた位置決め機構１３６を用
いて保持部材１３と放熱板４１Ａとの位置決めを行うに
は、放熱板４１Ａに形成された位置決め孔１３８を保持
部材１３に形成された位置決めピン１３７に挿入する。
位置決めピン１３７及び位置決め孔１３８の形成位置
は、保持部材１３上におけ放熱板４１Ａの所定配設位置
に精度良く設定されているため、単に位置決めピン１３
２に位置決め孔１３８を挿入するだけで保持部材１３と
放熱板４１Ａとの位置決めを行うことができる。
【０１５２】続いて、本発明の第１５実施例について説
明する。図４０及び図４１は本発明の第１５実施例に係
る半導体装置１４０を示している。図４０は半導体装置
１４０の断面図であり、また図４１は半導体装置１４０
の分解図である。尚、図４０及び図４１において前記し
た第２実施例に係る半導体装置３０（図５乃至図７参
照）の構成と対応する構成については同一符号を附して
その説明を省略する。
【０１５３】本実施例に係る半導体装置１４０は、配線
基板１４１を本体部１４２と測定パッド形成領域１４３
とに分離させて夫々独立の構成とすると共に、本体部１
４２と測定パッド形成領域１４３とを接続部材１４４に
より電気的に接続したことを特徴とするものである。
【０１５４】本体部１４２は保持部材１３の下面部に設
けられるものであり、半導体素子１１及び突起電極１４
が配設される。また、測定パッド形成領域１４３は保持
部材１３の上面部１３ａに設けられるものであり、測定
パッド２２が形成されている。この配線基板１４１の構
成は、本体部１４２と測定パッド形成領域１４３とが分
離されている点、及び後述する接続部材１４４により接
続される接続部１４５，１４６が設けられている点を除
いては、図５乃至図８に示した配線基板３１と同一構成
とされている。尚、図４２（Ａ）は本体部１４２の平面
図であり、図４２（Ｂ）は測定パッド形成領域１４３の
平面図である。
【０１５５】続いて、上記のように分離された本体部１
４２と測定パッド形成領域１４３とを電気的に接続する
構造について説明する。本体部１４２と測定パッド形成
領域１４３とを電気的に接続するには、先ず本体部１４
２を保持部材１３の下面部に接合すると共に、測定パッ
ド形成領域１４３を保持部材１３の上面部１３ａに接合
する。
【０１５６】次に、本体部１４２に形成されている接続
部１４５及び測定パッド形成領域１４３に形成されてい
る接続部１４６を図４１に矢印で示されるように折り曲
げる。この際、接続部１４５と接続部１４６との間に接
続部材１４４を介在させた上で折り曲げ処理を行う。
【０１５７】接続部材１４４は例えば異方性導電性接着
剤であり、接着剤となる樹脂内に導電性金属粒が混入さ
れた構成とされている。よって、この接続部材１４４は
押圧することにより、押圧方向にのみ導電性を有する構
成とされている。従って、接続部材１４４を介在させた
上で各接続部１４５，１４６を折り曲げ、かつ押圧処理
を行うことにより、本体部１４２と測定パッド形成領域
１４３との電気的導通を図ることができる。
【０１５８】尚、本体部１４２及び測定パッド形成領域
１４３のリード１８の形成位置は、ベースフィルム１７
のみの部分よりも厚くなっているため、各接続部１４
５，１４６を折り曲げ押圧処理を行った際、この押圧力
はリード１８の形成位置に強く作用する。このため、ベ
ースフィルム１７のみが配設された部位では導通は行わ
れないため、隣接するリード１８間で短絡が発生するよ
うなことはない。
【０１５９】上記したように、本実施例に係る半導体装
置１４０では本体部１４２と測定パッド形成領域部１４
３とを接続部材１４４で電気的に接続する構成したこと
により、本体部１４２と測定パッド形成領域部１４３と
を夫々別個に製造することが可能となる。
【０１６０】図８に示されるような本体部３５と測定パ
ッド形成領域部２４とが一体的した構成の配線基板３１
では、これを製造するために大きな基材が必要となり、
またデッドスペースも多く発生し製品コストの上昇につ
ながってしまう。これに対し、本実施例のように配線基
板１４１を本体部１４２と測定パッド形成領域部１４３
とに分割し、本体部１４２と測定パッド形成領域部１４
３を夫々別個に製造することにより、大きな基材は不要
となりまたデッドスペースも少なくなるため、配線基板
１４１のコスト低減を図ることができる。
【０１６１】尚、上記した各実施例においては、外部接
続端子として突起電極１４（半田バンプ）を用いた構成
を例に挙げて説明したが、突起電極１４は半田バンプに
限定されるものではなく、他の材料により形成されたバ
ンプを用いてもよい。また、突起電極の形成方法も特に
限定されるものではなく、半田ボールを用いても、また
メッキ法等を用いて形成してもよい。
【０１６２】更に、外部接続端子の構造は突起電極１４
に限定されるものではなく、図４３乃至図４５に示され
る構成の外部接続端子としてもよい。図４３は外部接続
端子として柱状金属端子１５０を用いた例を示してお
り、また図４４は外部接続端子として針状金属端子１５
１を用いた例を示しており、更に図４５は平面金属端子
１５２を用いた例を示している。尚、各図において第２
実施例に係る半導体装置３０（図５乃至図７参照）の構
成と対応する構成については同一符号を附している。
【０１６３】上記のように本発明に係る半導体装置で
は、外部接続端子として突起電極１４の他にも柱状金属
端子１５０，針状金属端子１５１，平面金属端子１５２
等の種々の端子を適用することができる。これらの各端
子は確立された形成技術を用いて形成することができる
ため、容易かつ安価に形成することができる。また、端
子構造の種類を適宜選定することが可能となるため、端
子構造を実装側の基板に対応させることができ、汎用性
を向上させることがてきる。
【０１６４】
【発明の効果】上述の如く本発明によれば、次に述べる
各種効果を実現することがてきる。請求項１記載の発明
によれば、突起電極が配設されたリードのアウターリー
ド部よりも更に外周位置に、試験を行う際に用いる測定
パッド部を形成したことにより、この測定パッド部を用
いて試験を行うことが可能となる。
【０１６５】また、測定パッド部はアウターリード部よ
りも更に外周位置に配設されているため、突起電極を実
装基板に実装した後においても試験を行うことができ
る。更に、試験を行う際に用いるプローブ（試験用針）
は突起電極ではなく測定パッド部に当接され試験が行わ
れるため、試験時に突起電極に傷が付くことを防止で
き、突起電極の高さ及び形状は均一化されるため実装性
を向上することができる。
【０１６６】また、請求項２乃至請求項４記載の発明に
よれば、配線基板を保持部材に沿って折曲し、測定パッ
ド部を少なくとも保持部材の底面，側面，上面のいずれ
かに配設したことにより、試験を容易に行うことができ
る。また、請求項５記載の発明によれば、配線基板の折
曲部分の位置決めを案内凹部により行うことができるた
め、上記折曲部分の位置決めを容易に行うことができ
る。
【０１６７】また、請求項６及び７記載の発明によれ
ば、放熱板を保持部材と熱的に接続した構成で設けたこ
とにより、半導体素子で発生する熱を効率よく放熱する
ことができる。また、請求項８記載の発明によれば、保
持部材を放熱板として用いることができるため、部品点
数を増すことなく半導体素子の冷却を効率良く行うこと
ができる。
【０１６８】また、請求項９記載の発明によれば、半導
体素子をキャビティ内に気密封止したことにより、半導
体素子を高い気密性及び放熱性をもって封止することが
できる。また、請求項１０記載の発明によれば、半導体
素子をキャビティ内に樹脂封止したことにより、安価に
量産性をもって半導体素子を封止することができる。
【０１６９】また、請求項１１記載の発明によれば、半
導体素子をモールド樹脂による樹脂封止する構成におい
て、モールド樹脂をキャビティに円滑に導入することが
でき、また保持部材にベント部を形成することにより、
樹脂モールドする際に用いるモールド金型の構成を簡単
化することができる。
【０１７０】また、請求項１２記載の発明によれば、放
熱板をモールド金型の一部として用いて半導体素子をキ
ャビティ内に樹脂封止することにより、樹脂モールドす
る際に用いるモールド金型の構成を簡単化することがで
きる。また、請求項１３記載の発明によれば、配線基板
に半導体素子を支持するサポート部材を設けたことによ
り、半導体素子を確実に配線基板に搭載することが可能
となり、例えば樹脂封入時等において半導体素子が配線
基板から離脱することを防止することができる。
【０１７１】また、請求項１４記載の発明によれば、半
導体装置に外部衝撃が印加されても緩衝部材によりこの
衝撃は吸収されるため、衝撃により半導体素子がリード
から離脱することを防止でき、半導体素子とリードとの
電気的接続における信頼性を向上させることができる。
【０１７２】また、請求項１５記載の発明によれば、測
定パッド形成領域の少なくとも一辺が傾斜を有した構成
とすることにより測定パッド部をこの傾斜した辺に沿っ
て配設することが可能となり、隣接する測定パッド部の
間隔を広くすることができるため試験時においてプロー
ブの接続を容易に行うことが可能となる。
【０１７３】また、請求項１６記載の発明によれば、配
線基板を本体部と測定パッド形成領域部に分割し、本体
部と測定パッド形成領域部を夫々別個に製造することに
より、大きな基材は不要となりまたデッドスペースも少
なくなるため、製品コストの低減を図ることができる。
【０１７４】また、請求項１７記載の発明によれば、実
装時等に加熱処理を行った場合、個々の保持部材分割体
で発生する熱膨張を弾性材において吸収することがで
き、熱膨張に起因して半導体素子とリードとの接続位置
及び突起電極とリードとの接続位置にストレス（応力）
が印加されることを防止することができる。
【０１７５】更に、請求項１８記載の発明によれば、突
起電極に代えて、球状金属，柱状金属，針状金属，及び
平面金属の内、少なくともいずれか一の電極を用いたこ
とにより、容易かつ確立された形成技術を用いて外部接
続端子を形成することができ、また外部接続端子の種類
を適宜選定することが可能となるため、外部接続端子を
実装側の基板に対応させることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例である半導体装置の断面図
である。
【図２】本発明の第１実施例である半導体装置の平面図
である。
【図３】試験工程における本発明の第１実施例である半
導体装置を示す図である。
【図４】試験工程終了後に行われる分離処理を示す図で
ある。
【図５】本発明の第２実施例である半導体装置の分解図
である。
【図６】本発明の第２実施例である半導体装置の断面図
である。
【図７】本発明の第２実施例である半導体装置の要部を
拡大して示す図である。
【図８】配線基板を説明するための図である。
【図９】本発明の第２実施例である半導体装置の平面図
である。
【図１０】配線基板の他実施例を示す図である。
【図１１】図１０に示す配線基板を用いた半導体装置の
平面図である。
【図１２】保持部材の他実施例を示す図である。
【図１３】図１２に示す保持部材を用いた半導体装置の
平面図である。
【図１４】本発明の第２実施例である半導体装置の第１
変形例を示す断面図である。
【図１５】本発明の第２実施例である半導体装置の第２
変形例を示す断面図である。
【図１６】本発明の第２実施例である半導体装置の第３
変形例を示す断面図である。
【図１７】本発明の第３実施例である半導体装置の断面
図である。
【図１８】図１７に示す半導体装置に用いる保持部材を
示す平面図である。
【図１９】図１７に示す半導体装置に用いる放熱板を示
す平面図である。
【図２０】本発明の第３実施例である半導体装置の変形
例を示す断面図である。
【図２１】本発明の第４実施例である半導体装置の断面
図である。
【図２２】本発明の第５実施例である半導体装置の断面
図である。
【図２３】本発明の第６実施例である半導体装置の断面
図である。
【図２４】本発明の第７実施例である半導体装置の断面
図である。
【図２５】本発明の第８実施例である半導体装置の断面
図である。
【図２６】本発明の第８実施例である半導体装置の樹脂
封止工程を説明するための図である。
【図２７】本発明の第８実施例である半導体装置に用い
る保持部材の一例を説明するための図である。
【図２８】本発明の第８実施例である半導体装置に用い
る保持部材の一例を説明するための図である。
【図２９】本発明の第９実施例である半導体装置の断面
図である。
【図３０】本発明の第１０実施例である半導体装置の断
面図である。
【図３１】本発明の第１０実施例である半導体装置に用
いる配線基板の一例を説明するための図である。
【図３２】本発明の第１０実施例である半導体装置に用
いる配線基板の一例を説明するための図である。
【図３３】本発明の第１１実施例である半導体装置の断
面図である。
【図３４】本発明の第１２実施例である半導体装置を説
明するための図である。
【図３５】本発明の第１２実施例である半導体装置を説
明するための図である。
【図３６】本発明の第１３実施例である半導体装置の断
面図である。
【図３７】本発明の第１４実施例である半導体装置の断
面図である。
【図３８】本発明の第１４実施例である半導体装置の第
１変形例を示す断面図である。
【図３９】本発明の第１４実施例である半導体装置の第
２変形例を示す断面図である。
【図４０】本発明の第１５実施例である半導体装置の断
面図である。
【図４１】本発明の第１５実施例である半導体装置の分
解図である。
【図４２】本発明の第１５実施例である半導体装置に用
いる配線基板を説明するための図である。
【図４３】外部接続端子の変形例を説明するための図で
ある。
【図４４】外部接続端子の変形例を説明するための図で
ある。
【図４５】外部接続端子の変形例を説明するための図で
ある。
【図４６】従来における半導体装置の一例の分解図であ
る。
【図４７】従来における半導体装置の一例の断面図であ
る。
【符号の説明】
１０，３０，３０Ａ〜３０Ｃ，４０，４０Ａ，６０Ａ〜
６０Ｃ，５０，７０，８０，９０，１００，１１０，１
１０Ａ，１２０，１３０，１４０ 半導体装置 １１ 半導体素子 １２，３１，３１Ａ，９１，１４１ 配線基板 １３，１３Ａ，５１，７１，１１１ 保持部材 １４，１４ａ 突起電極 １５ 封止樹脂 １７ ベースフィルム １７ａ スリット １８ リード １９ 絶縁膜 ２０ インナーリード部 ２１ アウターリード部 ２２ 測定パッド部 ２３，５２ キャビティ ２４，３６，１４３ 測定パッド形成領域 ２５ プローブ ２７ フィルムキャリア ３４ フレックス樹脂 ３５，１４２ 本体部 ３７ 傾斜辺 ３８ 案内凹部 ４１，４１Ａ，８１，１１３ 放熱板 ４２，４３ 切欠部 ６１ キャップ ７２ ベント部 ７５ モールド金型 ７６ ゲート ９２ サポート部材 ９３ リング状サポート部材 １０１ 緩衝部材 １１１ａ〜１１１ｄ 保持部材分割体 １１２ 弾性材 １１３ａ〜１１３ｄ 放熱板分割体 １２１ 弾性接着剤 １３１，１３６ 位置決め機構 １３２，１３７ 位置決めピン １３３，１３８ 位置決め孔 １３４ 位置決め凹部 １３５ 位置決め治具 １４４ 接続部材 １３４，１４６ 接続部 １５０ 柱状金属端子 １５１ 針状金属端子 １５２ 平面状金属端子
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12 Ｈ０１Ｌ 23/34 Ａ 23/34 23/12 Ｌ Ｆ

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と、 格子状に配設されており、外部接続端子として機能する
    突起電極と、 前記半導体素子が接続されるインナーリード部と、前記
    インナーリード部の外側位置に形成され前記突起電極が
    格子状に配設されたアウターリード部とを有するリード
    をベースフィルム上に形成すると共に、前記ベースフィ
    ルムの前記突起電極が配設される配設領域内に前記半導
    体素子が装着される装着孔を形成してなる配線基板と、 前記配線基板を保持すると共に、前記装着孔と対応する
    位置に前記半導体素子を装着するキャビティを有した保
    持部材とを具備する半導体装置において、 前記リードのアウターリード部よりも更に外周位置に、
    試験を行う際に用いる測定パッド部を形成したことを特
    徴とする半導体装置。
  2. 【請求項２】 半導体素子と、 格子状に配設されており、外部接続端子として機能する
    突起電極と、 前記半導体素子が接続されるインナーリード部と、前記
    インナーリード部の外側位置に形成され前記突起電極が
    格子状に配設されたアウターリード部とを有するリード
    をベースフィルム上に形成すると共に、前記ベースフィ
    ルムの前記突起電極が配設される配設領域内に前記半導
    体素子が装着される装着孔を形成してなる配線基板と、 前記配線基板を保持すると共に、前記装着孔と対応する
    位置に前記半導体素子を装着するキャビティを有した保
    持部材とを具備する半導体装置において、 前記配線基板を前記保持部材に沿って折曲し、前記測定
    パッド部を前記保持部材の底面に配設したことを特徴と
    する半導体装置。
  3. 【請求項３】 半導体素子と、 格子状に配設されており、外部接続端子として機能する
    突起電極と、 前記半導体素子が接続されるインナーリード部と、前記
    インナーリード部の外側位置に形成され前記突起電極が
    格子状に配設されたアウターリード部とを有するリード
    をベースフィルム上に形成すると共に、前記ベースフィ
    ルムの前記突起電極が配設される配設領域内に前記半導
    体素子が装着される装着孔を形成してなる配線基板と、 前記配線基板を保持すると共に、前記装着孔と対応する
    位置に前記半導体素子を装着するキャビティを有した保
    持部材とを具備する半導体装置において、 前記配線基板を前記保持部材に沿って折曲し、前記測定
    パッド部を前記保持部材の側面に配設したことを特徴と
    する半導体装置。
  4. 【請求項４】 半導体素子と、 格子状に配設されており、外部接続端子として機能する
    突起電極と、 前記半導体素子が接続されるインナーリード部と、前記
    インナーリード部の外側位置に形成され前記突起電極が
    格子状に配設されたアウターリード部とを有するリード
    をベースフィルム上に形成すると共に、前記ベースフィ
    ルムの前記突起電極が配設される配設領域内に前記半導
    体素子が装着される装着孔を形成してなる配線基板と、 前記配線基板を保持すると共に、前記装着孔と対応する
    位置に前記半導体素子を装着するキャビティを有した保
    持部材とを具備する半導体装置において、 前記配線基板を前記保持部材に沿って折曲し、前記測定
    パッド部を前記保持部材の上面に配設したことを特徴と
    する半導体装置。
  5. 【請求項５】 請求項２乃至４のいずれかに記載の半導
    体装置において、 前記保持部材に前記配線基板の折曲位置を案内する案内
    凹部を形成したことを特徴とする半導体装置。
  6. 【請求項６】 請求項１乃至５のいずれかに記載の半導
    体装置において、 前記半導体素子と熱的に接続した構成で放熱板を設けた
    ことを特徴とする半導体装置。
  7. 【請求項７】 請求項６記載の半導体装置において、 前記放熱板の大きさを前記保持部材と同一、或いはこれ
    より小さく設定したことを特徴とする半導体装置。
  8. 【請求項８】 請求項１乃至５のいずれかに記載の半導
    体装置において、 前記保持部材を高熱伝導性部材により形成すると共に、
    該保持部材を前記半導体素子と熱的に接続したことを特
    徴とする半導体装置。
  9. 【請求項９】 請求項１乃至８のいずれかに記載の半導
    体装置において、 前記半導体素子を前記キャビティ内に気密封止したこと
    を特徴とする半導体装置。
  10. 【請求項１０】 請求項１乃至８のいずれかに記載の半
    導体装置において、 前記半導体素子を前記キャビティ内に樹脂封止したこと
    を特徴とする半導体装置。
  11. 【請求項１１】 請求項１０記載の半導体装置におい
    て、 前記保持部材に前記キャビティと外部を連通するベント
    部を一方向或いは多方向に延在するよう形成し、モール
    ド樹脂による樹脂封止を可能としたことを特徴とする半
    導体装置。
  12. 【請求項１２】 請求項６または７記載の半導体装置に
    おいて、 前記放熱板をモールド金型の一部として用い、前記半導
    体素子を前記キャビティ内に樹脂封止したことを特徴と
    する半導体装置。
  13. 【請求項１３】 請求項１乃至１２のいずれかに記載の
    半導体装置において、 前記配線基板に前記半導体素子を支持するサポート部材
    を設けたことを特徴とする半導体装置。
  14. 【請求項１４】 請求項１３記載の半導体装置におい
    て、 前記サポート部材と前記半導体素子との間に緩衝部材を
    配設したことを特徴とする半導体装置。
  15. 【請求項１５】 請求項２乃至１４のいずれかに記載の
    半導体装置において、 前記配線基板に前記測定パッド部が形成された複数の測
    定パッド形成領域を形成すると共に、前記測定パッド形
    成領域の少なくとも一辺が傾斜を有した構成としたこと
    を特徴とする半導体装置。
  16. 【請求項１６】 請求項２乃至１５のいずれかに記載の
    半導体装置において、 前記配線基板を前記半導体素子及び前記突起電極が配設
    される本体部と、 該本体部と別体とされており、前記測定パッドが形成さ
    れる測定パッド形成領域部と、 前記本体部と前記測定パッド形成領域部とを電気的に接
    続する接続部とにより構成したことを特徴とする半導体
    装置。
  17. 【請求項１７】 請求項１乃至１６のいずれかに記載の
    半導体装置において、 前記保持部材を分割された複数個の保持部材分割体によ
    り構成すると共に、該複数個の保持部材分割体を弾性材
    を介在させて接合した構成としたことを特徴とする半導
    体装置。
  18. 【請求項１８】 請求項１乃至１７のいずれかに記載の
    半導体装置において、 前記突起電極に代えて、球状金属，柱状金属，針状金
    属，及び平面金属の内、少なくともいずれか一の電極を
    用いたことを特徴とする半導体装置。
JP8032291A 1996-02-20 1996-02-20 半導体装置 Withdrawn JPH09232368A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8032291A JPH09232368A (ja) 1996-02-20 1996-02-20 半導体装置
US08/691,608 US5767528A (en) 1996-02-20 1996-08-02 Semiconductor device including pad portion for testing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8032291A JPH09232368A (ja) 1996-02-20 1996-02-20 半導体装置

Publications (1)

Publication Number Publication Date
JPH09232368A true JPH09232368A (ja) 1997-09-05

Family

ID=12354865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8032291A Withdrawn JPH09232368A (ja) 1996-02-20 1996-02-20 半導体装置

Country Status (2)

Country Link
US (1) US5767528A (ja)
JP (1) JPH09232368A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115862A (ja) * 2005-10-20 2007-05-10 Nec Corp 半導体パッケージ
JP2008112885A (ja) * 2006-10-31 2008-05-15 Hitachi Cable Ltd プリント配線板

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG60099A1 (en) * 1996-08-16 1999-02-22 Sony Corp Semiconductor package and manufacturing method of lead frame
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
US6014316A (en) * 1997-06-13 2000-01-11 Irvine Sensors Corporation IC stack utilizing BGA contacts
US5889321A (en) * 1997-06-17 1999-03-30 International Business Machines Corporation Stiffeners with improved adhesion to flexible substrates
KR100266637B1 (ko) * 1997-11-15 2000-09-15 김영환 적층형볼그리드어레이반도체패키지및그의제조방법
JPH11204699A (ja) * 1998-01-09 1999-07-30 Sony Corp 半導体装置とその製造方法と電子装置
US6008529A (en) * 1998-06-25 1999-12-28 Bily Wang Laser diode package
DE19831634B4 (de) 1998-07-15 2005-02-03 Pac Tech - Packaging Technologies Gmbh Chipträgeranordnung sowie Verfahren zur Herstellung einer Chipträgeranordnung mit elektrischem Test
JP3301985B2 (ja) * 1998-10-07 2002-07-15 新光電気工業株式会社 半導体装置の製造方法
US6831352B1 (en) * 1998-10-22 2004-12-14 Azimuth Industrial Company, Inc. Semiconductor package for high frequency performance
US6399958B1 (en) * 1998-12-09 2002-06-04 Advanced Micro Devices, Inc. Apparatus for visual inspection during device analysis
JP3575001B2 (ja) * 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
USRE40112E1 (en) 1999-05-20 2008-02-26 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
JP3398721B2 (ja) * 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
US6380555B1 (en) * 1999-12-24 2002-04-30 Micron Technology, Inc. Bumped semiconductor component having test pads, and method and system for testing bumped semiconductor components
US6437446B1 (en) * 2000-03-16 2002-08-20 Oki Electric Industry Co., Ltd. Semiconductor device having first and second chips
US7126210B2 (en) * 2003-04-02 2006-10-24 Stmicroelectronics, Inc. System and method for venting pressure from an integrated circuit package sealed with a lid
JP4145879B2 (ja) * 2003-05-20 2008-09-03 富士通株式会社 半導体パッケージ
US20070145548A1 (en) * 2003-12-22 2007-06-28 Amkor Technology, Inc. Stack-type semiconductor package and manufacturing method thereof
KR100609918B1 (ko) * 2004-12-28 2006-08-08 삼성전자주식회사 전자부품이 장착된 기판의 검사유닛
TWI270963B (en) * 2005-12-09 2007-01-11 Via Tech Inc Package module with alignment structure and electronic device with the same
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
KR20130014881A (ko) * 2011-08-01 2013-02-12 삼성전자주식회사 홈이 형성된 기판을 포함하는 반도체 장치
GB2516234B (en) * 2013-07-15 2016-03-23 Novalia Ltd Circuit sheet arrangement
JP6201626B2 (ja) * 2013-10-23 2017-09-27 スミダコーポレーション株式会社 電子部品及び電子部品の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH081917B2 (ja) * 1991-01-22 1996-01-10 株式会社東芝 フィルムキャリアテ−プ
US5334857A (en) * 1992-04-06 1994-08-02 Motorola, Inc. Semiconductor device with test-only contacts and method for making the same
US5250841A (en) * 1992-04-06 1993-10-05 Motorola, Inc. Semiconductor device with test-only leads
US5394009A (en) * 1993-07-30 1995-02-28 Sun Microsystems, Inc. Tab semiconductor package with cushioned land grid array outer lead bumps
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
JP3073644B2 (ja) * 1993-12-28 2000-08-07 株式会社東芝 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115862A (ja) * 2005-10-20 2007-05-10 Nec Corp 半導体パッケージ
JP2008112885A (ja) * 2006-10-31 2008-05-15 Hitachi Cable Ltd プリント配線板
JP4544236B2 (ja) * 2006-10-31 2010-09-15 日立電線株式会社 Ｔａｂテープ

Also Published As

Publication number Publication date
US5767528A (en) 1998-06-16

Similar Documents

Publication Publication Date Title
JPH09232368A (ja) 半導体装置
US5534784A (en) Method for probing a semiconductor wafer
KR100443476B1 (ko) 반도체 장치와 그 패키지 방법
US6326700B1 (en) Low profile semiconductor package and process for making the same
US6512302B2 (en) Apparatus and methods of packaging and testing die
US6781248B2 (en) Method for encapsulating intermediate conductive elements connecting a semiconductor die to a substrate and semiconductor devices so packaged
US5891758A (en) Semiconductor device and method for manufacturing semiconductor device
EP0670594B1 (en) Semiconductor package
US6340838B1 (en) Apparatus and method for containing semiconductor chips to identify known good dies
KR101119708B1 (ko) 집적 회로 다이를 패키징하는 방법
JP2003249607A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004138405A (ja) 半導体装置測定用プローブ
US20010010469A1 (en) Semiconductor inspection apparatus and inspection method using the apparatus
JP2895022B2 (ja) チップスケールパッケージの製造方法
US20050110128A1 (en) Highly reliable stack type semiconductor package
KR20040100997A (ko) 반도체 장치 및 그 제조 방법
US7317243B2 (en) Encapsulated lead having step configuration
US6677668B1 (en) Configuration for testing a substrate mounted with a most performance-demanding integrated circuit
US20010038150A1 (en) Semiconductor device manufactured by package group molding and dicing method
US7193315B2 (en) Test vehicle grid array package
JP2004138391A (ja) 半導体装置の製造方法
JP2822990B2 (ja) Ｃｓｐ型半導体装置
JP2989504B2 (ja) 半導体パッケージにおける半導体チップの評価方法
JP2003031737A (ja) 半導体装置及びその製造方法
KR100199854B1 (ko) 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030506