JP4544236B2 - Tabテープ - Google Patents
Tabテープ Download PDFInfo
- Publication number
- JP4544236B2 JP4544236B2 JP2006295295A JP2006295295A JP4544236B2 JP 4544236 B2 JP4544236 B2 JP 4544236B2 JP 2006295295 A JP2006295295 A JP 2006295295A JP 2006295295 A JP2006295295 A JP 2006295295A JP 4544236 B2 JP4544236 B2 JP 4544236B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- tab tape
- reliability test
- test circuit
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Wire Bonding (AREA)
Description
産品と試験用とでは、厳密にはPSR(Photo Solder Resist)パターニング後やめっ
き処理後のベークによる熱履歴など種々のプロセス条件が異なってしまい、信頼性試験用TABテープが必ずしも正確に量産品の品質と同一であるとは限らないことになり、信頼性試験自体の信頼性が損なわれる虞があるという問題もある。而して、信頼性試験用TABテープを量産品と同じ100mのような長尺で作製すると、既述したようにそのための時間的および製造コスト上の実質的な損失が大きくなってしまう。
図1は本実施の形態に係るプリント配線板であるTABテープを示す平面図、図2はそのTABテープにおける信頼性試験回路の部分を特に拡大して示した平面図、そして図3は図2に示したTABテープにおけるA−A断面図であり、銅からなる接続パターンや給電リードを一体化し、省略した態様で記載したものである。また図4は、特にビア信頼性試験回路内のビアまたは配線領域内のビアを中心としたこのTABテープの主要な製造工
程を示す図である。
延いてはより正確なビアについての信頼性試験が実現可能となるからである。
まず、図4(a)に示したように、例えば12μm程度の厚さの銅箔6−1、6−2を、例えば25μm程度の厚さのポリイミドからなる絶縁性基板2の表裏両面に貼り合わせた配線板基材10を用意する。
続いて、図4(c)に示したように、めっき法により銅めっきを例えば15μm程度の厚さに形成することで、配線領域3内のビア15およびビア信頼性試験回路5−2内のビア7の導体を形成し、そのビア7、15によって表裏両面の銅箔6−1、6−2を導通させる。
その後、所定の位置に電解金めっき18を施して、このTABテープ1の主要部が完成する。
配線領域3の配線パターンの信頼性を試験するためには、配線信頼性試験回路5−1を用いる。すなわち、給電リード4−1と給電リード4−2とに所定の電圧を印加する。このとき、全ての個体ごとに設けられている全ての配線信頼性試験回路5−1のうちの1つにでもパターン5−1aと5−1bとの短絡が生じるようなパターン欠陥等が存在している場合には、その短絡を通って給電リード4−1と給電リード4−2との間に電流が流れる。しかしそのような短絡が全く生じていない場合には電流は流れない。
従って、このように電圧を印加したときに給電リード4−1と給電リード4−2との間に配線信頼性試験回路5−1を通って電流が流れるか否かによって、そのときの試験(検査)対象である1ロットのTABテープ1全体の出来上がりの配線領域3内の配線パターンに欠陥が1つでも生じている可能性が極めて高いか否かを、簡易な操作で迅速に判定することができる。すなわち、TABテープ1の配線パターンに関しての、いわゆる1ロット検査を、従来よりも飛躍的に簡易かつ迅速に(殆ど一瞬にして)高い確度で行うことが可能となる。
すなわち、パターン5−1aの給電リード4−1に接続される付け根の部分のパス19aを切断すると共にパターン5−1bの給電リード4−2に接続される付け根の部分のパス19bを切断して、パターン5−1aに設けられたテストパッド8aとパターン5−1bに設けられたテストパッド8bとに、例えばはんだボールを介して給電作業をさらに容易なものとしながら電圧を印加する。このとき電流が流れた場合には、その配線信頼性試験回路5−1に短絡欠陥が発生していることが判明する。従ってその配線信頼性試験回路5−1に隣接して設けられている配線領域3内の配線パターン16にも短絡欠陥やその他のパターン欠陥等が発生している可能性が極めて高いものと判定することができる。しかし電流が流れない場合には、その配線信頼性試験回路5−1に短絡欠陥が発生していないことが判明したこととなるので、その配線信頼性試験回路5−1に隣接して設けられている配線領域3内の配線パターン16に短絡欠陥やその他のパターン欠陥等が発生している可能性は極めて低いものと判定することができる。
特に、両端に電圧を印加したときにそのビア信頼性試験回路5−2に電流が流れない場合には、そのビア信頼性試験回路5−2におけるビア7または接続パターン9のどこかに断絶欠陥等が発生しているものと判定される。そうすると、ビア信頼性試験回路5−2は配線領域3内のビア15と同様ないしは同一の条件設定で設けられたものであって、かつ個々のTABテープ1ごとに、そのなかに含まれている各配線領域3に対して極めて近接して設けられているのであるから、そのようなビア信頼性試験回路5−2に断絶欠陥が発生しているということは、配線領域3内のビア15やそれに接続される部分の配線パターン16にも断絶欠陥が発生している可能性が極めて高いということになる。
に存在している配線領域3内のビア15やそれに接続される配線パターン16に断絶欠陥が発生している可能性が極めて高いものと判定することができる。しかし電流が流れた場合には、そのビア信頼性試験回路5−2には断絶欠陥等が発生していないことが判明したこととなるので、そのビア信頼性試験回路5−2に隣接して設けられている配線領域3内のビア15やそれに接続される部分の配線パターン16に断線欠陥やその他のパターン欠陥等が発生している可能性は極めて低いものと判定することができる。
具体的な例としては、図1、図2を用いて概略を説明すると、給電リード4−1に沿って、その給電リード4−1とは非接続に、TABテープ1の左側の空き領域のほぼ全長に亘って伸びるように配線信頼性試験回路5−1a、5−1bを、上記同様に互いに近接しながらも非接続なパターンとして設ける。そしてその配線信頼性試験回路5−1aのテストパッド8aと配線信頼性試験回路5−1bのテストパッド8bとにプローブを接触させるなどして電圧を印加したときに、この配線信頼性試験回路5−1aと5−1bとの間に電流が流れた場合には、そのときの検査対象であるTABテープ1内の配線パターン16に短絡欠陥等が発生している確率は極めて高いものと判定することかできる。
荷する前に、個々の配線領域3を切り離して個々の個体としてもよい。但し、TABテープの場合には、その基本的な使用方法に基づけば、一般に製品として1ロットごとに1ロールのような形態で出荷される場合が多いので、出荷段階では信頼性試験回路5が切り離されないでTABテープ1上に存在している場合が多い。また、そのように出荷段階〜納品段階で信頼性試験回路5を切り離さないでTABテープ1上に残しておくことにより、納品後の受け入れ検査等でも信頼性試験回路5を利用して、簡便に検査(信頼性試験)を実施することができるという利点もある。
2 絶縁性基板
3 配線領域
4 給電リード
5 信頼性試験回路
7 ビア
8 テストパッド
9 接続パターン
18 金めっき
19 パス
Claims (4)
- 1つの連続したフィルム状の絶縁性基板上に、配線パターンを形成してなる製品としての配線領域が互いに間隔を置いて複数配置された長尺のTABテープであって、
前記TABテープは、2層以上の多層板であって前記製品としての配線領域内に層間接続用のビアを有しており、
個々の前記製品としての配線領域の外側の空き領域に、前記配線パターンとは非接続であって、前記製品としての配線領域に形成されたビアの信頼性を調べるために設けられた、ビアを有するビア信頼性試験回路と、前記製品としての配線領域に形成された配線パターンの信頼性を調べるために設けられた、パターンを有する配線信頼性試験回路とでなる信頼性試験回路を、複数の前記製品としての配線領域に亘って沿うように設け、
前記ビア信頼性試験回路及び/又は前記配線信頼性試験回路が、前記TABテープの長手方向の少なくとも1辺に沿って当該1辺の略全長に亘って設けられたものである
ことを特徴とするTABテープ。 - 請求項1記載のTABテープにおいて、
前記ビア信頼性試験回路が、前記ビアが前記絶縁性基板の縦横4辺のうちの縦方向の辺または横方向の辺の少なくともいずれか1辺に沿って当該1辺の略全長に亘って列設され、かつ全ての前記ビアを繋いで電気的に1本の連続した回路を成すように前記ビアに接続された接続パターンを有する
ことを特徴とするTABテープ。 - 請求項1または2記載のTABテープにおいて、
前記配線信頼性試験回路が、少なくとも2つの互いに近接しかつ非接続なパターンを有するものである
ことを特徴とするTABテープ。 - 請求項1乃至3のいずれかに記載のTABテープにおいて、
前記TABテープは、長手方向の少なくとも1辺に沿って当該1辺の略全長に亘って設けられた給電リードを有しており、
前記ビア信頼性試験回路が、前記給電リードに沿って当該給電リードとは非接続に設けられている
ことを特徴とするTABテープ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006295295A JP4544236B2 (ja) | 2006-10-31 | 2006-10-31 | Tabテープ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006295295A JP4544236B2 (ja) | 2006-10-31 | 2006-10-31 | Tabテープ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008112885A JP2008112885A (ja) | 2008-05-15 |
JP4544236B2 true JP4544236B2 (ja) | 2010-09-15 |
Family
ID=39445235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006295295A Expired - Fee Related JP4544236B2 (ja) | 2006-10-31 | 2006-10-31 | Tabテープ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4544236B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03256398A (ja) * | 1990-03-06 | 1991-11-15 | Nec Corp | 多層配線基板 |
JPH0541567A (ja) * | 1991-08-06 | 1993-02-19 | Fujitsu Ltd | プリント配線板 |
JPH05206608A (ja) * | 1992-01-30 | 1993-08-13 | Nec Toyama Ltd | プリント配線板の製造方法 |
JPH08340163A (ja) * | 1995-06-13 | 1996-12-24 | Sony Corp | プリント配線板 |
JPH09232368A (ja) * | 1996-02-20 | 1997-09-05 | Fujitsu Ltd | 半導体装置 |
JPH11145628A (ja) * | 1997-11-05 | 1999-05-28 | Toshiba Corp | 印刷配線基板 |
JP2001230554A (ja) * | 2000-02-15 | 2001-08-24 | Ibiden Co Ltd | 多層プリント配線板及びその製造方法 |
WO2002067638A1 (fr) * | 2001-02-19 | 2002-08-29 | Sony Corporation | Carte imprimee, carte imprimee multicouches et procede de detection de matiere etrangere et des vides dans une couche interne de la carte imprimee multicouches |
-
2006
- 2006-10-31 JP JP2006295295A patent/JP4544236B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03256398A (ja) * | 1990-03-06 | 1991-11-15 | Nec Corp | 多層配線基板 |
JPH0541567A (ja) * | 1991-08-06 | 1993-02-19 | Fujitsu Ltd | プリント配線板 |
JPH05206608A (ja) * | 1992-01-30 | 1993-08-13 | Nec Toyama Ltd | プリント配線板の製造方法 |
JPH08340163A (ja) * | 1995-06-13 | 1996-12-24 | Sony Corp | プリント配線板 |
JPH09232368A (ja) * | 1996-02-20 | 1997-09-05 | Fujitsu Ltd | 半導体装置 |
JPH11145628A (ja) * | 1997-11-05 | 1999-05-28 | Toshiba Corp | 印刷配線基板 |
JP2001230554A (ja) * | 2000-02-15 | 2001-08-24 | Ibiden Co Ltd | 多層プリント配線板及びその製造方法 |
WO2002067638A1 (fr) * | 2001-02-19 | 2002-08-29 | Sony Corporation | Carte imprimee, carte imprimee multicouches et procede de detection de matiere etrangere et des vides dans une couche interne de la carte imprimee multicouches |
Also Published As
Publication number | Publication date |
---|---|
JP2008112885A (ja) | 2008-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6200824B1 (en) | Semiconductor device and tape carrier, and method of manufacturing the same, circuit board, electronic instrument, and tape carrier manufacturing device | |
KR101121644B1 (ko) | 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법 | |
JPH11191577A (ja) | テープキャリア、半導体アッセンブリ及び半導体装置並びにこれらの製造方法並びに電子機器 | |
JP2008124080A (ja) | 基板、これを用いた半導体装置、半導体装置の検査方法および半導体装置の製造方法 | |
JP4605608B2 (ja) | 製作情報の識別できるプリント回路基板 | |
US9502378B1 (en) | Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same | |
KR101572089B1 (ko) | 인쇄회로기판 검사방법 | |
KR102195561B1 (ko) | 전기적 접속 장치 | |
JP4544236B2 (ja) | Tabテープ | |
JP2006275579A (ja) | 検査基板および検査装置 | |
JP5035062B2 (ja) | 多層配線基板及びこれを用いた電気的接続装置 | |
JP5690678B2 (ja) | 電子部品検査装置用配線基板およびその製造方法 | |
JP2009231709A5 (ja) | ||
JP2005347651A (ja) | 配線基板および配線基板のクラック検出方法 | |
JP2006165325A (ja) | Icパッケージを実装した基板の配線構造、及び電気接続不良検査方法 | |
JP6301595B2 (ja) | 配線基板、多層配線基板の製造方法 | |
JP2016086109A (ja) | プリント配線基板、プリント配線基板の製造方法およびプリント配線基板の検査方法 | |
JP4131137B2 (ja) | インターポーザ基板の導通検査方法 | |
KR102276512B1 (ko) | 전기 검사용 지그 및 그의 제조 방법 | |
KR100821674B1 (ko) | 프로브 어셈블리 | |
KR101101552B1 (ko) | 세라믹 기판의 리페어 방법 및 이를 이용하여 리페어된 세라믹기판 | |
JP3447496B2 (ja) | 半導体搭載用配線板 | |
JP2008198956A (ja) | プローブカード | |
KR20160140245A (ko) | 프로브 기판 및 그 제조 방법 | |
CN112970335A (zh) | 用于检查多层印刷电路的金属化的质量的方法和电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100421 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100621 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |