KR100821674B1 - 프로브 어셈블리 - Google Patents

프로브 어셈블리 Download PDF

Info

Publication number
KR100821674B1
KR100821674B1 KR1020070086033A KR20070086033A KR100821674B1 KR 100821674 B1 KR100821674 B1 KR 100821674B1 KR 1020070086033 A KR1020070086033 A KR 1020070086033A KR 20070086033 A KR20070086033 A KR 20070086033A KR 100821674 B1 KR100821674 B1 KR 100821674B1
Authority
KR
South Korea
Prior art keywords
seed
bump
tip
circuit board
bent
Prior art date
Application number
KR1020070086033A
Other languages
English (en)
Inventor
이재하
Original Assignee
이재하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이재하 filed Critical 이재하
Priority to KR1020070086033A priority Critical patent/KR100821674B1/ko
Application granted granted Critical
Publication of KR100821674B1 publication Critical patent/KR100821674B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 프로브 어셈블리에 관한 것으로, 보다 자세하게는 제1 시드부 및 제2 시드부가 지그재그(zigzag)형으로 교대로 나열된 회로기판과; 상기 제1 시드부와 전기적으로 연결되는 제1 범프부와, 일측에 상기 제1 범프부가 절곡되는 제1 빔부와, 상기 제1 빔부의 타측에 절곡되며 상기 제1 시드층이 나열된 방향으로 상기 제1 빔부보다 얇은 두께를 가지는 제1 팁부로 구성된 제1 프로브핀과; 상기 제2 시드부와 전기적으로 연결되되 상기 회로기판으로부터 상기 제1 빔부의 두께이상으로 상기 제1 범프부보다 길게 형성된 제2 범프부와, 일측에 상기 제2 범프부가 절곡되고 상기 제1 빔부가 형성된 방향을 향하는 제2 빔부와, 상기 제2 빔부의 타측으로부터 절곡되어 배치되고 상기 제2 시드층이 나열된 방향으로 상기 제2 빔부보다 얇은 두께를 가지는 제2 팁부를 가지는 제2 프로브핀을 포함한다. 이에 따라, 본 발명은 프로브핀의 크기를 소형화하지 않으면서도 프로브핀의 팁부 간 간격을 좁히는 것이 가능한 프로브 어셈블리를 제공한다.

Description

프로브 어셈블리{PROBE ASSEMBLY}
일반적으로 반도체 소자는 웨이퍼(Wafer) 상에 패턴(pattern)을 형성시키는 패브리케이션(Fabrication) 공정과 패턴이 형성된 웨이퍼를 각각의 반도체 소자로 조립하는 어셈블리(Assembly) 공정을 통해서 제조된다.
그리고, 패브리케이션 공정과 어셈블리 공정 사이에는 웨이퍼를 구성하는 각 칩의 전기적 특성을 검사하는 이디에스(EDS : Electrical Die Sorting)라는 공정이 있다.
상술한 이디에스 공정은 웨이퍼를 구성하고 있는 반도체 소자들 중에서도 불량 반도체 소자를 판별하기 위한 공정으로서, 웨이퍼를 구성하는 반도체 소자들에게 전기적 신호를 인가시키고 인가된 전기적 신호로부터 체크되는 신호에 의해서 불량을 판단하게 되는 검사장치를 주로 이용한다.
즉, 이디에스 공정은 통상 반도체 소자의 전극패드에 프로브 어셈블리의 프로브핀이 접촉되게 하면서 이 프로브핀을 통해 특정의 전기적 신호를 통전시켜 그때 출력되는 전기적 특성을 측정하는 것이다.
웨이퍼를 구성하는 각 반도체 소자들의 전기적 검사는 이들 각 반도체 소자 의 패턴과 접촉되어 전기적 신호를 인가하는 다수의 프로브핀을 구비하는 프로브 어셈블리라는 검사장치를 주로 이용하고 있으며, 이런 프로브 어셈블리를 이용한 검사 결과가 양품으로 판정되면 반도체 소자는 패키징 등의 후공정에 의해서 완성품으로서 제작된다.
한편, 최근의 반도체 소자는 디자인 룰이 더욱 미세화되면서 고집적화와 동시에 극소형화되고 있는 추세이므로, 반도체 소자의 검사를 위해서는 이에 적절한 프로브 어셈블리를 필요로 하게 된다.
즉, 미세해지는 반도체 소자의 패턴과 접속되기 위해서는 프로브 어셈블리의 프로브핀들도 그에 적절한 사이즈로 극소형화 및 미세화가 되어야만 하는 바램이 있었다.
이를 해소하기 위해, 프로브핀 자체의 크기를 작게하고 두께를 얇게 하는 방법 등이 고안되었으나, 이에스디 공정 도중 크기가 작고 두께가 얇은 프로브핀을 사용하면 프로브핀이 쉽게 파괴되는 문제점이 있었다.
이에, 본 발명은 상술한 문제점을 해소하기 위해 안출된 것으로, 프로브핀의 크기를 소형화하지 않으면서도 프로브핀의 팁부 간 간격을 좁히는 것이 가능한 프로브 어셈블리를 제공하는데 그 목적이 있다.
상기 목적은 본 발명에 따른 프로브 어셈블리에 있어서, 제1 시드부 및 제2 시드부가 지그재그(zigzag)형으로 교대로 나열된 회로기판과; 상기 제1 시드부와 전기적으로 연결되는 제1 범프부와, 일측에 상기 제1 범프부가 절곡되는 제1 빔부와, 상기 제1 빔부의 타측에 절곡되며 상기 제1 시드부가 나열된 방향으로 상기 제1 빔부보다 얇은 두께를 가지는 제1 팁부로 구성된 제1 프로브핀과; 상기 제2 시드부와 전기적으로 연결되되 상기 회로기판으로부터 상기 제1 빔부의 두께이상으로 상기 제1 범프부보다 길게 형성된 제2 범프부와, 일측에 상기 제2 범프부가 절곡되고 상기 제1 빔부가 형성된 방향을 향하는 제2 빔부와, 상기 제2 빔부의 타측으로부터 절곡되어 배치되고 상기 제2 시드부가 나열된 방향으로 상기 제2 빔부보다 얇은 두께를 가지는 제2 팁부를 가지는 제2 프로브핀을 포함하는 것을 특징으로 하는 프로브 어셈블리에 의해 달성된다.
여기서, 상기 제1 빔부는 상기 제1 빔부가 형성된 방향으로의 상기 제1 팁부의 두께 이상으로 상기 제1 범프부가 형성된 부분으로부터 상기 제1 빔부가 형성된 방향으로 상기 제2 빔부보다 길게 형성되고, 상기 제1 팁부의 단부가 나열된 선은 상기 제2 팁부가 나열된 선으로부터 이격될 수 있다.
여기서, 상기 회로기판은 상기 제1 시드부 및 상기 제2 시드부가 외부에 노출되기 위한 노출공을 가지며 상기 회로기판의 상부에 적층되는 지지층을 더 포함하며, 상기 제1 범프부 및 상기 제2 범프부는 상기 제1 시드부 및 상기 제2 시드부와 전기적으로 연결되어 상기 회로기판으로부터 전기적 신호가 인가되는 접촉부와, 상기 노출공에 인접한 상기 지지층의 면에 의해 지지되는 지지부를 포함하되 상기 접촉부와 상기 지지부는 단차질 수 있다.
여기서, 상기 제1 범프부 및 상기 제2 범프부의 접촉부는 레이져본딩 또는 전도성접착제(ECA)를 통한 접착을 통해 상기 제1 시드부 및 상기 제2 시드부에 접촉될 수 있다.
한편, 상기 목적은 시드부가 형성되고, 상기 시드부가 외부에 노출되기 위한 노출공을 가지는 지지층이 상부에 적층되는 회로기판과; 팁부와, 상기 시드부와 전기적으로 연결되어 상기 회로기판으로부터 전기적 신호가 인가되는 접촉부 및 상기 노출공에 인접한 상기 지지층의 면에 의해 지지되는 지지부로 구성되되 상기 접촉부와 상기 지지부는 단차지게 형성된 범프부와, 일측에 상기 팀부가 절곡되고 타측에 상기 범프부가 절곡된 빔부를 가지는 프로브핀을 포함하는 것을 특징으로 하는 프로브 어셈블리에 의해서도 달성된다.
여기서, 상기 범프부의 접촉부는 레이져본딩 또는 전도성접착제(ECA)를 통한 접착을 통해 상기 시드부에 접촉될 수 있다.
본 발명에 따른 프로브 어셈블리는 프로브 유닛의 크기를 작게하거나 두께를 얇게 하지 않으면서도 프로브핀의 팁부 간 간격을 감소시켜 이에스디 공정 시 고집적화 및 극소형화 되는 반도체 소자를 검사할 수 있는 탁월한 효과가 있다.
또한, 본 발명에 따른 프로브 어셈블리는 범프부의 지지부가 지지층에 형성된 노출공의 외주 부분에 의해 지지되도록 함에 의해 프로브핀을 시드부에 보다 정확하게 설치시켜 프로브핀의 팁부의 단부가 보다 용이하게 정렬되게 하는 탁월한 효과가 있다.
이하에서는 본 발명에 따른 프로브 어셈블리는 첨부된 도면을 참조하여 상세히 설명한다.
도 1 및 도 4에 도시된 바와 같이 본 발명에 따른 프로브 어셈블리(1)는 회 로기판(300), 프로브핀(10)을 포함한다.
도 1 내지 도 3에 도시된 바와 같이 프로브핀(10)은 멤스(MEMS : Micro Electro Mechanical System) 방식으로 제조된 프로브핀(10)으로 마련될 수 있으며, 제1 프로브핀(100) 및 제2 프로브핀(200)을 포함한다.
제1 프로브핀(100)은 제1 범프부(110), 제1 빔부(120) 및 제1 팁부(130)를 포함한다.
제1 범프부(110)는 후술할 회로기판(300)의 제1 시드부(310a)와 전기적으로 연결되며, 제1 빔부(120)의 일측에 절곡된다. 이에, 제1 범프부(110)에는 반도체 소자를 검사하기 위한 전기적 신호(전류)가 인가된다.
제1 팁부(130)는 제1 빔부(120)의 타측에 절곡되며, 반도체 소자와 접촉되어, 제1 범프부(110)로부터 제1 빔부(120)를 통해 인가되는 전기석 신호를 반도체 소자로 인가한다. 여기서, 도 1 및 도 3에 도시된 바와 같이 제1 팁부(130)는 제1 시드창이 나열된 방향(F)으로의 두께가 제1 빔부(120) 및 제1 범프부(110)보다 얇게 형성될 수 있다.
상술한 바와 같이 제1 빔부(120)에는 일측에 제1 범프부(110)보다 절곡되고, 타측에 제1 팁부(130)가 절곡된다.
제2 프로브핀(200)은 제2 범프부(210), 제2 빔부(220) 및 제2 팁부(230)를 포함한다.
제2 범프부(210)는 후술할 회로기판(300)의 제2 시드부(310b)와 전기적으로 연결되며, 회로기판(300)으로부터 제1 빔부(120)의 두께 이상으로 제1 범프부(110) 보다 길게 형성된다.
즉, 도 1 및 도 2에 도시된 바와 같이, 제2 범프부(210)는 도면 상 제1 팁부(130) 및 제2 팁부(230)가 형성된 방향(이하, "A 방향"이라고 한다)으로 제1 범프부(110)보다 긴 길이 같게 된다. 여기서, 제2 범프부(210)는 A 방향으로의 제1 빔부(120)의 두께 이상으로 제1 범프부(110)보다 더 긴 길이를 갖게 된다.
이에 따라, 도 1 및 도 3에 도시된 바와 같이 제1 팁부(130) 및 제2 팁부(230)들이 형성하는 간격(이하, "C 간격" 이라고 한다)이 좁혀지더라도, 제1 빔부(120) 및 제2 빔부(220)는 상호 접촉되지 않는다. 따라서, 제1 프로브핀(100) 및 제2 프로브핀(200)을 E 방향으로 모아서 C 간격을 더 좁힐 수 있으므로, 반도체 소자가 극소형화 및 고집적화되더라도 이에스디 공정을 수행할 수 있게 된다.
여기서, 제2 범프부(210)는 후술할 회로기판(300)의 제2 시드부(310b)에 전기적으로 연결된다. 이에, 제2 범프부(210)에는 반도체 소자를 검사하기 위한 전기적 신호가 인가된다.
제2 팁부(230)는 반도체 소자와 접촉되어, 제2 범프부(210)로부터 제2 빔부(220)를 통해 인가되는 전기석 신호를 반도체 소자로 인가한다.
제2 팁부(230)는 제2 범프부(210)가 제1 범프부(110)보다 더 긴 길이 만큼 A 방향으로 제1 팁부(130)보다 더 짧은 길이를 가진다. 제2 범프부(210)와 제1 범프부(110)간 길이 차에 따라 제1 빔부(120) 및 제2 빔부(220)간 A 방향으로의 높이차가 생기게 되므로, 제2 팁부(230)가 제1 팁부(130)보다 더 짧은 길이를 가지는 것에 의해 도 3에 도시된 바와 같이 제1 팁부(130)와 제2 팁부(230)의 단부가 동일선 상에 위치하게 된다.
또한, 제2 팁부(230)도 제1 팁부(130)와 마찬가지로 도 1 및 도 3에 도시된 바와 같이 F 방향으로의 두께가 제2 빔부(220) 및 제2 범프부(210)보다 얇게 형성될 수 있다.
제2 빔부(220)는 일측에 제2 범프부(210)가 절곡되고, 타측에 제2 팁부(230)가 절곡된다.
제2 빔부(220)의 길이는 도면상 제1 빔부(120)가 형성된 방향(이하, "B 방향" 이라고 한다)으로 제1 범프부(110)의 B 방향으로의 두께 이상으로 제1 빔부(120)보다 길게 형성되어 있다.
이에 따라, 도 1에 도시된 바와 같이, 제1 프로브핀(100) 및 제2 프로브핀(200)이 E 방향으로 모아져서 C 간격이 좁혀지더라도 제1 범프부(110) 및 제2 범프부(210)는 상호 접촉하지 않게 된다.
도 4 내지 도 7에 도시된 바와 같이, 회로기판(300)은 제1 시드부(310a), 제2 시드부(310b), 지지층(311), 연결부(320), 절연블럭(330) 및 인쇄회로기판(340)을 포함할 수 있다.
도 5에 도시된 바와 같이, 제1 시드부(310a)에는 제1 프로브핀(100)의 제1 범프부(110)가 전기적으로 연결되고, 제2 시드부(310b)에는 제2 프로브핀(200)의 제2 범프부(210)가 전기적으로 연결된다. 제1 시드부(310a) 또는 제2 시드부(310b)에 제1 범프부(110) 또는 제2 범프부(210)가 전기적으로 되는 것은 제1 시드부(310a) 또는 제2 시드부(310b)에 제1 범프부(110) 및 제2 범프부(210)가 전류가 인가될 수 있는 상태를 유지하는 것으로서, 레이져 용접되거나 전도성접착제(ECA)에 의한 접착으로 전기적 연결된 상태를 유지할 수 있다.
여기서, 도 6에 도시된 바와 같이 제1 시드부(310a)는 G 방향으로 나열되어 있다. 그리고, 제2 시드부(310b)는 상호 인접한 2 개의 제1 시드부(310a) 사이의 한점에서 제1 시드부(310a)가 나열된 G 방향과 교차하는 H 방향으로 이격되어 형성되며, 제2 시드부(310b)도 G 방향으로 나열된다. 이에, 제1 시드부(310a) 및 제2 시드부(310b)는 지그재그(zigzag)으로 교대로 나열된 형상을 가지게 된다. 여기서, 상호 인접한 2 개의 제1 시드부(310a) 사이의 한점은 상호 인접한 2 개의 제1 시드부(310a)을 최단 거리로 연결한 선의 중점일 수 있다. 그리고, 상술한 제2 시드부(310b)가 H 방향으로 이격된 거리는 도 1에 도시된 제1 범프부(110)의 B 방향으로의 두께 이상 이격 될 수 있다.
지지층(311)은 절연물질로 마련되며 절연블럭(330)의 상부에 적층된다. 도 7에 도시된 바와 같이, 지지층(311)은 제1 시드부(310a) 및 제2 시드부(310b)를 도면상 상부로 노출시키기 위한 노출공(312)을 가지고 있다. 노출공(312)의 외주는 단차지게 형성된다.
여기서, 제1 범프부(110) 및 제2 범프부(210)는 도 1에 도시된 바와 같이 접촉부(111,211)와 지지부(112,212)를 포함할 수 있다.
접촉부(111,211)는 제1 시드부(310a) 또는 제2 시드부(310b)에 제1 범프부(110) 또는 제2 범프부(210)를 전기적으로 연결시켜 제1 시드부(310a) 또는 제2 시드부(310b)에서 전기적 신호가 인가된다.
도 6에 도시된 바와 같이, 지지부(112,212)는 노출공(312)에 인접한 지지층(311)의 면에 의해 지지된다. 따라서, 제1 프로브핀(100) 또는 제2 프로브핀(200)이 제1 시드부(310a) 및 제2 시드부(310b)에 설치되는 것을 용이하게 한다. 즉, 제1 프로브핀(100) 또는 제2 프로브핀(200)의 제1 팁부(130) 및 제2 팁부(230)는 동일선상 또는 후술할 동일 평면상에 정렬되어야 한다. 이는 매우 정밀하게 제1 시드부(310a) 또는 제2 시드부(310b)에 제1 범프부(110) 또는 제2 범프부(210)를 접촉시켜야 가능하다.
따라서, 제1 팁부(130) 및 제2 팁부(230)가 도 1 및 도 3에 도시된 바와 같이 동일선상 또는 후술할 동일 평면상에 정렬되도록 지지부(112,212)가 노출공(312)에 인접한 지지층(311)의 면에 의해 지지되면, 제1 프로브핀(100) 또는 제2 프로브핀(200)이 제1 시드부(310a) 또는 제2 시드부(310b)에 정밀하게 전기적으로 연결되는 것이 가능하다.
절연블럭(330)은 세라믹, 폴리이미드 등의 절연물질로 마련되며, 상부에 제1 시드부(310a) 및 제2 시드부(310b)가 형성되고 지지층(311)이 적층된다.
도 4에 도시된 바와 같이, 절연블럭(330)의 하측에는 제1 시드부(310a) 및 제2 시드부(310b) 전기적 신호를 인가하기 위한 인쇄회로기판(340)이 위치하게 되며, 인쇄회로기판(340)에 나사결합되기 위한 나사공(331)이 형성되어 있다.
연결부(320)는 도 7에 도시된 바와 같이, 각 제1 시드부(310a) 및 제2 시드부(310b)와 인쇄회로기판(340)을 연결하되, 절연블럭(330)의 외주를 따라 형성된다. 연결부(320)는 인쇄회로기판(340)으로부터 각 제1 시드부(310a) 및 제2 시드 부(310b)로 전기적 신호가 인가되는 경로를 제공한다. 연결부(320)는 절연블럭(330)에 홈을 형성하고, 홈에 전도성 물질을 충진하는 방식으로 마련될 수 있다.
한편, 도 8 및 도 9에 도시된 바와 같이, 본 발명에 따른 프로브핀(10a)의 제1 프로브핀(100a)의 제1 빔부(120a)는 B 방향으로의 제1 팁부(130)의 두께 이상으로 제1 범프부(110)가 형성된 부분으로부터 B 방향으로 더 길게 형성될 수 있다.
이 경우, 제1 팁부(130) 및 제2 팁부(230)의 반도체 소자와 접촉되는 단부들은 동일 평면(I)상에 정렬된다. 제1 빔부(120a)의 길이는 반도체 소자에 제1 팁부(130) 및 제2 팁부(230)가 접촉되는 부분의 위치에 따라 가변적일 수 있다.
또한, 제1 빔부(120a)가 B 방향으로 제1 팁부(130)의 단부가 위치하는 선 상에 제1 팁부(130)와 가장 인접한 제2 팁부(230)의 단부가 위치하지 않게 된다. 도 8에는 제1 팁부(130) 및 제2 팁부(230)가 제1 빔부(120a) 및 제2 빔부(220)보다 F 방향으로 더 얇게 형성되었으나, 제1 빔부(120) 및 제2 빔부(220)와 동일한 두께로 마련될 수 있다.
이 경우에 E 방향으로 제1 프로브핀(100a)과 제2 프로브핀(200)을 모으더라도, 도 9에 도시된 바와 같이 제1 팁부(130) 및 제2 팁부(230)가 상호 접촉되는 것을 방지할 수 있다. 즉, 반도체 소자가 극소형화 및 고집적화되더라도 이에스디 공정을 수행할 수 있게 된다.
비록 본 발명의 실시예가 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으 면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
도 1은 본 발명에 따른 프로브 어셈블리의 제1 프로브핀 및 제2 프로브핀을 도시한 사시도이고,
도 2는 본 발명에 따른 프로브 어셈블리의 제1 프로브핀 및 제2 프로브핀을 도시한 측면도이고,
도 3은 본 발명에 따른 프로브 어셈블리의 제1 프로브핀 및 제2 프로브핀을 도시한 정면도이고
도 4는 본 발명에 따른 프로브 어셈블리를 도시한 사시도이고,
도 5는 도 4의 일부를 확대한 사시도이고,
도 6는 본 발명에 따른 프로브 어셈블리의 제1 시드부 및 제2 시드부의 배치상태를 도시한 사시도이고,
도 7은 도 4의 D-D의 단면도이고
도 8은 본 발명에 따른 프로브 어셈블리의 제1 빔부가 연장 형성된 제1 프로브핀 및 제2 프로브핀을 도시한 사시도이고,
도 9는 도 8의 측면도이다.

Claims (6)

  1. 프로브 어셈블리에 있어서,
    제1 시드부 및 제2 시드부가 지그재그(zigzag)형으로 교대로 나열된 회로기판과;
    상기 제1 시드부와 전기적으로 연결되는 제1 범프부와, 일측에 상기 제1 범프부가 절곡되는 제1 빔부와, 상기 제1 빔부의 타측에 절곡되며 상기 제1 시드부가 나열된 방향으로 상기 제1 빔부보다 얇은 두께를 가지는 제1 팁부로 구성된 제1 프로브핀과;
    상기 제2 시드부와 전기적으로 연결되되 상기 회로기판으로부터 상기 제1 빔부의 두께이상으로 상기 제1 범프부보다 길게 형성된 제2 범프부와, 일측에 상기 제2 범프부가 절곡되고 상기 제1 빔부가 형성된 방향을 향하는 제2 빔부와, 상기 제2 빔부의 타측으로부터 절곡되어 배치되고 상기 제2 시드부가 나열된 방향으로 상기 제2 빔부보다 얇은 두께를 가지는 제2 팁부를 가지는 제2 프로브핀을 포함하되,
    상기 회로기판은 상기 제1 시드부 및 상기 제2 시드부가 외부에 노출되기 위한 노출공을 가지며 상기 회로기판의 상부에 적층되는 지지층을 더 포함하며,
    상기 제1 범프부 및 상기 제2 범프부는 상기 제1 시드부 및 상기 제2 시드부와 전기적으로 연결되어 상기 회로기판으로부터 전기적 신호가 인가되는 접촉부와, 상기 노출공에 인접한 상기 지지층의 면에 의해 지지되는 지지부를 포함하되 상기 접촉부와 상기 지지부는 단차진 것을 특징으로 하는 프로브 어셈블리.
  2. 제1항에 있어서,
    상기 제1 빔부는
    상기 제1 빔부가 형성된 방향으로의 상기 제1 팁부의 두께 이상으로 상기 제1 범프부가 형성된 부분으로부터 상기 제1 빔부가 형성된 방향으로 상기 제2 빔부 보다 길게 형성되고,
    상기 제1 팁부의 단부가 나열된 선은 상기 제2 팁부가 나열된 선으로부터 이격된 것을 특징으로 하는 프로브 어셈블리.
  3. 삭제
  4. 제1항에 있어서,
    상기 제1 범프부 및 상기 제2 범프부의 접촉부는
    레이져본딩 또는 전도성접착제(ECA)를 통한 접착을 통해 상기 제1 시드부 및 상기 제2 시드부에 접촉되는 것을 특징으로 하는 프로브 어셈블리.
  5. 시드부가 형성되고, 상기 시드부가 외부에 노출되기 위한 노출공을 가지는 지지층이 상부에 적층되는 회로기판과;
    팁부와, 상기 시드부와 전기적으로 연결되어 상기 회로기판으로부터 전기적 신호가 인가되는 접촉부 및 상기 노출공에 인접한 상기 지지층의 면에 의해 지지되는 지지부로 구성되되 상기 접촉부와 상기 지지부는 단차지게 형성된 범프부와, 일측에 상기 팀부가 절곡되고 타측에 상기 범프부가 절곡된 빔부를 가지는 프로브핀을 포함하는 것을 특징으로 하는 프로브 어셈블리.
  6. 제5항에 있어서,
    상기 범프부의 접촉부는
    레이져본딩 또는 전도성접착제(ECA)를 통한 접착을 통해 상기 시드부에 접촉되는 것을 특징으로 하는 프로브 어셈블리.
KR1020070086033A 2007-08-27 2007-08-27 프로브 어셈블리 KR100821674B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070086033A KR100821674B1 (ko) 2007-08-27 2007-08-27 프로브 어셈블리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070086033A KR100821674B1 (ko) 2007-08-27 2007-08-27 프로브 어셈블리

Publications (1)

Publication Number Publication Date
KR100821674B1 true KR100821674B1 (ko) 2008-04-14

Family

ID=39534663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070086033A KR100821674B1 (ko) 2007-08-27 2007-08-27 프로브 어셈블리

Country Status (1)

Country Link
KR (1) KR100821674B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101940599B1 (ko) * 2018-03-07 2019-01-21 (주)티에스이 프로브 카드 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03205842A (ja) * 1990-01-08 1991-09-09 Tokyo Erekutoron Yamanashi Kk プローブカード装置
KR20010078403A (ko) * 1998-12-02 2001-08-20 이고르 와이. 칸드로스 리소그래피 접촉 소자
KR20040019760A (ko) * 2002-08-29 2004-03-06 삼성에스디아이 주식회사 프로브와 이를 이용한 전지 충방전기
KR20070045348A (ko) * 2004-08-30 2007-05-02 동경 엘렉트론 주식회사 프로브 침, 프로브 침의 제조 방법 및 삼차원 입체 구조의제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03205842A (ja) * 1990-01-08 1991-09-09 Tokyo Erekutoron Yamanashi Kk プローブカード装置
KR20010078403A (ko) * 1998-12-02 2001-08-20 이고르 와이. 칸드로스 리소그래피 접촉 소자
KR20040019760A (ko) * 2002-08-29 2004-03-06 삼성에스디아이 주식회사 프로브와 이를 이용한 전지 충방전기
KR20070045348A (ko) * 2004-08-30 2007-05-02 동경 엘렉트론 주식회사 프로브 침, 프로브 침의 제조 방법 및 삼차원 입체 구조의제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101940599B1 (ko) * 2018-03-07 2019-01-21 (주)티에스이 프로브 카드 및 그 제조방법

Similar Documents

Publication Publication Date Title
JP4862017B2 (ja) 中継基板、その製造方法、プローブカード
US7616015B2 (en) Wafer type probe card, method for fabricating the same, and semiconductor test apparatus having the same
KR101045671B1 (ko) 공간 변환기를 포함하는 프로브 카드
KR20040089244A (ko) 프로브 카드의 니들 어셈블리
TWI620936B (zh) 積體電路之測試探針卡
KR20130127108A (ko) 프로브 카드용 공간 변환기 및 그 제조방법
JP4343256B1 (ja) 半導体装置の製造方法
US7948253B2 (en) Probe assembly
KR100393452B1 (ko) 반도체소자검사용 기판의 제조방법
JP5588851B2 (ja) 電気的接続装置及びその製造方法
KR101120405B1 (ko) 프로브 블록 조립체
KR100821674B1 (ko) 프로브 어셈블리
JP4944982B2 (ja) 半導体ウェハの検査方法および半導体装置の製造方法
KR102195561B1 (ko) 전기적 접속 장치
JPH10206464A (ja) プローブ装置
JP2003287553A (ja) プローブカード及びそれを製造するための基板
JP2012141274A (ja) プローブカード用セラミック基板及びその製造方法
KR101066551B1 (ko) 프로브 카드 제조에 사용되는 핀 어레이 틀
KR20090041517A (ko) 프로브 카드
KR102276512B1 (ko) 전기 검사용 지그 및 그의 제조 방법
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
KR20130072396A (ko) 프로브 카드용 공간변환기 및 프로브 카드용 공간변환기의 제조방법
WO2021039898A1 (ja) 検査治具、及び検査装置
KR100890190B1 (ko) 프로브 카드 제조방법
JP5164543B2 (ja) プローブカードの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130402

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee