JP4862017B2 - 中継基板、その製造方法、プローブカード - Google Patents

中継基板、その製造方法、プローブカード Download PDF

Info

Publication number
JP4862017B2
JP4862017B2 JP2008180601A JP2008180601A JP4862017B2 JP 4862017 B2 JP4862017 B2 JP 4862017B2 JP 2008180601 A JP2008180601 A JP 2008180601A JP 2008180601 A JP2008180601 A JP 2008180601A JP 4862017 B2 JP4862017 B2 JP 4862017B2
Authority
JP
Japan
Prior art keywords
pad
electrode pad
electrode
test
dedicated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008180601A
Other languages
English (en)
Other versions
JP2010019697A (ja
Inventor
修 溝口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008180601A priority Critical patent/JP4862017B2/ja
Priority to US12/320,261 priority patent/US7868469B2/en
Publication of JP2010019697A publication Critical patent/JP2010019697A/ja
Priority to US12/929,057 priority patent/US8114687B2/en
Application granted granted Critical
Publication of JP4862017B2 publication Critical patent/JP4862017B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Description

本発明は、中継基板、及び、その製造方法、並びに、プローブカードに関する。
近年、半導体デバイスの高密度化に伴い１チップあたりの電極数は増大している。特に、フリップチップデバイスでは、半導体素子の周辺のみだけでなく半導体素子全面に対しアレイ状に電極を配置できるため、より多くの電極数を配置させることが可能となっている。
フリップチップデバイスは半導体プロセスにより半導体素子上に形成された電極上に、印刷、蒸着またはメッキ工程などによってバンプを形成する。これをダイシング後にパッケージ基板上にリフロー実装され出荷される。
半導体素子は所望の動作の実行可否をウェハ状態で実施する必要がある。ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）テスタとは、ＬＳＩが形成された半導体ウェハに対して電気信号を印加し、検査対象であるＬＳＩからの信号が所望のものであるか否かを判断する装置である。また、プローブカードとは、ＬＳＩテスタと半導体ウェハとの間にあって電気信号を伝える治工具である。通常プローブカードは、ＬＳＩテスタとの接続を行うプローブカード基板、および、半導体ウェハ上の電極に接触するプローブからなる。
フリップチップデバイスの場合、プローブは半導体ウェハの電極と同じ間隔でアレイ状にプローブカード基板に配置される必要がある。また、電極数の多さから、電極間のピッチは狭くなっている。このようなフリップチップデバイスのＬＳＩの試験を行う際は、半導体ウェハ上の電極に形成されたバンプにプローブを押し当てることにより電気的な接触を確保する。
ＬＳＩテスタと接続する接続端子は、プローブカード基板の表面の外周付近に所定の間隔で配置される必要がある。また、プローブとの接続端子は、プローブカード基板の裏面の中心付近に半導体ウェハ上の電極と同じ配列に配置させる必要がある。したがって、プローブ及びＬＳＩテスタの接続端子のピッチ間がそれぞれ異なる場合、プローブカード基板においてピッチの整合を行う必要があるということになる。
そこで、ピッチ変換を行うために、ワイアリング方式および中継基板方式のいずれかの方式が取られている。
ワイアリング方式では、半導体デバイスの電極パッドのピッチにあわせて貫通孔をあけた基板にワイアを通し、基板の裏面でワイアを切断・研磨しワイアの断面をプローブ側の電極パッドとして用いる。ワイアのもう一方の端はプローブカード基板に接続することにより、ＬＳＩテスタとプローブ間の接続を得る。
ワイアリング方式の場合、ワイアの配線は全て人手によるものとなる。こうした事情からワイアリング方式によれば、配線本数に限界があり、おおよそ２０００ｐｉｎ程度が限界である。
そのため、これ以上のパッド数が必要になる場合、中継基板方式での対応が必要となる。数百μｍ単位の狭ピッチに対応した電極パッドを製造するため、中継基板方式では、セラミックス基板、または、ビルトアップ基板を材料とするのが一般的である。中継基板の裏面側には半導体デバイスと同じピッチで電極パッドを形成し、表面側には１ｍｍピッチ程度の電極パッドを形成し、中継基板内部にて裏面側の電極パッドと表面側の電極パッドとの間の配線接続を行う。
中継基板方式を用いるプローブカードとして、特許文献１乃至３の技術が知られている。
特開平０７−３０１６４２号公報 特開２００７−１７１１４０号公報 特表２００２−５３１８３６号公報
しかしながら、上記文献記載の従来技術は、以下の点で改善の余地を有していた。すなわち、中継基板は製品固有のパッド配置にあわせて製品毎に新規作成する必要があった。セラミックス基板やビルトアップ基板は高価であり、中継基板形式は、コスト的に不利になっていた。
そこで、これを解決する方法として、上記特許文献１のように、デバイスのパッケージ基板を中継基板として用いる技術が開発された。パッケージ基板を中継基板として用いることにより、デバイス毎に発生するコストを削減することが可能となる。図８は、中継基板としてパッケージ基板を用いた例である。この例では中継基板として対象デバイスの製品パッケージ基板を流用する構造を採用している。
一方、単にデバイスのパッケージ基板を中継基板として使っただけでは、デバイスの電極パッドとプローブとの位置合わせが困難であるという問題がある。
図９を用いて以下詳細に説明する。図９は、パッケージ基板を流用した従来の中継基板の例を示す。図９（ａ）は、従来の中継基板の断面図を示し、図９（ｂ）は、図９（ａ）において破線で囲んだ部分を拡大した図である。中継基板７０６の検査対象側表面（図９中下面）にはレジスト７０１が塗布されている。レジスト７０１はパッド３０３の外周部を覆うため、本来のパッド寸法に対してプローブが接触可能な開口寸法は一回り小さくなる。半導体素子の電極パッドの狭パッドピッチ化にともない、パッド開口寸法も小さくなってきている。したがって、中継基板上のパッドとプローブの位置合わせに要求される精度は非常に高く困難なものになってきている。
またレジスト７０１の厚みにより、パッド３０３はパッケージ基板の表面に対し窪んだ状態になっている。そのためプローブの上端がレジスト７０１部分に干渉し、プローブと電極パッドとの間の接触が悪化するおそれがあった。
本発明によれば、
第一の面と第二の面とを有し内部に配線が形成された基板本体と、前記第一の面に配置され、少なくとも第一のテスト専用パッドを含む複数の第一の電極パッドと、前記第二の面に配置された第二の電極パッドと、を備えたパッケージ基板と、
前記パッケージ基板の前記第一の面の上に形成された絶縁層と、
前記絶縁層の前記第一の電極パッドに対応する位置に形成された貫通孔と、
前記貫通孔に形成された導電部材と、
前記貫通孔を覆い、上面および側面全面が絶縁層で覆われていない第三の電極パッドと、
前記第二の電極パッドに形成された外部接続端子と、
前記第二の面に配置され、電気信号を印加する第二のテスト専用パッドと、
を有し、
前記第一の電極パッドは、前記配線を介して前記第二の電極パッドに電気的に接続され、
前記第三の電極パッドは、前記導電部材を介して前記第一の電極パッドに電気的に接続され、
前記第一のテスト専用パッドと前記第二のテスト専用パッドとが前記配線を介して電気的に接続され、
前記第二のテスト専用パッドに外部接続端子が形成されていることを特徴とする中継基板が提供される。
また、本発明によれば、
検査対象であるＬＳＩが形成された半導体ウェハと、前記半導体ウェハに形成された前記ＬＳＩに電気信号を印加し、前記半導体ウェハに形成された前記ＬＳＩの電気特性を測定する測定装置と、を電気的に接続するプローブカードであって、
第一の面と第二の面とを有し内部に配線が形成された基板本体と、前記第一の面に配置され、少なくとも第一のテスト専用パッドを含む複数の第一の電極パッドと、前記第二の面に配置された第二の電極パッドと、を備えたパッケージ基板と、
前記パッケージ基板の前記第一の面の上に形成された絶縁層と、
前記絶縁層の前記第一の電極パッドに対応する位置に形成された貫通孔と、
前記貫通孔に形成された導電部材と、
前記貫通孔を覆い、上面および側面全面が絶縁層で覆われていない第三の電極パッドと、
前記第二の面に配置され、電気信号を印加する第二のテスト専用パッドと、
前記第二の電極パッドに形成された外部接続端子と、
を備える中継基板と、
前記第三の電極パッドに電気的に接続し、前記半導体ウェハに形成された電極に接触するプローブと、
を有し、
前記第一の電極パッドは、前記配線を介して前記第二の電極パッドと電気的に接続され、
前記第三の電極パッドは、前記導電部材を介して前記第一の電極パッドと電気的に接続され、
前記第一のテスト専用パッドと前記第二のテスト専用パッドとが前記配線を介して電気的に接続され、
前記第二のテスト専用パッドに外部接続端子が形成されていることを特徴とするプローブカードが提供される。
また、本発明によれば、
第一の面と第二の面とを有し内部に配線が形成された基板本体と、前記第一の面に配置され、少なくとも第一のテスト専用パッドを含む複数の第一の電極パッドと、前記第二の面に配置された第二の電極パッドと、を備えたパッケージ基板を準備する工程と、
前記第一の面に絶縁層を形成する工程と、
前記絶縁層の前記第一の電極パッドに対応する位置に貫通孔を形成する工程と、
前記貫通孔に導電部材を形成する工程と、
前記貫通孔を第三の電極パッドで覆う工程と、
前記第二の電極パッドに外部接続端子を形成する工程と、
を含み、
前記パッケージ基板を準備する前記工程において、電気信号を印加する第二のテスト専用パッドを前記第二の面に有し、前記配線を介して前記第一の電極パッドが前記第二の電極パッドに電気的に接続されるとともに、前記第一のテスト専用パッドと前記第二のテスト専用パッドとが前記配線を介して電気的に接続される前記パッケージ基板を準備し、
前記貫通孔を第三の電極パッドで覆う前記工程において、前記導電部材を介して前記第一の電極パッドに電気的に接続される前記第三の電極パッドを、前記第三の電極パッドの上面および側面全面が絶縁層で覆われないように形成し、
前記第二の電極パッドに外部接続端子を形成する工程において、前記第二のテスト専用パッドに外部接続端子を形成することを特徴とする中継基板の製造方法が提供される。
なお、本発明において、「第一の面の上に形成された」とは、第二の電極パッドが配置された第二の面を下にし、第一の電極パッドが配置された第一の面を上としたとき、第一の面の上に形成されていることをいう。
また、本発明において、「上面が絶縁層で覆われていない」とは、第二の電極パッドが配置された第二の面を下にし、第一の電極パッドが配置された第一の面を上としたときの上面が絶縁層で覆われていないことをいう。
また、本発明の各種の構成要素は、個々に独立した存在である必要もなく、複数の構成要素が一個の部材として形成されていること、一つの構成要素が複数の部材で形成されていること、ある構成要素が他の構成要素の一部であること、ある構成要素の一部と他の構成要素の一部とが重複していること、等でよい。
また、本発明の中継基板の製造方法には複数の工程を順番に記載してあるが、その記載の順番は複数の工程を実行する順番を限定するものではない。このため、本発明の中継基板の製造方法を実施するときには、その複数の工程の順番は内容的に支障のない範囲で変更することができる。
さらに、本発明の中継基板の製造方法の複数の工程は個々に相違するタイミングで実行されることに限定されない。このため、ある工程の実行中に他の工程が発生すること、ある工程の実行タイミングと他の工程の実行タイミングとの一部ないし全部が重複していること、等でもよい。
本発明によれば、中継基板方式を採用しつつ、安価で位置合わせが容易であるとともに、プローブと電極パッドとの接触の悪化を抑制する中継基板およびプローブカードを提供することができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図２は、本実施形態の中継基板１を模式的に示した平面図である。また、図１は、図２のＸ−Ｘ'断面図である。本実施の形態の中継基板１は、パッケージ基板３００と、パッケージ基板３００の下面１ａの上に形成された絶縁樹脂層３０５と、絶縁樹脂層３０５のパッド３０３、９０３（第一の電極パッド）のそれぞれに対応する位置に形成された貫通孔３０８と、貫通孔３０８に形成されたビア３０６（導電部材）と、貫通孔３０８を覆い、上面が絶縁層で覆われていないパッド３０７（第三の電極パッド）と、パッド９０４に形成された外部接続端子４０１と、を有する。パッケージ基板３００は、第一の面（図１中、下面１ａ）と第二の面（図１中、上面１ｂ）とを有し、内部に配線４０２，９０２が形成された基板３０１（基板本体）と、下面１ａに配置されたパッド３０３、９０３と、上面１ｂに配置されたパッド９０４（第二の電極パッド）と、を備える。パッド３０３は、配線４０２を介してパッド９０４に電気的に接続され、パッド３０７は、ビア３０６を介してパッド３０３に電気的に接続される。パッド３０７の上面は、絶縁樹脂層３０５またはソルダーレジスト等の他の絶縁層で覆われていない。
また、中継基板１は、電気信号を印加するテスト専用パッド９０５（第二のテスト専用パッド）をパッケージ基板３００の上面１ｂに有する。また、パッケージ基板３００は、下面１ａにテスト専用パッド９０３（第一のテスト専用パッド）を有する。テスト専用パッド９０３とテスト専用パッド９０５とは、配線９０２を介して電気的に接続される。テスト専用パッド９０５に外部接続端子９０１が形成されている。テスト専用パッドとは、ＬＳＩが形成された半導体ウェハのＬＳＩテストを行う際、ＬＳＩテスタから特定の電気信号を印加するために必須となる専用の端子である。外部接続端子４０１、９０１は、例えば半田バンプとすることができる。
パッケージ基板３００は、たとえば、多層配線層を有するプリントパッケージ基板とすることができる。基板３０１は、種々の樹脂を材料とすることができるが、たとえば、ガラスエポキシ樹脂を用いることができる。また、基板３０１の上面１ｂは絶縁性保護膜４０３で覆うことができる。絶縁性保護膜４０３は、たとえば、ソルダーレジストから形成させることができる。
パッド３０７は、導電性保護膜８０１で覆うことができる。たとえば、導電性保護膜８０１は、金メッキ膜とすることができる。図１（ｂ）は、図１（ａ）の破線で囲んだ部分を拡大した図である。導電性保護膜８０１の材料としては、金、銀を例示することができる。金を用いると、半導体ウェハ上の電極と接触するプローブ端子との接触性が良好である。また、酸化せず、耐磨耗性にも優れている。金メッキの材質を適切に選択することにより、銅や半田に対して優れた接触性、耐摩耗性を実現することができる。厚さは０．１〜１μｍとすると好ましい。
パッド３０３、３０７、９０４は銅、ニッケルなどを材料とすることができる。テスト専用パッド９０３、９０５についても、同様に銅、ニッケルを材料とすることができる。
パッド３０７は、絶縁樹脂層３０５の表面に対して凸状に張り出した形状とすることができる。パッド３０７は、円形や矩形などの形状もとりえる。
また、パッド３０７の面積は、ピッチの許す限り、パッド３０３の面積よりも大きくすることができる。パッド９０４のピッチは、パッド３０３のピッチよりも広く、パッド３０７のピッチは、パッド３０３のピッチと等しくする構成を採用することができる。こうすることにより、ピッチ変換はパッケージ基板３００、つまりパッド９０４とパッド３０３との間で行い、パッド３０７は位置合わせを容易にするとともに、プローブと電極パッドとの接触の悪化を防ぐために設けられている。
絶縁樹脂層３０５は、ポリイミド、ＢＣＢ（ベンゾシクロブテン）、エポキシ樹脂、フッ素樹脂などから形成させることができる。たとえば、市販のＡＢＦ樹脂またはＲＣＣ（樹脂付銅箔）などの樹脂を使用することができる。絶縁樹脂層３０５としては、熱膨張の小さいものを選択するとより好ましい。
このように構成される中継基板１を用いる例を図３を用いて説明する。図３は、本実施形態の中継基板１を用いたプローブカード２を模式的に示した断面図である。
プローブカード２は、検査対象であるＬＳＩが形成された半導体ウェハ６０１と、半導体ウェハ６０１に形成されたＬＳＩに電気信号を印加し、半導体ウェハ６０１に形成されたＬＳＩの電気特性を測定する測定装置（図示せず）と、を電気的に接続する。プローブカード２は、中継基板１と、中継基板１が備えるパッド３０７に電気的に接続し、半導体ウェハ６０１に形成された電極６０２に接触するプローブ１０１と、を有する。
プローブ１０１は測定対象の半導体ウェハ６０１上に配置された電極６０２と同じピッチにて配列されている。その間隔はおおむね２５０μｍから１２５μｍ程度である。プローブ１０１は、貴金属からなる合金、または鉄の母材にニッケル，金メッキを施した直径３０μｍ〜１２０μｍ程度のバネ性を有する部材を用いることができる。
プローブカード２は、さらにプローブカード基板５０１を備えている。プローブカード基板５０１は、中継基板１の上面１ｂ側に取り付けられている。
プローブカード２は、ＬＳＩテスタからの信号を半導体ウェハ６０１に印加、およびその逆を行うために使用される治工具である。そのためプローブカード２では半導体ウェハ６０１に形成されたバンプ６０３のピッチからＬＳＩテスタに接続可能なピッチまで拡張を行う必要がある。ＬＳＩテスタがもつ電極子はおおよそ１〜２ｍｍピッチ程度である。ＬＳＩテスタはプローブカード基板５０１が直接接続する。
プローブカード基板５０１は、プリントパッケージ基板を用いることができる。このプリント基板は、径２５〜４５ｃｍ程度の円形、または幅２５〜４５ｃｍ程度の矩形を有する。プローブカード基板５０１は、ガラスエポキシ樹脂やポリイミド樹脂など有機素材中に銅配線を行って作成することができる。ＬＳＩテスタと接続する接続端子５０２は、プローブカード本体の表面の外周付近に約１〜２ｍｍピッチ程度の間隔で配置される。プローブカード基板５０１により、０．８ｍｍ〜１．２７ｍｍピッチ程度までピッチ変換を行うことが可能である。さらに中継基板１にて半導体ウェハ６０１と同じパッドピッチまで変換を行うことができる。
中継基板１の下面１ａ側には半導体ウェハ６０１と同じピッチでパッド３０３、３０７が配置されている。上面１ｂ側にはプローブカード基板５０１上のパッド５０２と同じピッチにてパッド９０４が配置されている。両者の間はパッケージ基板３００の内部にて配線４０２によって接続されている。パッケージ基板３００とプローブカード基板５０１との間の電気的な接続は、半田リフローなどの方法を用いてパッド９０４及びテスト専用パッド９０５のそれぞれとパッド５０２とを接続させることにより行う。
中継基板１とプローブ１０１との間は、プローブ１０１の端部（図３では上端部２ａ）をパッド３０７に押し当てることにより導通をとる。プローブ１０１はガイド板１０２，１０４により保持されている。ガイド板１０２，１０４にはプローブ１０１の径よりわずかに大きな穴がプローブ１０１と同じ位置に開けられている。この穴にプローブを通すことによりプローブ１０１の保持および位置決めを行う構造になっている。
プローブ１０１、ガイド板１０２、１０４、スペーサー１０３を総称してプローブヘッドと呼ぶ。プローブヘッドはプローブカード基板５０１上に取り付けられたプレート２０１に対しネジなどで固定して使用する。パッケージ基板３００上のパッド３０７の位置に対し、プローブ１０１の上端部２ａの位置が同じになるように位置決めして固定する必要がある。このとき、図３で示すように、プローブ１０１の上端部２ａがパッド３０７に押し付けられた状態になる構造をとることができる。
また、プローブカード２は、図７で示すようにプローブ１０１が、半導体ウェハの電極にプローブが接続する前においてフローティング状態であり、半導体ウェハの電極にプローブが接続した後においてパッド３０７と電気的に接続することもできる。フローティング状態とは、プローブ１０１がパッド３０７に押し付けられていない状態になることをいう。
電極パッド３０７が導電性保護膜８０１で覆われていると、プローブ１０１との接触が良好になる。導電性保護膜８０１として金を用いると、半導体ウェハ上の電極と接触するプローブ端子との接触性がさらに良好である。
また、パッド３０７が、絶縁樹脂層３０５の表面に対して凸状に張り出す構成を採用することができる。こうすることにより、プローブ１０１の上端部２ａの端面とパッド３０７の表面とが完全に重ならなくなる位置までずれないようにすることができ、上端部２ａの端面及びパッド３０７の表面がそれぞれオープンになることを防止することができる。したがって、針位置精度およびパッドとプローブとの取り付け位置合わせの精度に対する要求が緩和される。
また、パッド３０７の面積をパッド３０３の面積よりも大きくする構成を採用することもできる。こうすることにより、プローブ１０１と接触する面積が大きくすることができ、プローブカード基板５０１側で、中継基板１とプローブ１０１との位置あわせを容易にすることができる。また、経時変化により相対位置が変化してもプローブ１０１とパッド３０７との接触を確保しやすくなる。
さらに、パッド９０４のピッチは、パッド３０３のピッチよりも広く、パッド３０７のピッチは、パッド３０３のピッチと等しくする構成を採用することができる。こうすることにより、ピッチ変換は、パッケージ基板３００で行うことができる。換言すると、ピッチ変換は、パッド９０４とパッド３０３との間で行うことを可能とする。そして、パッド３０７により位置合わせを容易にするとともに、プローブ１０１とパッド３０７との接触の悪化を防ぐことができる。
つづいて、このプローブカード２を用いた半導体ウェハ６０１の検査方法について説明する。この検査方法は、プローブカード２を用い、半導体ウェハ６０１に設けられた電極６０２にプローブ１０１を接触させるステップと、半導体ウェハ６０１に電気信号を印加し、半導体ウェハ６０１の電気特性を測定するステップと、を含む。この方法によりパッド３０３は、配線４０２を介してパッド９０４に電気的に接続され、パッド３０７は、ビア３０６を介してパッド３０３に電気的に接続される。
ここで、半導体ウェハ６０１に設けられた電極６０２にプローブ１０１を接触させる前にプローブ１０１をパッド３０７に対して図７で示すようなフローティング状態とすることもできる。その後、プローブ１０１をパッド３０７に押さえつけることで電極６０２にプローブ１０１を接触させることもできる。
この電気的検査を行う手順を具体的に以下に説明する。なお、半導体ウェハ６０１として、ウェハ状態のフリップチップデバイスを例に挙げて説明する。
プローバと呼ばれる装置の上面に図３に示すプローブカード２を取り付け、ＬＳＩテスタとプローブカード２を電気的に接続させる。測定対象の半導体ウェハ６０１（ウェハ）をプローバのステージ上に置き、半導体ウェハ６０１の電極６０２上に形成されたバンプ６０３をプローブカードのプローブ１０１の端部（図３中、下端部２ｂ）の位置に対しＸＹＺ方向の位置決めを行う。その後、ステージを上昇させることにより半導体ウェハ６０１のバンプ６０３をプローブカードのプローブ１０１に押し付ける。プローブ１０１がフローティング状態で固定されていた場合は、このときプローブ１０１の上端部２ａがパッド３０７に押さえつけられ電気的な導通を得ることになる。この状態に至り、バンプ６０３、プローブ１０１を介しＬＳＩテスタと半導体ウェハ６０１との間は電気的に接続される。これにより、ＬＳＩテスタは電気信号を印加／検出することにより検査を行うことができる。
測定装置から入力される電気信号は、テスト専用パッド９０５、テスト専用パッド９０３、ビア３０６、パッド３０７を介して半導体ウェハ６０１に印加される。また、測定装置から入力される電気信号はパッド９０４、パッド３０３，ビア３０６、パッド３０７を介して半導体ウェハ６０１に印加される。
つづいて、中継基板１の製造方法について図４を用いて説明する。まず、パッケージ基板を準備する（図４（ａ））。このパッケージ基板は、第一の面（図４中、下面１ａ）と第二の面（図４中、上面１ｂ）とを有し内部に配線４０２，９０２が形成された基板３０１と、下面１ａに配置されたパッド３０３と、上面１ｂに配置されたパッド９０４と、を備える。さらに、パッケージ基板には、下面１ａにテスト専用パッド９０３が形成され、上面１ｂにテスト専用パッド９０５が形成されている。テスト専用パッド９０３は、配線９０２を介してテスト専用パッド９０５に接続している。
ここで、半導体ウェハ６０１のＬＳＩテストを行う際、テスト専用の端子（パッド）を用いる場合がある。テスト専用端子は最終製品で使用することないためパッケージ基板上では配線されていない。したがって、パッケージ基板を中継基板として流用する場合、テスト専用端子をあらかじめパッケージ基板上に配線しておく必要がある。
そこで、中継基板１では、パッケージ基板上にあらかじめテスト専用パッド９０３、９０５を形成し、これに対応した配線９０２を作成しておく。しかし、テスト専用パッド９０３、９０５はパッケージ組立後の状態では本来不要である。そこで、上面１ｂ側(プローブカード基板５０１側)のテスト専用パッド９０５は、実装信頼性の問題などからバンプを置けない位置、たとえばデバイス直下以外のパッケージ中心付近やパッケージコーナー部分に配置することが望ましい。
ついで、下面１ａに絶縁樹脂層３０５を形成する（図４（ｂ））。
その後、レーザー加工により、絶縁樹脂層３０５のパッド３０３、テスト専用パッド９０３に対応する位置に貫通孔３０８を形成し（図４（ｃ））、貫通孔３０８にビア３０６を形成する（図４（ｄ））。
ついで、メッキ処理により、パッド３０７を形成し、貫通孔３０８を覆う（図４（ｅ））。パッド３０７の材料は、たとえば銅を用い、厚みは１０μｍ程度とすることができる。
最後に、パッド３０７の表面に電解メッキによりメッキ処理を施して、導電性保護膜８０１を形成させる。たとえば、導電性保護膜として金メッキ膜を形成させる場合は、パッド３０７の表面に電解メッキにより金メッキ処理を施して、厚さ１μｍ程度の金メッキ膜を形成することができる。そして、パッド９０４に外部接続端子４０１を搭載し、テスト専用パッド９０５に外部接続端子９０１を搭載する。これにより、中継基板１が完成する（図４（ｆ））。
なお、パッケージ基板３００に半導体素子を搭載させる場合は、図４（ａ）の工程後、パッド３０３に半田メッキを施し、レジスト塗布・形成工程を行う。半導体素子を搭載させるパッケージ基板３００にはテスト専用パッド９０５は設けられているが、テスト専用パッド９０５の上には外部接続端子９０１が搭載されていない。半導体プロセスによって作成された半導体素子の電極に、印刷，蒸着またはメッキ工程などによってバンプを形成する。これをダイシング後にパッケージ基板上にリフロー実装し、アンダーフィル樹脂を注入して半導体装置（フリップチップデバイス）を完成させる。
パッケージ基板３００に半導体素子３０を搭載した半導体装置３を図５、６に示す。図６は、半導体装置３の平面図であり、図５は、図６（ａ）で示す半導体装置３のＹ−Ｙ'断面図である。図５（ｂ）は、図５（ａ）の破線部分を拡大した図である。半導体装置３は、中継基板１の製造において利用されるパッケージ基板３００と、パッケージ基板３００に搭載された半導体素子３０と、を有する。パッケージ基板３００は、内部に配線４０２、９０２が形成され、第一の面（図５中、上面３ａ）と第二の面（図５中、下面３ｂ）とを有する基板３０１と、上面３ａに配置されたパッド３０３（第一の電極パッド）と、下面３ｂに配置されたパッド９０４と、上面３ａにテスト専用パッド９０３と、を備える。パッド３０３は、配線４０２を介してパッド９０４と電気的に接続されるが、上面３ａのテスト専用パッド９０３と、配線９０２を介して電気的に接続される下面３ｂ上のテスト専用パッド９０５には、外部接続端子９０１が存在しない。上面３ａは、レジスト７０１で覆われている。外部接続端子４０１は、例えば半田バンプとすることができる。
半導体素子３０は、パッド３０３と接続しているバンプ６０３を有する。半導体素子３０とレジスト７０１との間には、アンダーフィル樹脂３２が充填されている。半導体素子３０は、半導体ウェハ６０１を個片に分割した半導体チップである。
図６は、半導体装置３の下面３ｂ側の平面図である。パッケージ基板３００は、中継基板１としても流用するため、あらかじめテスト専用パッド９０３及びこれに対応したテスト専用パッド９０５が作成されている。中継基板１では、図１で示すようにテスト専用パッド９０５に外部接続端子９０１を形成させるが、パッケージ組立後の状態ではテスト専用パッド９０５は使用しない。そこで、図６（a）で示すようにパッド９０４の空き部分にテスト専用パッド９０５を配置する。これにより、テスト専用パッド９０５が実装信頼性に影響を与えることを回避することができる。
なお、パッケージ基板３００は、半導体素子３０の実装時に実装方向の間違えを防止するため、１コーナーのみ外部接続端子４０１を搭載しないようになっている。そこで、図６（ｂ）で示すように、パッド９０４に空きがない場合は、この１コーナーに対応する位置にテスト専用パッド９０５を搭載する。
具体的には、半導体装置３は、以下の手順により、製造することができる。
（１）図４（ａ）で示す二つのパッケージ基板を準備する工程。一つはプローブカード搭載用パッケージ基板であり、もう一つは半導体素子搭載用パッケージ基板である。
（２）図３で示すプローブカード２を用いて半導体ウェハ６０１を検査する工程。
（３）半導体ウェハ６０１からＬＳＩを含む半導体素子を個片化する工程。半導体素子３０は、半導体プロセスによって作成することができる。ウェハ状態の半導体素子３０の電極（図示せず）に、印刷，蒸着またはメッキ工程などによってバンプ６０３を形成する。これをダイシングし、個片化することにより半導体素子３０（半導体チップ）を得る。また、半導体素子３０は、半導体ウェハ６０１の電気的検査において、良品と判定されたＬＳＩを含む半導体素子を選別してパッケージ化することができる。
（４）上記（１）で準備した半導体素子搭載用のパッケージ基板上に半導体素子をパッケージ化する工程。
上記（４）の半導体素子をパッケージ化する工程は、さらに以下の工程を含む。
（ｉ）図４（ａ）で示すパッケージ基板の下面１ａに、半導体素子を搭載し、半導体素子をパッケージ基板のパッド３０３及びテスト専用端子９０３に電気的に接続する工程。具体的には、パッド３０３に半田メッキ７０２を施し、レジスト７０１を形成する（図１０（ａ））。そして、パッケージ基板の上面３ａ側に半導体素子３０をリフロー実装する（図１０（ｂ））。
（ii）パッケージ基板のテスト専用パッド９０５の上には外部接続端子９０１を形成せず、パッケージ基板のパッド９０４の上に外部接続端子４０１を形成する工程。具体的には、半導体素子３０とレジスト７０１との間にアンダーフィル樹脂３２を充填する（図１０（ｃ））。最後に、パッド９０４に外部接続端子４０１を搭載し、半導体装置３を完成させる（図１０（ｄ））。なお、テスト専用パッド９０５には、外部接続端子４０１を搭載しない。
なお、半導体素子３０は、半導体プロセスによって作成することができる。ウェハ状態の半導体素子３０の電極（図示せず）に、印刷，蒸着またはメッキ工程などによってバンプ６０３を形成する。これをダイシングし、個片化することにより半導体素子３０（半導体チップ）を得る。また、半導体素子３０は、半導体ウェハ６０１の電気的検査において、良品と判定されたＬＳＩを含む半導体素子を選別してパッケージ化することができる。
つづいて、本実施形態の作用及び効果について説明する。中継基板１によれば、パッケージ基板３００に絶縁樹脂層３０５を追加することにより、絶縁樹脂層３０５のパッド３０３及びテスト専用パッド９０３のそれぞれに対応する位置に形成された貫通孔３０８にビア３０６を形成させて、貫通孔３０８をパッド３０７で覆うことができる。これにより、絶縁樹脂層３０５及びビア３０６によりパッド３０７を支持することができ、パッド３０３とパッド３０７とをビア３０６を介して接続させることが可能となる。したがって、パッケージ基板３００に形成されたパッド３０３及びテスト専用パッド９０３を利用しつつ、パッド３０７によりプローブ１０１との接触面積を確保することができ、プローブ１０１と電極パッド３０７との位置あわせを容易にし、かつ、検査中の位置ずれを防止することが可能となる。よって、中継基板方式を採用する場合においても、コストを削減することができ、半導体ウェハ６０１の電気特性を効率よく検査することができる。
図９で示す従来の中継基板７０６では、プローブヘッドをプローブカード基板上のプレートに取り付ける際、プローブヘッドとプレートとの間の位置ずれによりプローブの上端部２ａとパッド３０３とが正常に接触しない場合がある。パッケージ基板３００のパッド３０３の径が小さい場合、パッド３０３の外周部にレジスト７０１がかかっていると、わずかな位置ずれでもプローブの上端部２ａがレジスト７０１に接触し、パッド３０３に接触しなくなる可能性が高くなる。
また、半導体ウェハ６０１のテストは高温や低温で実施される場合もある。このとき熱による膨張・収縮によりパッド３０３やプローブの位置が変化する。そのため、常温でパッド３０３とプローブ１０１の位置合わせができたとしても高温・低温では使用できなくなる可能性がある。
また、従来の中継基板７０６においては、半導体ウェハの表面に形成されたパターン配線を断線やショートから保護するため、レジスト７０１を除去することができなかった。また、レジスト７０１はビアを支える力がないため、半田層７０２を除去しレジスト７０１に貫通孔を形成させてもその貫通孔にビアを形成することができなかった。したがって、レジスト７０１に対し凸となるパッドを形成させることもできなかった。
さらに、パッケージ基板をそのまま流用すると、パッドの酸化防止および接触性確保という点で問題があった。フリップチップ実装を行うためには、図９で示すように、パッド３０３に対する表面処理は半田を用いて半田層７０２を形成させることが一般的であった。この状態で中継基板として使用した場合、プローブの端部に半田が付着し、更にそれが酸化することにより接触性が劣化し測定不良につながっていた。また、接触を繰り返すことにより半田層７０２が磨耗し、パッド３０３の表面が露出するおそれがあった。パッド３０３が銅からなる場合は、外気に露出すると酸化が進行するため、接触性劣化の問題がより顕著になっていた。
一方、中継基板１では、図１に示すように、パッケージ基板３００に絶縁樹脂層３０５を形成させて、レジストを利用しない構成を採用している。そのためパッド３０７の形状はピッチの許す限り大きく作成することができる。さらにパッケージ基板３００表面に対して、パッド３０７が凸に形成されているため、プローブ上端面とパッド面が完全に重ならなくなるまで位置ずれしない限りオープンとならない。よって、針位置精度およびプローブヘッドの取り付け精度に対する要求が緩和される。
また、中継基板１によれば、パッド３０７に対しては、導電性保護膜８０１を施すことが可能である。したがって、保護膜として適宜材料を選択し、優れた接触性、耐摩耗性を実現することが可能である。導電性保護膜８０１として、金メッキを採用することにより、パッドの酸化防止および接触性を確保することが可能となる。
以上のように、中継基板１によれば、半導体ウェハ６０１、特に、フリップチップデバイスのウェハテスト工程において使用するプローブカードのピッチ拡張基板として半導体素子搭載用のパッケージ基板３００を流用し、絶縁樹脂層３０５を追加することによりパッド面積を拡大させることができる。これにより、プローブの位置ばらつきに対する許容度、ヘッド部の取り付け許容精度を向上させることができる。また、パッドの導電性保護膜の材料を適宜選択することができることから、パッド３０７の耐久性が改善され、安定した接触を実現することができる。さらに、半導体搭載用のパッケージ基板を流用することができるため、専用の中継基板を作成するよりも費用面で有利である。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。たとえば、パッド３０３ごとにパッド３０７を個別形成してもよいが、同電位（ＧＮＤ等）であれば、複数のパッド３０３に接続されるようにパッド３０７を連続して形成させもよい。
実施の形態に係る中継基板を模式的に示した断面図である。 実施の形態に係る中継基板を模式的に示した平面図である。 実施の形態に係るプローブカードを模式的に示した断面図である。 実施の形態に係る中継基板の製造方法を説明する図である。 実施の形態に係る半導体装置を模式的に示した断面図である。 実施の形態に係る半導体装置を模式的に示した平面図である。 実施の形態に係るプローブカードの変形例を模式的に示した断面図である。 従来の中継基板の一例である。 従来の中継基板を説明する図である。 実施の形態に係る半導体装置の製造方法を説明する図である。
符号の説明
１ 中継基板
１ａ 下面
１ｂ 上面
２ プローブカード
２ａ 上端部
２ｂ 下端部
３ 半導体装置
３ａ 上面
３ｂ 下面
３０ 半導体素子
３２ アンダーフィル樹脂
１０１ プローブ
１０２ ガイド板
１０３ スペーサー
１０４ ガイド板
２０１ プレート
３００ パッケージ基板
３０１ 基板
３０３ パッド
３０５ 絶縁樹脂層
３０６ ビア
３０７ パッド
３０８ 貫通孔
４０１ 外部接続端子
４０２ 配線
４０３ 絶縁性保護膜
５０１ プローブカード基板
５０２ 接続端子
６０１ 半導体ウェハ
６０２ 電極
６０３ バンプ
７０１ レジスト
７０２ 半田層
７０６ 中継基板
８０１ 導電性保護膜
８０３ パッド
８０５ パッド
９０１ 外部接続端子
９０２ 配線
９０３ テスト専用パッド
９０４ パッド
９０５ テスト専用パッド

Claims (14)

  1. 第一の面と第二の面とを有し内部に配線が形成された基板本体と、前記第一の面に配置され、少なくとも第一のテスト専用パッドを含む複数の第一の電極パッドと、前記第二の面に配置された第二の電極パッドと、を備えたパッケージ基板と、
    前記パッケージ基板の前記第一の面の上に形成された絶縁層と、
    前記絶縁層の前記第一の電極パッドに対応する位置に形成された貫通孔と、
    前記貫通孔に形成された導電部材と、
    前記貫通孔を覆い、上面および側面全面が絶縁層で覆われていない第三の電極パッドと、
    前記第二の電極パッドに形成された外部接続端子と、
    前記第二の面に配置され、電気信号を印加する第二のテスト専用パッドと、
    を有し、
    前記第一の電極パッドは、前記配線を介して前記第二の電極パッドに電気的に接続され、
    前記第三の電極パッドは、前記導電部材を介して前記第一の電極パッドに電気的に接続され、
    前記第一のテスト専用パッドと前記第二のテスト専用パッドとが前記配線を介して電気的に接続され、
    前記第二のテスト専用パッドに外部接続端子が形成されていることを特徴とする中継基板。
  2. 前記第三の電極パッドは、導電性保護膜で覆われていることを特徴とする請求項１に記載の中継基板。
  3. 前記導電性保護膜は金メッキ膜であることを特徴とする請求項２に記載の中継基板。
  4. 前記第三の電極パッドは、前記絶縁層の表面に対して凸状に張り出していることを特徴とする請求項１乃至３いずれか１項に記載の中継基板。
  5. 前記第三の電極パッドは、前記第一の電極パッドよりも面積が大きいことを特徴とする請求項１乃至４いずれか１項に記載の中継基板。
  6. 前記第二の電極パッドのピッチは、前記第一の電極パッドのピッチよりも広く、
    前記第三の電極パッドのピッチは、前記第一の電極パッドのピッチと等しいことを特徴とする請求項１乃至５いずれか１項に記載の中継基板。
  7. 前記第三の電極パッドが前記貫通孔の開口よりも大きいことを特徴とする請求項１乃至６いずれか１項に記載の中継基板。
  8. 検査対象であるＬＳＩが形成された半導体ウェハと、前記半導体ウェハに形成された前記ＬＳＩに電気信号を印加し、前記半導体ウェハに形成された前記ＬＳＩの電気特性を測定する測定装置と、を電気的に接続するプローブカードであって、
    第一の面と第二の面とを有し内部に配線が形成された基板本体と、前記第一の面に配置され、少なくとも第一のテスト専用パッドを含む複数の第一の電極パッドと、前記第二の面に配置された第二の電極パッドと、を備えたパッケージ基板と、
    前記パッケージ基板の前記第一の面の上に形成された絶縁層と、
    前記絶縁層の前記第一の電極パッドに対応する位置に形成された貫通孔と、
    前記貫通孔に形成された導電部材と、
    前記貫通孔を覆い、上面および側面全面が絶縁層で覆われていない第三の電極パッドと、
    前記第二の面に配置され、電気信号を印加する第二のテスト専用パッドと、
    前記第二の電極パッドに形成された外部接続端子と、
    を備える中継基板と、
    前記第三の電極パッドに電気的に接続し、前記半導体ウェハに形成された電極に接触するプローブと、
    を有し、
    前記第一の電極パッドは、前記配線を介して前記第二の電極パッドと電気的に接続され、
    前記第三の電極パッドは、前記導電部材を介して前記第一の電極パッドと電気的に接続され、
    前記第一のテスト専用パッドと前記第二のテスト専用パッドとが前記配線を介して電気的に接続され、
    前記第二のテスト専用パッドに外部接続端子が形成されていることを特徴とするプローブカード。
  9. 前記第三の電極パッドは、導電性保護膜で覆われていることを特徴とする請求項８に記載のプローブカード。
  10. 前記導電性保護膜は金メッキ膜であることを特徴とする請求項９に記載のプローブカード。
  11. 前記第三の電極パッドは、前記絶縁層の表面に対して凸状に張り出した形状であることを特徴とする請求項８乃至１０いずれか１項に記載のプローブカード。
  12. 前記第三の電極パッドは、前記第一の電極パッドよりも面積が大きいことを特徴とする請求項８乃至１１いずれか１項に記載のプローブカード。
  13. 前記第二の電極パッドのピッチは、前記第一の電極パッドのピッチよりも広く、
    前記第三の電極パッドのピッチは、前記第一の電極パッドのピッチと等しいこと
    を特徴とする請求項８乃至１２いずれか１項に記載のプローブカード。
  14. 第一の面と第二の面とを有し内部に配線が形成された基板本体と、前記第一の面に配置され、少なくとも第一のテスト専用パッドを含む複数の第一の電極パッドと、前記第二の面に配置された第二の電極パッドと、を備えたパッケージ基板を準備する工程と、
    前記第一の面に絶縁層を形成する工程と、
    前記絶縁層の前記第一の電極パッドに対応する位置に貫通孔を形成する工程と、
    前記貫通孔に導電部材を形成する工程と、
    前記貫通孔を第三の電極パッドで覆う工程と、
    前記第二の電極パッドに外部接続端子を形成する工程と、
    を含み、
    前記パッケージ基板を準備する前記工程において、電気信号を印加する第二のテスト専用パッドを前記第二の面に有し、前記配線を介して前記第一の電極パッドが前記第二の電極パッドに電気的に接続されるとともに、前記第一のテスト専用パッドと前記第二のテスト専用パッドとが前記配線を介して電気的に接続される前記パッケージ基板を準備し、
    前記貫通孔を第三の電極パッドで覆う前記工程において、前記導電部材を介して前記第一の電極パッドに電気的に接続される前記第三の電極パッドを、前記第三の電極パッドの上面および側面全面が絶縁層で覆われないように形成し、
    前記第二の電極パッドに外部接続端子を形成する工程において、前記第二のテスト専用パッドに外部接続端子を形成することを特徴とする中継基板の製造方法。
JP2008180601A 2008-07-10 2008-07-10 中継基板、その製造方法、プローブカード Expired - Fee Related JP4862017B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008180601A JP4862017B2 (ja) 2008-07-10 2008-07-10 中継基板、その製造方法、プローブカード
US12/320,261 US7868469B2 (en) 2008-07-10 2009-01-22 Adapter board and method for manufacturing same, probe card, method for inspecting semiconductor wafer, and method for manufacturing semiconductor device
US12/929,057 US8114687B2 (en) 2008-07-10 2010-12-27 Adapter board and method for manufacturing same, probe card, method for inspecting semiconductor wafer, and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008180601A JP4862017B2 (ja) 2008-07-10 2008-07-10 中継基板、その製造方法、プローブカード

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010179141A Division JP4944982B2 (ja) 2010-08-10 2010-08-10 半導体ウェハの検査方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010019697A JP2010019697A (ja) 2010-01-28
JP4862017B2 true JP4862017B2 (ja) 2012-01-25

Family

ID=41505501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008180601A Expired - Fee Related JP4862017B2 (ja) 2008-07-10 2008-07-10 中継基板、その製造方法、プローブカード

Country Status (2)

Country Link
US (2) US7868469B2 (ja)
JP (1) JP4862017B2 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4594419B2 (ja) * 2008-11-27 2010-12-08 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の接続確認方法
WO2010138493A1 (en) 2009-05-28 2010-12-02 Hsio Technologies, Llc High performance surface mount electrical interconnect
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
US9536815B2 (en) 2009-05-28 2017-01-03 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
WO2010147939A1 (en) 2009-06-17 2010-12-23 Hsio Technologies, Llc Semiconductor socket
WO2011153298A1 (en) 2010-06-03 2011-12-08 Hsio Technologies, Llc Electrical connector insulator housing
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
US9093767B2 (en) 2009-06-02 2015-07-28 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2010147934A1 (en) 2009-06-16 2010-12-23 Hsio Technologies, Llc Semiconductor die terminal
WO2010141298A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Composite polymer-metal electrical contacts
WO2011002712A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
WO2012078493A1 (en) 2010-12-06 2012-06-14 Hsio Technologies, Llc Electrical interconnect ic device socket
US9414500B2 (en) 2009-06-02 2016-08-09 Hsio Technologies, Llc Compliant printed flexible circuit
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
US9184145B2 (en) * 2009-06-02 2015-11-10 Hsio Technologies, Llc Semiconductor device package adapter
WO2011002709A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
WO2010141296A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit semiconductor package
US9232654B2 (en) 2009-06-02 2016-01-05 Hsio Technologies, Llc High performance electrical circuit structure
WO2010141311A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
WO2010141303A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Resilient conductive electrical interconnect
US9136196B2 (en) 2009-06-02 2015-09-15 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
WO2013036565A1 (en) 2011-09-08 2013-03-14 Hsio Technologies, Llc Direct metalization of electrical circuit structures
WO2014011226A1 (en) 2012-07-10 2014-01-16 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
US8531042B2 (en) * 2009-06-30 2013-09-10 Oracle America, Inc. Technique for fabricating microsprings on non-planar surfaces
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
KR101744756B1 (ko) * 2010-06-08 2017-06-09 삼성전자 주식회사 반도체 패키지
US20120064974A1 (en) * 2010-09-10 2012-03-15 Karen L. Wahington Web application that allows one million players to engage simultaneously in prize-oriented tournaments
US9891273B2 (en) * 2011-06-29 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Test structures and testing methods for semiconductor devices
ITMI20120453A1 (it) * 2012-03-22 2013-09-23 Technoprobe Spa Struttura di connessione di tipo ibrido
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
KR101755570B1 (ko) 2013-04-30 2017-07-10 주식회사 씨에스이 고기능성 복합섬유를 이용한 프로브 카드용 인터페이스 모듈
KR20150006713A (ko) * 2013-07-09 2015-01-19 삼성전기주식회사 인쇄회로기판용 절연필름 및 이를 이용한 제품
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
TWI493195B (zh) * 2013-11-04 2015-07-21 Via Tech Inc 探針卡
USD728577S1 (en) * 2014-07-01 2015-05-05 Google Inc. Mobile device module
USD730906S1 (en) * 2014-07-01 2015-06-02 Google Inc. Mobile device module
US9535091B2 (en) * 2015-03-16 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Probe head, probe card assembly using the same, and manufacturing method thereof
US9755335B2 (en) 2015-03-18 2017-09-05 Hsio Technologies, Llc Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction
JP7170494B2 (ja) * 2018-10-15 2022-11-14 東京エレクトロン株式会社 中間接続部材及び検査装置
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3263859B2 (ja) * 1992-04-21 2002-03-11 ソニー株式会社 半導体装置
JP3061944B2 (ja) * 1992-06-24 2000-07-10 キヤノン株式会社 液体噴射記録ヘッド、その製造方法及び記録装置
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US5534784A (en) * 1994-05-02 1996-07-09 Motorola, Inc. Method for probing a semiconductor wafer
US6483328B1 (en) 1995-11-09 2002-11-19 Formfactor, Inc. Probe card for probing wafers with raised contact elements
EP0774888B1 (en) * 1995-11-16 2003-03-19 Matsushita Electric Industrial Co., Ltd Printed wiring board and assembly of the same
IE960908A1 (en) * 1996-04-18 1997-10-22 Motorola Inc Method for high-speed testing a semiconductor device
US5693565A (en) * 1996-07-15 1997-12-02 Dow Corning Corporation Semiconductor chips suitable for known good die testing
JPH11330297A (ja) * 1998-05-08 1999-11-30 Mitsubishi Electric Corp 半導体集積回路パッケージ、その製造方法、その実装方法、およびその実装構造
JP3098992B2 (ja) * 1998-06-26 2000-10-16 日本特殊陶業株式会社 フリップチップ用セラミック多層配線基板
JP2000227443A (ja) * 1999-02-05 2000-08-15 Mitsubishi Electric Corp プローブカード
JP2001185653A (ja) * 1999-10-12 2001-07-06 Fujitsu Ltd 半導体装置及び基板の製造方法
KR100891269B1 (ko) * 2001-01-31 2009-04-06 소니 가부시끼 가이샤 반도체 장치 및 그 제조 방법
JP2003107105A (ja) * 2001-09-27 2003-04-09 Mitsubishi Electric Corp プローブカード
JP2004031439A (ja) * 2002-06-21 2004-01-29 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2004152953A (ja) * 2002-10-30 2004-05-27 Citizen Watch Co Ltd 半導体装置及びその製造方法
US6744067B1 (en) * 2003-01-17 2004-06-01 Micron Technology, Inc. Wafer-level testing apparatus and method
US20050212546A1 (en) * 2004-03-26 2005-09-29 Mark Lynch Method and apparatus for package testing
TW200638497A (en) * 2005-04-19 2006-11-01 Elan Microelectronics Corp Bumping process and bump structure
JP4745007B2 (ja) * 2005-09-29 2011-08-10 三洋電機株式会社 半導体装置及びその製造方法
JP2007171140A (ja) 2005-12-26 2007-07-05 Apex Inc プローブカード、インターポーザおよびインターポーザの製造方法
US7622364B2 (en) * 2006-08-18 2009-11-24 International Business Machines Corporation Bond pad for wafer and package for CMOS imager
US7498680B2 (en) * 2006-12-06 2009-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Test structure
JP5065674B2 (ja) * 2006-12-28 2012-11-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US20100019346A1 (en) * 2008-07-28 2010-01-28 Mete Erturk Ic having flip chip passive element and design structure
US20100053567A1 (en) * 2008-09-01 2010-03-04 Fu Zhun Precision Industry (Shen Zhen) Co., Ltd. Projector having led light sources and heat dissipation device assembly therein

Also Published As

Publication number Publication date
US7868469B2 (en) 2011-01-11
JP2010019697A (ja) 2010-01-28
US20100009471A1 (en) 2010-01-14
US20110091999A1 (en) 2011-04-21
US8114687B2 (en) 2012-02-14

Similar Documents

Publication Publication Date Title
JP4862017B2 (ja) 中継基板、その製造方法、プローブカード
US11204369B2 (en) Semiconductor device test socket
JP4343256B1 (ja) 半導体装置の製造方法
JP2013238578A (ja) プローブカード用空間変換器及びその製造方法
KR101045671B1 (ko) 공간 변환기를 포함하는 프로브 카드
KR100980369B1 (ko) 프로브 카드의 프로브 니들 구조체와 그 제조 방법
JP4974021B2 (ja) プローブ組立体
JP2014119450A (ja) 試験装置及びその試験方法
JP4944982B2 (ja) 半導体ウェハの検査方法および半導体装置の製造方法
JP2007279009A (ja) 接触子組立体
JP2015042973A (ja) 大面積プローブカード及びその製造方法
JP2012141274A (ja) プローブカード用セラミック基板及びその製造方法
JP4492976B2 (ja) 半導体装置
JP2008135574A (ja) 配線基板およびそれを用いた半導体装置とプローブカード
JP2011038930A (ja) プローブカード及び被検査装置のテスト方法
KR100679167B1 (ko) 동축케이블을 이용한 반도체 웨이퍼 테스트용 프로브 카드
JP2004245669A (ja) プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
JP2003084040A (ja) 半導体検査装置の製造方法および半導体検査装置
JP2004245671A (ja) プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法
JP2005127961A (ja) テスト用基板及びそれを使用したテスト装置
JP3737886B2 (ja) プローブ装置
KR101010672B1 (ko) 인터포져 유닛 및 인터포져 유닛의 제조 방법
JP2002190505A (ja) プローブカード
JP2016194502A (ja) バーン・イン・テスト用治具及びバーン・イン・テスト方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100810

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100819

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110121

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees