JP2004245671A - プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法 - Google Patents

Abstract

【課題】狭ピッチ化された電極端子と検針とを確実にコンタクトでき、隣り合う検針同士がショートすることの無いプローブカードを提供する。
【解決手段】本発明に係るプローブカードは、基板６上に形成された第１の金属配線１１ａ，１１ｂと、第１の金属配線上に形成され、被測定側のＩＣチップの電極端子とほぼ同じ位置関係にある検針用のコンタクト端子７ａ，７ｂであって、メッキ法により形成されたコンタクト端子と、基板６に形成され、前記第１の金属配線に上端が接続されたスルーホール接続部材１４ａ，１４ｂと、スルーホール接続部材の下端に接続され、基板６下に形成された第２の金属配線１２ａ，１２ｂと、第２の金属配線下にメッキ法により形成された接続端子８ａ，８ｂと、を具備するものである。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体ウエハにプローブ試験を行うためのプローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
半導体プロセス工程で半導体ウエハ上に多数のＩＣチップを形成した場合には、その半導体ウエハのまま個々のＩＣチップについて電気的特性の検査を行い、不良品をスクリーニングするようにしている。そして、この検査には通常、プローブ装置が用いられている。このプローブ装置は半導体ウエハ上の個々のＩＣチップが有する電極端子にプローブカードのプローブ針を接触させ、プローブ針から所定の電圧を印加することにより各ＩＣチップの導通試験などの電気的検査を行って個々のＩＣチップが電気的特性を有するか否かをテスタを介して試験する装置である。
【０００３】
上記プローブ装置は、半導体ウエハ上のＩＣチップに電圧を印加する試料用電源やＩＣチップからの出力を測定部に取り込むための入力部などからなるピンエレクトロニクスを有するテストヘッドと、ＩＣチップ上の所定の電極端子に接触させるプローブ針を有するプローブカードと、テストヘッドとプローブ針とを電気的に接続させるためのポゴピンを有する接続リングとを備えている。そして、このようなプローブ装置には必要に応じてリニアマザーボードやパーフォーマンスボード等の中継基板が設けられ、これらの中継基板によりプローブカードとテスタを電気的に接続するようにしている。
【０００４】
図１１（ａ）は、従来の半導体装置の一例としての液晶ドライバー用ＩＣチップを示す平面図であり、図１１（ｂ）は、図１１（ａ）に示す領域１０１を拡大し、領域１０１の入出力端子にプローブカードのプローブ針を接触させている様子を示す斜視図である。
プローブカードは、表面及び内部にプリント配線が設けられたプローブカード基板を有し、このプローブカード基板にはその中央部に基板開口エリアが設けられている。
【０００５】
前記プローブカード基板の下面側には前記基板開口エリアの周辺に合わせてプローブ針固定用のモールド樹脂からなる固定リングが配置されている。さらに、前記プローブカード基板の下面側には複数のプローブ針１０２〜１０６が固定リング（図示せず）の周囲に沿って固定されている。
【０００６】
プローブカードによって実際に電気的特性試験を行う場合には、図１１（ａ）に示すＩＣチップ１０９がチップ毎に分割される前のウエハ状態で、図１１（ｂ）に示すように、プローブ針１０２〜１０６の先端をウエハのＩＣチップ１０９の各電極端子である入力端子１０８及び出力端子１０７に接触させ、所定圧力で先端を電極端子に押圧する。これにより、プローブ針と電極端子とが電気的に接続され、ＩＣチップの電気的特性試験が行われる。
【０００７】
【発明が解決しようとする課題】
ところで、液晶ドライバー用ＩＣ製品の端子はチップ外周に１列で配置されており、特に出力端子１０７の端子数は入力端子１０８に比べて多い。このため、出力端子とプローブカードのプローブ針をコンタクトすることは一般的に困難である。そこで、従来技術においても出力端子とプローブ針とのコンタクトに工夫が施されている。即ち、図１１（ｂ）に示すように、プローブ針を１層目から４層目までの多層針立て構造とし、端子数の多い出力端子に対してもプローブ針を接触させることができるようにしている。
【０００８】
しかしながら、近年、更なるＩＣの高密度化が進む中で、図１１（ｂ）に示すようなプローブカード上の多層針立て構造のみでは、電極端子とプローブ針を安定してコンタクトすることが困難になり、隣接するプローブ針同士がショートするおそれがある。特に、ＩＣの高密度化に伴い、更に端子数が増えて、もともと端子数の多い出力端子が狭ピッチ化されると、出力端子とプローブカードのプローブ針をコンタクトすることが極めて困難になる。従って、電極端子の狭ピッチ化に対応でき、プローブ針同士がショートすることなく確実にコンタクトできるプローブカードが求められている。
【０００９】
本発明は上記のような事情を考慮してなされたものであり、その目的は、狭ピッチ化された電極端子に対しても、その電極端子と検針とを確実にコンタクトでき、隣り合う検針同士がショートすることの無いプローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するため、本発明に係るプローブカードは、基板上に形成された第１の配線と、
前記第１の配線上に形成され、被測定側のＩＣチップの電極端子とほぼ同じ位置関係にある検針用のコンタクト端子であって、メッキ法により形成されたコンタクト端子と、
前記基板に形成され、前記第１の配線に上端が接続されたスルーホール接続部材と、
前記スルーホール接続部材の下端に接続され、前記基板下に形成された第２の配線と、
前記第２の配線下にメッキ法により形成された接続端子と、
を具備することを特徴とする。
【００１１】
上記プローブカードによれば、被測定側のＩＣチップの電極端子とほぼ同じ位置関係にある検針用のコンタクト端子をメッキ法により形成しているため、狭ピッチ化された電極端子に対しても、その電極端子と検針とを確実にコンタクトでき、隣り合う検針同士がショートすることも無い。
【００１２】
本発明に係るプローブカードは、補強基板上に配置された第１の基板と、
前記第１の基板上に形成された第１の配線と、
前記第１の配線上に形成されたバンプと、
前記第１の基板上に配置されたクッション層と、
前記クッション層上に形成された第２の基板と、
前記第２の基板上に形成された第２の配線と、
前記第２の配線上に形成され、被測定側のＩＣチップの電極端子とほぼ同じ位置関係にある検針用のコンタクト端子であって、メッキ法により形成されたコンタクト端子と、
前記第２の基板に形成され、前記第２の配線に上端が接続されたスルーホール接続部材と、
前記スルーホール接続部材の下端に接続され、前記第２の基板下に形成された第３の配線と、
前記第３の配線下にメッキ法により形成された接続端子と、
を具備し、
前記接続端子が前記バンプに接続されていることを特徴とする。
【００１３】
また、本発明に係るプローブカードにおいて、前記第１の基板はＳｉ基板又はフレキシブル基板であることが好ましい。
【００１４】
また、本発明に係るプローブカードにおいて、前記スルーホール接続部材は、前記第２の基板に形成されたスルーホールと、該スルーホール内に形成された積層メッキと、を有し、この積層メッキで導通を取るものであることも可能である。
【００１５】
本発明に係るプローブカードは、補強基板上に配置されたフレキシブル基板と、
前記フレキシブル基板に形成されたホールと、
前記フレキシブル基板に形成され且つ前記ホール内に引き出されたフレキシブル配線と、
前記補強基板上に配置され、前記ホール内に位置するクッション層と、
前記クッション層上に形成された基板と、
前記基板上に形成された配線と、
前記配線の一端上に形成され、被測定側のＩＣチップの電極端子とほぼ同じ位置関係にある検針用のコンタクト端子であって、メッキ法により形成されたコンタクト端子と、
前記金属配線の他端上にメッキ法により形成された接続端子と、
を具備し、
前記ホール内又はホール上で前記接続端子が前記フレキシブル配線に接続されていることを特徴とする。
【００１６】
また、本発明に係るプローブカードにおいて、前記コンタクト端子の先端は凸形状を有していることが好ましい。
【００１７】
本発明に係るプローブ装置は、前記のプローブカードを具備することを特徴とする。
本発明に係るプローブ試験方法は、前記のプローブカードを用いてプローブ試験を行う方法であって、
被測定側のＩＣチップの電極端子に前記コンタクト端子を接触させ、前記コンタクト端子と前記電極端子とを導通可能な状態にすることによりプローブ試験を行うことを特徴とする。
【００１８】
本発明に係る半導体装置の製造方法は、前記のプローブカードを用いてプローブ試験を行う工程を具備する半導体装置の製造方法であって、
被測定側の半導体装置の電極端子に前記コンタクト端子を接触させ、前記コンタクト端子と前記電極端子とを導通可能な状態にすることによりプローブ試験を行う工程を具備することを特徴とする。
【００１９】
本発明に係るプローブカードの製造方法は、基板にスルーホールを開け、該スルーホール内に積層メッキを形成することにより、前記基板にスルーホール接続部材を形成する工程と、
前記基板上に前記スルーホール接続部材の上端が接続される第１の配線を形成すると共に、前記基板下に前記スルーホール接続部材の下端が接続される第２の配線を形成する工程と、
前記第１の配線上に、被測定側のＩＣチップの電極端子とほぼ同じ位置関係にある検針用のコンタクト端子をメッキ法により形成する工程と、
前記第２の配線下に接続端子をメッキ法により形成する工程と、
を具備することを特徴とする。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明に係る第１の実施の形態によるプローブカードを示す断面図である。
図１に示すように、プローブカードはセラミック又はガラスからなる補強基板（プローブカード基板）１を有している。補強基板１の上にはＳｉ基板４が配置されている。なお、ここではＳｉ基板４を用いているが、Ｓｉ基板に代えてポリイミドテープなどのフレキシブル基板を用いることも可能である。
【００２１】
このＳｉ基板４の上面にはメタル配線１９ａ，１９ｂが形成されており、このメタル配線１９ａ，１９ｂの一端上にはバンプ２０ａ，２０ｂが形成されている。このＳｉ基板４の上には、検針を電極端子に接触させてプローブ試験を行う際にクッション層として作用する厚膜のポリイミド膜２が配置されている。なお、ここでは、ポリイミド膜２を用いているが、ポリイミド膜に代えてクッション性接着剤を用いることも可能である。
【００２２】
このポリイミド膜２の上には検針部３が配置されており、この検針部３はバンプ２０ａ，２０ｂの内側に位置している。検針部３はＳｉ又はガラスからなる基板（Ｓｉ又はガラスのチップ）６を有しており、この基板６の上にはコンタクト端子（プローブ針に相当）７ａ，７ｂが形成されている。このコンタクト端子７ａ，７ｂは、被測定側ＩＣチップの電極端子の中心座標と同一な個所に形成されたものであって従来の検針に代わるものである。このコンタクト端子と被測定側ＩＣチップの電極端子にコンタクトさせることでＩＣチップの電気的特性試験が可能になる。
【００２３】
コンタクト端子７ａ，７ｂは第１の金属配線１１ａ，１１ｂ、スルーホール接続部材１４ａ，１４ｂ及び第２の金属配線１２ａ，１２ｂを介して接続端子８ａ，８ｂに電気的に接続されている。第１の金属配線１１ａ，１１ｂは基板６の上面側に配置されており、第２の金属配線１２ａ，１２ｂは基板６の下面側に配置されている。スルーホール接続部材１４ａ，１４ｂは、レーザーとエッチングにより基板６にスルーホールを開け、このスルーホール内に積層メッキで導通を取ったものである。
【００２４】
前記接続端子８ａ，８ｂはバンプ２０ａ，２０ｂに接続されている。Ｓｉ基板４上及び検針部３の周囲は液状コーティング材９により埋められている。但し、コンタクト端子７ａ，７ｂの先端部は液状コーティング材９から露出している。なお、液状コーティング材９は検針部３などを補強できるものであれば、種々の材質を用いることが可能であり、例えば樹脂等を用いても良い。
【００２５】
次に、図１に示すプローブカードの製造方法について図２〜図４を参照しつつ説明する。
図２（ａ）〜（ｄ）は、図１に示すプローブカードの各部品に分解した断面図である。図３（ａ）は、図２（ａ）に示すＳｉ基板の一部を拡大した詳細な断面図であり、図３（ｂ），（ｃ）は、図３（ａ）に示すＳｉ基板の製造方法を説明する断面図である。
【００２６】
図２（ａ）に示すように、Ｓｉ基板４を準備する。このＳｉ基板の製造方法について図３を参照しつつ説明する。
まず、図３（ｂ）に示すように、Ｓｉ基板（図示せず）上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によりシリコン酸化膜などの層間絶縁膜２３を堆積する。この後、この層間絶縁膜２３上にスパッタ法によりＡｌ膜又はＡｌ合金膜を堆積する。次に、このＡｌ膜又はＡｌ合金膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、Ａｌ膜又はＡｌ合金膜上にはレジストパターンが形成される。この後、このレジストパターンをマスクとしてＡｌ膜又はＡｌ合金膜をエッチングすることにより、層間絶縁膜２１上にはＡｌ又はＡｌ合金からなるメタル配線１９ａが形成される。
【００２７】
この後、メタル配線１９ａ及び層間絶縁膜２３の上にＣＶＤ法によりシリコン窒化膜などからなるパッシベーション膜２１を堆積する。次に、このパッシベーション膜２１上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、パッシベーション膜２１上にはレジストパターンが形成される。
【００２８】
次に、このレジストパターンをマスクとしてパッシベーション膜２１をエッチングすることにより、パッシベーション膜２１にメタル配線の一端上に位置する開口部が形成される。次いで、前記レジストパターンを剥離した後、この開口部内及びパッシベーション膜２１を含む全面上にスパッタ法によりＴｉＷなどからなるアンダーバンプメタル層２２を形成する。
【００２９】
次に、このアンダーバンプメタル層２２の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像する。これにより、アンダーバンプメタル層２２上には、メタル配線の一端上に位置するバンプ形成領域に開口部１３ａを有するレジストパターン１３が形成される。
【００３０】
この後、図３（ｃ）に示すように、このレジストパターン１３をマスクとしてアンダーバンプメタル層２２の上に金属メッキ法によりバンプ２０ａを形成する。次いで、レジストパターン１３を剥離し、バンプ２０ａをマスクとしてアンダーバンプメタル層２２をエッチングする。これにより、図３（ａ）に示すように、バンプ２０ａの下に位置するアンダーバンプメタル層２２が残され、それ以外のアンダーバンプメタル層は除去される。このようにしてＳｉ基板４が形成される。
【００３１】
この後、図２（ｂ）に示す検針部３を準備する。この検針部３の製造方法について図４を参照しつつ説明する。図４は、図２（ｂ）に示すコンタクト端子及び接続端子の近傍を拡大した断面図である。
図４に示すように、まず、基板６にスルーホールを開け、スルーホール内に積層メッキを施すことにより、該基板６にはスルーホール接続部材１４ａ，１４ｂが形成される。
【００３２】
次いで、基板６の上面及び下面にスパッタ法によりＡｌ膜又はＡｌ合金膜を堆積する。次に、このＡｌ膜又はＡｌ合金膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、Ａｌ膜又はＡｌ合金膜上にはレジストパターンが形成される。この後、このレジストパターンをマスクとしてＡｌ膜又はＡｌ合金膜をエッチングすることにより、基板６上面にはＡｌ又はＡｌ合金からなる第１の金属配線１１ａが形成され、基板６の下面にはＡｌ又はＡｌ合金からなる第２の金属配線１２ａが形成される。第１の金属配線１１ａはスルーホール接続部材１４ａの上端に電気的に接続され、第２の金属配線１２ａはスルーホール接続部材１４ａの下端に電気的に接続される。
【００３３】
この後、第１の金属配線１１ａ及び基板６の上にＣＶＤ法によりシリコン窒化膜などからなるパッシベーション膜２１を堆積すると共に、第２の金属配線１２ａ及び基板６の下にＣＶＤ法によりシリコン窒化膜などからなるパッシベーション膜２１を堆積する。次に、このパッシベーション膜２１上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、パッシベーション膜２１上にはレジストパターンが形成される。
【００３４】
次に、このレジストパターンをマスクとしてパッシベーション膜２１をエッチングすることにより、パッシベーション膜２１に第１及び第２の金属配線１１ａ，１２ａそれぞれの一端上に位置する開口部が形成される。次いで、前記レジストパターンを剥離した後、この開口部内及びパッシベーション膜２１を含む全面上にスパッタ法によりＴｉＷなどからなるアンダーバンプメタル層２２を形成する。
【００３５】
次に、基板の上面上のアンダーバンプメタル層２２の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像する。これにより、アンダーバンプメタル層２２上には、第１の金属配線の一端上に位置するコンタクト端子形成領域に開口部を有するレジストパターンが形成される。
【００３６】
この後、このレジストパターンをマスクとしてアンダーバンプメタル層２２の上に金属メッキ法によりコンタクト端子７ａを形成する。次いで、レジストパターンを剥離し、基板の下面上のアンダーバンプメタル層２２の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像する。これにより、アンダーバンプメタル層２２上には、第２の金属配線の一端上に位置する接続端子形成領域に開口部を有するレジストパターンが形成される。この後、このレジストパターンをマスクとしてアンダーバンプメタル層２２の上に金属メッキ法により接続端子８ａを形成する。次いで、レジストパターンを剥離し、コンタクト端子７ａ及び接続端子８ａをマスクとしてアンダーバンプメタル層２２をエッチングする。これにより、コンタクト端子及び接続端子それぞれの下に位置するアンダーバンプメタル層２２が残され、それ以外のアンダーバンプメタル層は除去される。このようにして検針部３が形成される。
【００３７】
次いで、図２（ｃ）に示す厚膜のポリイミド膜２を準備する。このポリイミド膜２は、被測定側のＩＣチップとコンタクト端子７ａ，７ｂをコンタクトする時、検針部３の基板６の下面への加圧を緩和するためのクッション層として作用するものである。
次いで、図２（ｄ）に示す検針部３を固定するための補強基板（プローブカード基板）１を準備する。
【００３８】
次いで、図１に示すように、前記補強基板１の上にＳｉ基板４を載置する。次いで、このＳｉ基板４の上にポリイミド膜２を載置する。次いで、このポリイミド膜２の上に検針部３を載置する。この際、バンプ２０ａ，２０ｂ上に接続端子８ａ，８ｂが位置するように検針部３を配置する。そして、バンプ２０ａ，２０ｂと接続端子８ａ，８ｂを接続する。
【００３９】
次いで、Ｓｉ基板４上及びコンタクト端子の先端部を除く検針部３の周囲に液状のコーティング材９を塗布する。この際、コンタクト端子７ａ，７ｂの先端部に液状コーティング材９が塗布されない様にするために、コンタクト端子の先端部をマスク用の絶縁膜（図示せず）で被覆しておき、液状コーティング材９を塗布した後に前記絶縁膜を剥離することが好ましい。
【００４０】
なお、Ｓｉ基板４と補強基板１とを接着剤によって接着しても良く、ポリイミド膜２とＳｉ基板４とを接着剤によって接着しても良く、検針部３とポリイミド膜２とを接着剤によって接着しても良い。
【００４１】
次に、図１に示すプローブカードを用いてプローブ試験を行うためのプローブ装置について図５を参照しつつ説明する。
図５は、第１の実施の形態によるプローブ装置を概略的に示す構成図である。このプローブ装置は、図示せぬ昇降機構によって昇降可能に構成されたテストヘッド３１と、このテストヘッド３１の下方で図示せぬ装置本体内に順次配設されたパフォーマンスボード３２と、このパフォーマンスボード３２と接続するようにインサートリング３３により支持された接続リング３４と、この接続リング３４の下方に配設されたプローブカード３５を備えている。
【００４２】
上記テストヘッド３１の内部には被検査体としての半導体ウエハＷ上のＩＣチップに電圧を印加する試料用電源やＩＣチップからの出力を測定部に取り込むための入力部などからなるピンエレクトロニクス３６が内蔵されている。このピンエレクトロニクス３６はパフォーマンスボード３２上に搭載された複数の電子部品回路３７に対して電気的に接続されている。これらの電子部品回路３７は、例えばマトリックス・リレー、ドライバー回路等からなる各種測定回路として構成され、各電子部品回路３７の接続リング３４との接続端子３８はパフォーマンスボード３２の本体である例えばエポキシ系樹脂製の基板３９の下面に例えば基板３９と同心円をなす４つの円周上に配列されている。
【００４３】
また、上記接続リング３４の上面には接続端子３８に対応するポゴピン４０が同心円をなすように形成された４つの円周上に配列され、その下面には各ポゴピン４０に導通するポゴピン４１が接続部材４２に対応して設けられている。この接続部材４２はプローブカード３５の下面のテスタ接続端子に下方から接続されるように構成されている。これによりテストヘッド３１は、パフォーマンスボード３２、接続リング３４及び接続部材４２を介してプローブカード３５と電気的に接続できるように構成されている。
【００４４】
また、接続リング３４の下面にはゴムなどのクッション材からなるスペーサ４３が配置されており、このスペーサ４３はプローブカード３５の上面に対応する位置に形成されている。これにより、プローブカード３５の上面の広い面積をスペーサ４３で下方へ加圧できるようになっている。その加圧の際、ポゴピン４１によって接続部材４２に電気的に接続できるようになっており、この接続部材４２はプローブカード３５のテスタ接続端子に電気的に接続されている。
【００４５】
プローブカード３５は図１に示すものである。
プローブカード３５に対して半導体ウエハＷをアライメントするアライメント機構について説明する。プローブカード３５の下方には略円形状のステージ２７が設けられ、このステージ２７の上面に配設されたウエハチャック２８により半導体ウエハＷを水平に保持するようになっている。このウエハチャック２８の内部には加熱装置２９及び冷却媒体の循環路３０が温度調整機構として設けられ、検査時に必要に応じて加熱装置２９により半導体ウエハＷを例えば１５０℃まで加熱でき、また循環路３０を流れる冷却媒体により半導体ウエハＷを例えば−１０℃まで冷却できるようになっている。
【００４６】
また、上記ステージ２７はウエハチャック２８を水平方向、上下方向及びθ方向で駆動させる駆動機構（図示せず）を有し、半導体ウエハＷのアライメント時に駆動機構の駆動によりステージ２７がレール２４，２５上でＸ、Ｙ方向へ移動すると共にウエハチャック２８がθ方向で回転し、更に、上下方向へ昇降するようになっている。更に、ウエハチャック２８にはターゲット板２６が取り付けられており、その上方に配設された光学的撮像装置４４，４５及び静電容量センサ４６によりターゲット板２６及び所定のＩＣチップを検出し、この検出信号に基づいてプローブカード３５と半導体ウエハＷ上のＩＣチップの位置を演算するようになっている。そして、この演算結果に基づいてステージ２７の駆動機構が駆動制御されて半導体ウエハＷ上の検査すべきＩＣチップをプローブカード３５にアライメントするようにしてある。
【００４７】
次に、動作について説明する。ＩＣチップが複数作製された半導体ウエハＷの電気的検査を例えば１５０℃の温度下で行う場合には、加熱装置２９を作動させ半導体ウエハＷを加熱し、例えば１５０℃に温度設定し、その温度を維持する。次いで、ターゲット板２６、光学的撮像装置４４，４５及び静電容量センサ４６などから得られた検出データに基づいてステージ２７が駆動して半導体ウエハＷをプローブカード３５に対してアライメントする。
【００４８】
アライメント終了後、テストヘッド１を下降させると共にプローブカード３５及びそれと電気的に接続された接続部材４２を上昇させる。これにより、パフォーマンスボード３２下面の接続端子３８が接続リング３４上面のポゴピン４０と電気的に接続されると共に、接続部材４２が接続リング３４下面のポゴピン４１と電気的に接続される。その結果、テストヘッド３１のピンエレクトロニクス３６とパフォーマンスボード３２の電子部品回路３７が電気的に接続され、更にこれらは接続リング３４のポゴピン４０，４１及び接続部材４２を介してプローブカード３５のテスタ接続端子に電気的に接続され、ピンエレクトロニクス３６とコンタクト端子７ａ，７ｂとが導通可能な状態になる。
【００４９】
その後、ウエハチャック２８を上昇させて半導体ウエハＷ上のＩＣチップの電極端子にコンタクト端子７ａ，７ｂの針先を接触させ、更にウエハチャック２８を所定量オーバードライブさせてコンタクト端子７ａ，７ｂと電極端子とを導通可能な状態にする。
【００５０】
この導通可能な状態でテストヘッド３１から所定の電気信号を送信し、パフォーマンスボード３２、接続リング３４、接続部材４２、コンタクト端子７ａ，７ｂ及び電極端子を介してＩＣチップに電気信号を入力すると、この入力信号に基づいた出力信号がＩＣチップの電極端子から接続リング３４及びパフォーマンスボード３２の電子部品回路３７を介してピンエレクトロニクス３６に取り込まれ、ＩＣチップの電気的検査が行われる。
【００５１】
プローブカードのプローブ針の母材径と針立て技術の限界が見え始めている中で、ＩＣに配列されるパッドのシュリンク化にも従来技術では限界があった。本実施の形態では、フォトリソグラフィ技術によってＩＣチップの電極端子の中心座標に対応する個所に従来のプローブ針に代わるコンタクト端子を形成したプローブカードを用いることにより、従来技術のようなニードルタイプの針立て限界の制約が無くなり、電極端子の更なるシュリンク化と微細パッドピッチに強い技術を確立することができた。
【００５２】
尚、上記第１の実施の形態では、プローブカード及びその製造方法、プローブ装置、プローブ試験方法についての発明を説明しているが、本実施の形態によるプローブカードを用いてプローブ試験を行う工程を具備する半導体装置の製造方法に本発明を適用することも可能である。
【００５３】
図６は、本発明に係る第２の実施の形態によるプローブカードを示す断面図である。
プローブカードはセラミック又はガラスからなる補強基板（プローブカード基板）１を有している。補強基板１の上にはポリイミドテープなどのフレキシブル基板４ｃが配置されており、このフレキシブル基板４ｃの中央部にはホール４ａが設けられている。
【００５４】
このフレキシブル基板４ｃの下面にはフレキシブルメタル配線５が配置されており、このフレキシブルメタル配線５はホール４ａ内に引き出されている。このホール４ａ内であって補強基板１上には、検針を電極端子に接触させてプローブ試験を行う際にクッション層として作用する厚膜のポリイミド膜２が配置されている。このポリイミド膜２の上には検針部３が配置されており、この検針部３はホール４ａ内に位置している。
【００５５】
検針部３はＳｉ又はガラスからなる基板（Ｓｉ又はガラスのチップ）６を有しており、この基板６の上にはコンタクト端子（プローブ針に相当）７ａ，７ｂが形成されている。このコンタクト端子７ａ，７ｂは配線を介して接続端子８ａ，８ｂに電気的に接続されている。この接続端子８ａ，８ｂはフレキシブルメタル配線５に接続されている。フレキシブル基板４ｃ上、ホール４ａ内及び検針部３の周囲は液状コーティング材９により埋められている。但し、コンタクト端子７ａ，７ｂの先端部は液状コーティング材９から露出している。なお、液状コーティング材９は検針部３などを補強できるものであれば、種々の材質を用いることが可能であり、例えば樹脂等を用いても良い。
【００５６】
次に、図６に示すプローブカードの製造方法について図７を参照しつつ説明する。
図７（ａ）〜（ｄ）は、図６に示すプローブカードの各部品に分解した断面図である。
【００５７】
図７（ａ）に示すように、ポリイミドテープなどからなるフレキシブル基板４ｃを準備し、このフレキシブル基板４ｃに検針部３を配置するためのホール４ａを設ける。そして、フレキシブル基板４ｃの下面に銅箔を形成し、この銅箔をエッチングする。これにより、フレキシブル基板の下面にはフレキシブルメタル配線５が形成され、このフレキシブルメタル配線５はホール４ａ内まで引き出され、このホール内のフレキシブルメタル配線はインナーリードとして作用するものである。
【００５８】
次いで、図７（ｂ）に示すコンタクト端子７ａ，７ｂ及びそのコンタクト端子から引き出された接続端子８ａ，８ｂ、基板６上に形成されたメタル層による再配置配線を有する検針部３を準備する。なお、検針部３の作製方法は後述する。次いで、図７（ｃ）に示す厚膜のポリイミド膜２を準備する。このポリイミド膜２は、被測定側のＩＣチップとコンタクト端子７ａ，７ｂをコンタクトする時、検針部３の基板６の下面への加圧を緩和するためのクッション層として作用するものである。
次いで、図７（ｄ）に示す検針部３を固定するための補強基板（プローブカード基板）１を準備する。
【００５９】
次いで、図６に示すように、前記補強基板１の上にポリイミド膜２を載置する。次いで、このポリイミド膜２の上に検針部３を載置する。次いで、前記補強基板１の上に前記フレキシブル基板４ｃを載置する。この際、ホール４ａ内にポリイミド膜２及び検針部３が位置するようにフレキシブル基板４ｃを配置する。そして、ホール４ａ内でフレキシブルメタル配線５のインナーリードと接続端子８ａ，８ｂを加熱・加圧により接続する。
【００６０】
次いで、ホール４ａ内、フレキシブル基板４ｃ上及びコンタクト端子の先端部を除く検針部３上に液状のコーティング材９を塗布する。この際、コンタクト端子７ａ，７ｂの先端部に液状コーティング材９が塗布されない様にするために、コンタクト端子の先端部をマスク用の絶縁膜（図示せず）で被覆しておき、液状コーティング材９を塗布した後に前記絶縁膜を剥離することが好ましい。
【００６１】
なお、ポリイミド膜２と補強基板１とを接着剤によって接着しても良く、検針部３とポリイミド膜２とを接着剤によって接着しても良く、フレキシブル基板４ｃと補強基板１とを接着剤によって接着しても良い。
【００６２】
次に、前記検針部３を作製する方法について図９を参照しつつ説明する。図９は、図７（ｂ）に示す検針部の作製方法を説明する断面図である。
まず、Ｓｉ又はガラスからなる基板６を用意し、この基板６上にスパッタ法によりＡｌ膜又はＡｌ合金膜を堆積する。次に、このＡｌ膜又はＡｌ合金膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、Ａｌ膜又はＡｌ合金膜上にはレジストパターンが形成される。この後、このレジストパターンをマスクとしてＡｌ膜又はＡｌ合金膜をエッチングすることにより、基板６上にはＡｌ又はＡｌ合金からなる金属配線１１ａが形成される。
【００６３】
この後、金属配線１１ａ及び基板６の上にＣＶＤ法によりシリコン窒化膜などからなるパッシベーション膜２１を堆積する。次に、このパッシベーション膜２１上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、パッシベーション膜２１上にはレジストパターンが形成される。
【００６４】
次に、このレジストパターンをマスクとしてパッシベーション膜２１をエッチングすることにより、パッシベーション膜２１に金属配線１１ａの一端上及び他端上に位置する開口部が形成される。次いで、前記レジストパターンを剥離した後、この開口部内及びパッシベーション膜２１を含む全面上にスパッタ法によりＴｉＷなどからなるアンダーバンプメタル層２２を形成する。
【００６５】
次に、このアンダーバンプメタル層２２の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像する。これにより、アンダーバンプメタル層２２上には、金属配線１１ａの一端上に位置するコンタクト端子形成領域に開口部を有するレジストパターンが形成される。
【００６６】
この後、このレジストパターンをマスクとしてアンダーバンプメタル層２２の上に金属メッキ法によりコンタクト端子７ａを形成する。次いで、レジストパターンを剥離した後、アンダーバンプメタル層２２の上に再びフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像する。これにより、アンダーバンプメタル層２２上には、金属配線１１ａの他端上に位置する接続端子形成領域に開口部を有するレジストパターンが形成される。この後、このレジストパターンをマスクとしてアンダーバンプメタル層２２の上に金属メッキ法により接続端子８ａを形成する。次いで、レジストパターンを剥離し、コンタクト端子７ａ及び接続端子８ａをマスクとしてアンダーバンプメタル層２２をエッチングする。これにより、コンタクト端子及び接続端子それぞれの下に位置するアンダーバンプメタル層２２が残され、それ以外のアンダーバンプメタル層は除去される。このようにして検針部３が形成される。
【００６７】
図６に示すプローブカードを用いてプローブ試験を行うためのプローブ装置については第１の実施の形態と同様のものを用い、図６に示すプローブカードを用いて行うプローブ試験方法についても第１の実施の形態と同様の方法とする。
【００６８】
上記第２の実施の形態においても第１の実施の形態と同様の効果を得ることができる。すなわち、フォトリソグラフィ技術によってＩＣチップの電極端子の中心座標に対応する個所に従来のプローブ針に代わるコンタクト端子を形成したプローブカードを用いることにより、従来技術のようなニードルタイプの針立て限界の制約が無くなり、電極端子の更なるシュリンク化と微細パッドピッチに強い技術を確立することができた。
【００６９】
尚、上記第２の実施の形態では、プローブカード及びその製造方法、プローブ装置、プローブ試験方法についての発明を説明しているが、本実施の形態によるプローブカードを用いてプローブ試験を行う工程を具備する半導体装置の製造方法に本発明を適用することも可能である。
【００７０】
図８（ａ）は、本発明に係る第２の実施の形態によるフレキシブル基板の第１の変形例を示す断面図であり、図７（ａ）と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００７１】
フレキシブル基板４ｃの上面及び下面に銅箔を形成し、この銅箔をエッチングする。これにより、フレキシブル基板の下面にはフレキシブルメタル配線５ａが形成され、このフレキシブルメタル配線５ａはホール４ａ内まで引き出され、このホール内のフレキシブルメタル配線はインナーリードとして作用するものである。これと共に、フレキシブル基板の上面にはフレキシブルメタル配線５ｂが形成され、このフレキシブルメタル配線５ｂはホール４ａ内まで引き出され、このホール内のフレキシブルメタル配線はインナーリードとして作用するものである。このようにフレキシブルメタル配線をフレキシブル基板の上面と下面の２層構造とすることにより、フレキシブルメタル配線の自由度を向上させることができる。
【００７２】
図８（ｂ）は、本発明に係る第２の実施の形態によるフレキシブル基板の第２の変形例を示す断面図であり、図７（ａ）と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００７３】
フレキシブル基板４ｃの上面及び下面に銅箔を形成し、この銅箔をエッチングする。これにより、フレキシブル基板の下面にはフレキシブルメタル配線５ａが形成される。これと共に、フレキシブル基板の上面にはフレキシブルメタル配線５ｂが形成され、このフレキシブルメタル配線５ｂはホール４ａ内まで引き出され、このホール内のフレキシブルメタル配線はインナーリードとして作用するものである。このようにフレキシブルメタル配線をフレキシブル基板の上面と下面の２層構造とすることにより、フレキシブルメタル配線の自由度を向上させることができる。
【００７４】
図８（ｃ）は、本発明に係る第２の実施の形態によるフレキシブル基板の第３の変形例を示す断面図であり、図７（ａ）と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００７５】
第１のフレキシブル基板２４ａの上面及び下面に銅箔を形成し、この銅箔をエッチングする。これにより、第１のフレキシブル基板２４ａの下面にはフレキシブルメタル配線５ａが形成され、このフレキシブルメタル配線５ａはホール４ａ内まで引き出され、このホール内のフレキシブルメタル配線はインナーリードとして作用するものである。これと共に、第１のフレキシブル基板２４ａの上面にはフレキシブルメタル配線５ｂが形成され、このフレキシブルメタル配線５ｂはホール４ａ内まで引き出され、このホール内のフレキシブルメタル配線はインナーリードとして作用するものである。
【００７６】
第２のフレキシブル基板２４ｂの上面に銅箔を形成し、この銅箔をエッチングする。これにより、第２のフレキシブル基板２４ｂの上面にはフレキシブルメタル配線５ｃが形成され、このフレキシブルメタル配線５ｃはホール４ａ内まで引き出され、このホール内のフレキシブルメタル配線はインナーリードとして作用するものである。
【００７７】
第１のフレキシブル基板２４ａの上にフレキシブルメタル配線５ｂを介して第２のフレキシブル基板２４ｂを配置する。このように第１のフレキシブル基板２４ａに第２のフレキシブル基板２４ｂを重ねて配置し、フレキシブルメタル配線を第１のフレキシブル基板２４ａの上面と下面と第２のフレキシブル基板２４ｂの上面との３層構造とすることにより、フレキシブルメタル配線の自由度をさらに向上させることができる。
【００７８】
図１０（ａ）は、図９に示す検針部の第１の変形例を示す断面図であり、図９と同一部分には同一符号を付し、異なる部分についてのみ説明する。
図１０（ａ）に示す検針部では、図９に示すアンダーバンプメタル層２２に代えてクッション層としても作用する異方性導電層２２ａを用い、コンタクト端子７ａの先端部を凸形状とする。
【００７９】
上記第１の変形例においても第２の実施の形態と同様の効果を得ることができる。さらに、クッション層としても作用する異方性導電層２２ａを用いることにより、コンタクト端子７ａを被測定側ＩＣチップの電極端子にコンタクトさせた際の基板６への加圧をより緩和することができる。また、コンタクト端子７ａの先端部を凸形状とすることにより、コンタクト端子７ａを被測定側ＩＣチップの電極端子に接触させた際、より良好なコンタクトをとることが可能となる。
【００８０】
図１０（ｂ）は、図９に示す検針部の第２の変形例を示す断面図であり、図９と同一部分には同一符号を付し、異なる部分についてのみ説明する。
図１０（ｂ）に示す検針部では、図９に示すアンダーバンプメタル層２２と金属配線１１ａとの間にクッション層としても作用する異方性導電層２２ａを形成し、コンタクト端子７ａの先端部を凸形状とする。
【００８１】
上記第２の変形例においても第２の実施の形態と同様の効果を得ることができる。さらに、クッション層としても作用する異方性導電層２２ａを形成することにより、コンタクト端子７ａを被測定側ＩＣチップの電極端子にコンタクトさせた際の基板６への加圧をより緩和することができる。また、コンタクト端子７ａの先端部を凸形状とすることにより、コンタクト端子７ａを被測定側ＩＣチップの電極端子に接触させた際、より良好なコンタクトをとることが可能となる。
【００８２】
尚、本発明は上記第１及び第２の実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【図１】第１の実施の形態によるプローブカードを示す断面図。
【図２】図１に示すプローブカードの各部品に分解した断面図。
【図３】図２（ａ）に示すＳｉ基板の製造方法を説明する断面図。
【図４】図２（ｂ）に示すコンタクト端子及び接続端子の拡大断面図。
【図５】第１の実施の形態によるプローブ装置を概略的に示す構成図。
【図６】第２の実施の形態によるプローブカードを示す断面図。
【図７】図６に示すプローブカードの各部品に分解した断面図。
【図８】第２の実施の形態によるフレキシブル基板の変形例。
【図９】図７（ｂ）に示す検針部の作製方法を説明する断面図。
【図１０】図９に示す検針部の変形例。
【図１１】従来の半導体装置を示す平面図。
【符号の説明】
１…補強基板（プローブカード基板）、２…ポリイミド膜、３…検針部、４…Ｓｉ基板、４ａ…ホール、４ｃ…フレキシブル基板、５，５ａ〜５ｃ…フレキシブルメタル配線、６…基板、７ａ，７ｂ…コンタクト端子、８ａ，８ｂ…接続端子、９…液状コーティング材、１１ａ，１１ｂ…第１の金属配線、１２ａ，１２ｂ…第２の金属配線、１３…レジストパターン、１４ａ，１４ｂ…スルーホール接続部材、１９ａ，１９ｂ…メタル配線、２０ａ，２０ｂ…バンプ、２１…パッシベーション膜、２２…アンダーバンプメタル層、２２ａ…クッション層、２３…層間絶縁膜、２４ａ…第１のフレキシブル基板、２４ｂ…第２のフレキシブル基板、２４，２５…レール、２６…ターゲット板、２７…ステージ、２８…ウエハチャック、２９…加熱装置、３０…冷却媒体の循環路、３１…テストヘッド、３２…パフォーマンスボード、３３…インサートリング、３４…接続リング、３５…プローブカード、３６…ピンエレクトロニクス、３７…電子部品回路、３８…接続端子、３９…エポキシ系樹脂製の基板、４０，４１…ポゴピン、４２…接続部材、４３…スペーサ、４４，４５…光学的撮像装置、４６…静電容量センサ、Ｗ…半導体ウエハ、１０１…領域、１０２〜１０６…プローブ針、１０７…出力端子、１０８…入力端子、１０９…ＩＣチップ

Claims (10)

1. 基板上に形成された第１の配線と、
   前記第１の配線上に形成され、被測定側のＩＣチップの電極端子とほぼ同じ位置関係にある検針用のコンタクト端子であって、メッキ法により形成されたコンタクト端子と、
   前記基板に形成され、前記第１の配線に上端が接続されたスルーホール接続部材と、
   前記スルーホール接続部材の下端に接続され、前記基板下に形成された第２の配線と、
   前記第２の配線下にメッキ法により形成された接続端子と、
   を具備することを特徴とするプローブカード。
2. 補強基板上に配置された第１の基板と、
   前記第１の基板上に形成された第１の配線と、
   前記第１の配線上に形成されたバンプと、
   前記第１の基板上に配置されたクッション層と、
   前記クッション層上に形成された第２の基板と、
   前記第２の基板上に形成された第２の配線と、
   前記第２の配線上に形成され、被測定側のＩＣチップの電極端子とほぼ同じ位置関係にある検針用のコンタクト端子であって、メッキ法により形成されたコンタクト端子と、
   前記第２の基板に形成され、前記第２の配線に上端が接続されたスルーホール接続部材と、
   前記スルーホール接続部材の下端に接続され、前記第２の基板下に形成された第３の配線と、
   前記第３の配線下にメッキ法により形成された接続端子と、
   を具備し、
   前記接続端子が前記バンプに接続されていることを特徴とするプローブカード。
3. 前記第１の基板はＳｉ基板又はフレキシブル基板であることを特徴とする請求項２に記載のプローブカード。
4. 前記スルーホール接続部材は、前記第２の基板に形成されたスルーホールと、該スルーホール内に形成された積層メッキと、を有し、この積層メッキで導通を取るものであることを特徴とする請求項２又は３に記載のプローブカード。
5. 補強基板上に配置されたフレキシブル基板と、
   前記フレキシブル基板に形成されたホールと、
   前記フレキシブル基板に形成され且つ前記ホール内に引き出されたフレキシブル配線と、
   前記補強基板上に配置され、前記ホール内に位置するクッション層と、
   前記クッション層上に形成された基板と、
   前記基板上に形成された配線と、
   前記配線の一端上に形成され、被測定側のＩＣチップの電極端子とほぼ同じ位置関係にある検針用のコンタクト端子であって、メッキ法により形成されたコンタクト端子と、
   前記金属配線の他端上にメッキ法により形成された接続端子と、
   を具備し、
   前記ホール内又はホール上で前記接続端子が前記フレキシブル配線に接続されていることを特徴とするプローブカード。
6. 前記コンタクト端子の先端は凸形状を有していることを特徴とする請求項１乃至５のうちのいずれか一項に記載のプローブカード。
7. 請求項１乃至６のうちのいずれか一項に記載のプローブカードを具備することを特徴とするプローブ装置。
8. 請求項１乃至６のうちのいずれか一項に記載のプローブカードを用いてプローブ試験を行う方法であって、
   被測定側のＩＣチップの電極端子に前記コンタクト端子を接触させ、前記コンタクト端子と前記電極端子とを導通可能な状態にすることによりプローブ試験を行うことを特徴とするプローブ試験方法。
9. 請求項１乃至６のうちのいずれか一項に記載のプローブカードを用いてプローブ試験を行う工程を具備する半導体装置の製造方法であって、
   被測定側の半導体装置の電極端子に前記コンタクト端子を接触させ、前記コンタクト端子と前記電極端子とを導通可能な状態にすることによりプローブ試験を行う工程を具備することを特徴とする半導体装置の製造方法。
10. 基板にスルーホールを開け、該スルーホール内に積層メッキを形成することにより、前記基板にスルーホール接続部材を形成する工程と、
    前記基板上に前記スルーホール接続部材の上端が接続される第１の配線を形成すると共に、前記基板下に前記スルーホール接続部材の下端が接続される第２の配線を形成する工程と、
    前記第１の配線上に、被測定側のＩＣチップの電極端子とほぼ同じ位置関係にある検針用のコンタクト端子をメッキ法により形成する工程と、
    前記第２の配線下に接続端子をメッキ法により形成する工程と、
    を具備することを特徴とするプローブカードの製造方法。

Images