JP3842879B2 - ウェハ一括型プローブカードおよび半導体装置の検査方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ウェハ一括型プローブカードおよび半導体装置の検査方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置（以後、「半導体装置」と称する。）を搭載した電子機器の小型化及び低価格化の進展は目ざましく、これに伴って、半導体装置に対する小型化及び低価格化の要求が強くなっている。
【０００３】
通常、半導体装置は、半導体チップとリードフレームとがボンディングワイヤによって電気的に接続された後、半導体チップ及びリードフレームが樹脂又はセラミクスにより封止された状態で供給され、プリント基板に実装される。ところが、電子機器の小型化の要求から、半導体装置を半導体ウエハから切り出したままの状態（以後、この状態の半導体装置をベアチップと称する。）で回路基板に直接実装する方法が開発され、品質が保証されたベアチップを低価格で供給することが望まれている。
【０００４】
ベアチップに対して品質保証を行なうためには、半導体装置に対してウェハ状態でバーンイン等の検査をする必要がある。ところが、半導体ウェハ上に形成されている複数のベアチップに対して１個又は数個づつ何度にも分けて検査を行なうことは多くの時間を要するので、時間的にもコスト的にも現実的ではない。そこで、全てのベアチップに対してウェハ状態で一括してバーンイン等の検査を行なうことが要求される。
【０００５】
ベアチップに対してウェハ状態で一括して検査を行なうには、半導体ウェハ上に形成された複数の半導体チップの電極に電源電圧や信号を同時に印加し、該複数の半導体チップを動作させる必要がある。このためには、非常に多く（通常、数千個以上）のプローブ針を持つプローブカードを用意する必要があるが、このようにするには、従来のニードル型プローブカードではピン数の点からも価格の点からも対応できない。
【０００６】
そこで、ウェハ上の多数のパッド電極に対してプローブ電極を一括的にコンタクトできるプローブカードが提案されている（特開平７−２３１０１９号公報）。この技術によれば、プローブカードに多数のバンプを形成し、これらのバンプをプローブ電極として用いる。
【０００７】
【発明が解決しようとする課題】
ウェハ一括型プローブカードを用いてバーンイン検査等の検査を行う場合、各ウェハに含まれる多数のチップを同時に動作させることになる。このような検査では、各チップに含まれる半導体装置の動作が共通の基板（ウェハ）を介して隣接する他のチップ内の半導体装置の動作に影響を与えるおそれがある。特に、半導体装置がダイナミックラム（ＤＲＡＭ）のように基板電位発生回路を備えている場合、基板リークなどの不具合チップがあると、隣接するチップにも大きな悪影響を与える。
【０００８】
本発明は上記問題に鑑みてなされたものであり、その目的とするところは、ウェハ一括型バーンイン検査等のウェハ一括型検査に際して、ウェハ内で隣接するチップの半導体装置が共通の基板（ウェハ）を介して影響を及ぼしにくい構造のプローブカードと、そのようなプローブカードを用いた半導体装置の検査方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明のプローブカードは、二次元的に配列された複数のプローブ電極と、前記複数のプローブ電極に電気的に接続された多層配線基板とを備えたプローブカードであって、前記多層配線基板の多層配線は、複数のチップ選択信号線を含み、前記複数のプローブ電極は、ウェハに含まれる複数のチップに対してチップ選択信号を供給する機能を持った複数のチップ選択信号用プローブ電極を含んでおり、前記複数のチップ選択信号用プローブ電極のうち、共通のチップ選択信号線に接続されているプローブ電極は、前記ウェハ内において隣接しないように選択された複数のチップに対して前記チップ選択信号を供給するように配置されている。
【００１０】
前記プローブ電極がバンプ電極であってもよい。
【００１１】
前記プローブ電極と前記多層配線基板との間において、前記プローブ電極を前記多層配線に電気的に接続するための導電性ゴムを備えていてもよい。
【００１２】
前記プローブ電極が剛性リングに張力を持った状態で張られた薄膜上に形成されていてもよい。
【００１４】
本発明の半導体装置の検査方法は、二次元的に配列された複数のプローブ電極と、前記複数のプローブ電極に電気的に接続され且つ複数のチップ選択信号線を含む多層配線基板とを備えたプローブカードを用いて行うウェハ一括型半導体装置の検査方法であって、
ウェハに含まれる複数のチップのうち隣接しないように選択したチップの組ごとに、対応する前記チップ選択信号線を介してチップ選択信号をそれぞれ供給して検査を行う。
【００１５】
前記プローブ電極がバンプ電極であってもよい。
【００１６】
前記プローブ電極と前記多層配線基板との間において、前記プローブ電極を前記多層配線基板の配線に電気的に接続するための導電性ゴムを備えていてもよい。
【００１７】
前記プローブ電極が剛性リングに張力を持った状態で張られた薄膜上に形成されていてもよい。
【００１９】
【発明の実施の形態】
まず、本発明の理解を容易にするため、本発明が適用されるウェハ一括型測定・検査技術を説明する。
【００２０】
図１には、ウェハ上の多数のパッド電極に対してプローブ電極を一括的にコンタクトできるプローブカード１が示されている。測定・検査の対象となる素子・回路が形成されたウェハ（例えば直径２００ｍｍのシリコンウェハ）２は、チップ状に分割されることなく、そのままの状態でウェハトレイ３上に載置される。測定・検査に際して、ウェハ２はプローブカード１とウェハトレイ３との間に挟まれる。プローブカード１とウェハトレイ３との間にできる僅かな空間は、シールリング４によって大気からシールされる。その空間を真空バルブ５を介して減圧する（例えば大気圧に比べて２００ミリトール程度減圧する）ことにより、プローブカード１は大気圧の力をかりて均等にウェハ２を押圧する。その結果、プローブカード１のプローブ電極は、広いウェハ２の全面にわたって均等な力でウェハ２上のパッド電極を押圧することができる。プローブカード１上の多数のプローブ電極がウェハ２上の所定のパッド電極と確実に接触するためには、接触の前に、プローブカード１とウェハ２との間のアライメントを高精度で実行する必要がある。
【００２１】
このようなウェハ一括型の測定・検査技術によれば、ウェハ２の全面に形成された数千から数万個以上の多数のパッド電極に対して、プローブカード１に形成した多数のプローブ電極を同時にしかも確実にコンタクトさせることができる。
【００２２】
図２は、本発明のプローブカード２０の断面構成例を示している。
【００２３】
このプローブカード２０は、測定・検査装置に電気的に接続されることになる多層配線基板２１と、バンプ付きポリイミド薄膜２２と、それらの間に設けられた局在型異方導電性ゴム２３とを少なくとも備えている。局在型異方導電性ゴム２３は、多層配線基板２１の電極配線２１ｂとバンプ付きポリイミド薄膜２２のバンプ２２ｂとを電気的に接続する弾性部材である。図２では、上記３つの部材２１〜２３が縦方向に分離された状態が示されているが、これらの部材２１〜２３を密着固定することにより、一枚のプローブカード２０が形成される。
【００２４】
多層配線基板２１としては、ガラス基板２１ａ上に多層配線２１ｂが形成されたものを使用できる。ガラス基板２１ａは、広い面積にわたって高い平坦性を持つものが比較的容易に作製され得るので好ましい。また、ガラスの熱膨張係数はシリコンウェハの熱膨張係数に近いため、ガラスは、特にバーンイン用プローブカードの多層配線基板の材料として好適である。
【００２５】
多層配線２１ｂの形成は、公知の薄膜堆積技術とパターニング技術を用いて行える。たとえば、銅（Ｃｕ）などの導電性薄膜をスパッタリング法等によりガラス基板２１ａ上に堆積した後、フォトリソグラフィおよびエッチング工程で導電性薄膜をパターニングすれば、任意のパターンを持った配線２１ｂを形成することができる。異なるレベルの配線２１ｂは、層間絶縁膜２１ｃにより分離される。層間絶縁膜２１ｃは、たとえばポリイミド薄膜をスピンコート等の方法でガラス基板２１ａ上に形成することで得られる。多層配線２１ｂは、面内に二次元的に配列される多数のバンプ（プローブ電極）２２ｂをプローブカード２０の周辺領域に設けられた不図示の接続電極やコネクタに電気的に接続し、外部の検査装置や検査回路とプローブ電極２２ｂとの電気的接続を可能にするものである。
【００２６】
バンプ付きポリイミド薄膜２２は、たとえば次のようにして得られる。まず、厚さ１８μｍ程度のポリイミド薄膜２２ａと厚さ３５μｍ程度の銅薄膜とが二層になった基材に多数の開口部（内径２０〜３０μｍ程度）を設ける。電解メッキなどの方法を用いて各開口部をＮｉ等の金属材料で埋め込み、バンプ２２ｂを形成する。ポリイミド薄膜２２ａから銅薄膜の不要部分をエッチングで除去すれば、図示されるようなバンプ付きポリイミド薄膜２２が得られる。バンプ２２ｂの高さは、一例としては、約２０μｍ程度である。バンプの横方向サイズは、４０μｍ程度である。ポリイミド薄膜２２ａのどの位置にバンプ２２ｂを形成するかは、測定対象ウェハ２５のどの位置にパッド電極２６が形成されているかに依存して決定される。
【００２７】
局在型異方導電性ゴム２３は、シリコーン製ゴムのシート（厚さ２００μｍ程度）２３ａ内の特定箇所に導電性粒子２３ｂが配置されており、その箇所で導通方向（膜厚方向）に鎖状につなげたものである。多層配線基板２１とバンプ２２ｂとの間に、弾力性を持ったゴムを介在させることにより、ウェハ２５上の段差やウェハ２５のそりの影響を受けることなく、プローブカード２０のバンプ２２ｂとウェハ２５上の電極２６との間のコンタクトを確実に実現することができる。
【００２８】
このようなプローブカード２０をバーンイン検査に使用する場合、ポリイミド薄膜２２ａの熱膨張係数（約１６×１０^-6／℃）とウェハ２５の熱膨張係数（約３×１０^-6／℃）とが異なるため、バーンインのための加熱時に、ポリイミド薄膜２２ａ上のバンプ２２ｂの位置がウェハ２５上のパッド電極２６の位置に対して横方向にずれてしまう。この位置ズレは、ウェハ２５の中央部よりも周辺部で大きくなり、ウェハ２５とプローブカード２０との間で正常な電気的コンタクトがとれなくなる。このような問題を解決するには、特開平７−２３１０１９号公報に開示されているように、熱膨張係数がシリコンウェハに近いセラミックリングなどの剛性リング（不図示）にポリイミド薄膜２２ａを張りつけ、そのポリイミド薄膜２２ａにあらかじめ張力を与えておくことが有効である。この場合、ポリイミド薄膜２２ａを剛性リングに張りつけてから、バンプ２２ｂを形成する方がよい。バンプ２２ｂの位置がずれにくいからである。
【００２９】
ウェハ２５は、ウェハトレイ２８に配置される。ウェハ２５を搭載したウェハトレイ２８がプローブカード２０に対して適切な位置にくるようにアライメント工程を行った後、プローブカード２０とウェハトレイ２８との間隔が縮小される。その結果、ウェハ２５上のパッド電極２６とプローブカード２０のバンプ２２ｂとが物理的にコンタクトする。前述のように、プローブカード２０とウェハトレイ２８との間のシールされた空間を減圧することにより、各バンプ２２ｂがほぼ均等な力をもってウェハ２５上のパッド電極２６を押圧することなる。その後、不図示の駆動回路や検査回路からの電気信号および電源電圧が、プローブカード２０のバンプ２２ｂを介してウェハ２５上のパッド電極２６に供給される。バーンイン検査の場合、プローブカード２０、ウェハ２５およびウェハトレイ２８は、図３に示されるような状態で、一体的にバーンイン装置に挿入され、加熱される。
【００３０】
検査・測定の間、および、その前後において、プローブカード２０、ウェハ２５およびウェハトレイ２８は、図３に示されるような状態に維持される。前述の密閉空間が減圧状態にあるウェハトレイ２８は、プローブカード２０から離脱することなく、これらの部材は一体的にウェハ２５を狭持している。
【００３１】
ウェハ一括型の検査・測定が終了すると、プローブカード２０とトレイ２８との間にできた密閉空間の圧力を上昇させ、大気圧程度に回復させる。その結果、トレイ２８はプローブカード２０から分離され、中からウェハ２５が取り出される。
【００３２】
以下に、図４を参照しながら本発明によるプローブカードと、そのプローブカードを用いた半導体装置の検査方法を詳細に説明する。
【００３３】
図４は、ウェハ上に含まれる半導体集積回路チップ（以下、「チップ」と称する）の一部とプローブカード上の配線の一部（入出力データ線Ｄａｔａ１〜Ｄａｔａ５およびチップ選択信号線ＣＳ１〜ＣＳ８）とを模式的に示している。なお、本願明細書では、ダイシング等によって最終的にウェハから切り出される各チップを、ウェハから切り出される前の状態においても、「チップ」と称することとする。
【００３４】
図４に示されるように、プローブカード上の配線は、プローブカード上のバンプ（図中、黒丸点で示されている）を介して、各チップ内のパッド電極に電気的に接続される。図４の例では、ウェハ上のある行（ロウ：row）に属するチップは、プローブカード上のチップ選択信号線ＣＳ１〜ＣＳ８のいずれかに接続される。また、ウェハ上のある列（カラム：column）に属するチップは、プローブカード上の共通の入出力データ線Ｄａｔａ１〜Ｄａｔａ５のいずれかに接続される。なお、図４には、２０個のチップしか示されていないが、現実には、これより多くのチップが一枚のウェハ上に配列され、図示されるよりも多くの入出力データ線およびチップ選択信号線がプローブカード上に設けられる。一枚のウェハに含まれるチップの数は、ウェハサイズとチップサイズとに依存して変化するが、典型的には数百個である。
【００３５】
図５（ａ）は、ひとつのチップ上における入出力用パッド５０〜５３およびチップ選択信号用パッド５４の配置例を模式的に示している。これに対して、図５（ｂ）は、プローブカード上の入出力データ線５５〜５８およびチップ選択信号線５９並びにバンプ６０の一部を模式的に示している。図５（ｂ）のバンプ６０は、図５（ａ）の入出力用パッド５０〜５３およびチップ選択信号用パッド５４にコンタクトするように配置されている。なお、図５（ｂ）は、プローブカードの裏面側から配線およびバンプを透過的に見たレイアウト図である。
【００３６】
現実のプローブカード上には、他の配線とそれに接続するバンプも多数設けられている。それら種類の異なる配線は、相互に短絡しないように絶縁膜を介して多層化され絶縁分離されている。図５（ｂ）の入出力データ線５５〜５８もチップ選択信号線５９とは異なるレベルに形成されており、相互に絶縁分離されている。
【００３７】
図５（ａ）に示すように、チップの内部回路４１内にはチップ選択回路４２が設けられており、このチップ選択回路４２は、チップ選択信号用パッド５９に接続されている。本実施形態のウェハ一括型バーンイン検査に際しては、ウェハ上のある列に属するチップのチップ選択回路４２が、それぞれのチップ選択信号用パッド５４を介して、プローブカード上の共通のチップ選択線５９からチップ選択信号を受け取る。ある行（すべての行の場合もあれば、一行の場合もある。）に属するチップを動作させる場合、その行に接続されているチップ選択信号線（複数の場合もあれば、単数の場合もある。）にチップ選択信号を印加すれば良い。その結果、選択した行に属するチップの内部回路４２が動作し、データ入出力などの各種の動作が実行される。
【００３８】
本実施形態では、ウェハ上のある列（カラム）に属するチップの内部回路４１は、それぞれの入出力用パッド５０〜５３を介して、プローブカード上の共通の入出力データ線５５〜５８に接続される。従って、ある列に属する複数のチップ内のデータを入出力データ線５５〜５８から読み出そうとするときは、同時に複数のチップ内のデータを読み出すことはできないので、その列に属する複数のチップのそれぞれから各データを順次読み出す必要性がある。このような順次読み出しを実行するには、上述のチップ選択信号をチップ選択信号線ＣＳ１〜ＣＳ８に時間的に重複しないように順次印加してゆけば良い。このような順次読み出しを実行するには、上述のチップ選択信号をチップ選択信号線ＣＳ１〜ＣＳ８に時間的に重複しないように順次印加してゆけば良い。他方、バーンイン検査時において、ある行に属する複数のチップのそれぞれに対してデータを書き込むときは、各チップに検査用データを一括的に書き込めばよい。
【００３９】
なお、図５（ａ）では各チップに４個の入出力用パッドが設けられているが、入出力用パッドの数は１個の場合もあれば、４個以上の場合もある。取り扱うデータのビット幅に応じて入出力用パッドの数は異なる。また、一つのチップ選択線に接続されるチップの数も、図４に示される例（５個）に限られるわけではない。また、チップ選択信号線および入出力データ線の走る方向が９０度回転することによって、行と列とが入れ替わってもよいことは言うまでもない。
【００４０】
次に、図４を再び参照しながら本実施形態にかかるプローブカードの配線構成をより詳細に説明する。
【００４１】
本実施形態においては、同じ行に属するチップが交互に２本のチップ選択信号線に接続される。例えば、図４の最上行では、図中もっとも左に位置しているチップはチップ選択信号線ＣＳ２に接続されているが、左から２番目のチップはチップ選択信号線ＣＳ１に接続されている。以下、その行の各チップは、チップ選択信号線ＣＳ２およびチップ選択信号線ＣＳ１に交互に接続される。他の行においても同様に、チップは２本のチップ選択信号線に交互に接続される。
【００４２】
このような構成を採用することにより、同一行内において隣接するチップを異なるタイミングで動作させることが可能になる。以下に、この点を具体的に説明する。
【００４３】
まず、チップ選択信号線ＣＳ１にチップ選択信号を印加し、それ以外のチップ選択信号線にはチップ選択信号を印加しない場合を考える。この場合、図４において斜線が付されたチップが動作する。斜線が付された２個のチップ間には、非選択のチップが存在する。このように、本実施形態では同一行内において隣接するチップが同時に動作することはない。そのため、共通の基板を介して隣接する他のチップの動作の影響を受けることが防止される。不良チップが隣に存在する場合、その不良動作の悪影響を受けることがなくなるため、検査を正常に行うことが可能になる。
【００４４】
次に、チップ選択信号線ＣＳ１に加えて、チップ選択信号線ＣＳ１の属するチップ行に隣接しない行に属するチップ選択信号線ＣＳ５にも、共通のチップ選択信号を印加し、それ以外のチップ選択信号線にはチップ選択信号を印加しない場合を考える。この場合、斜線の付されたチップに加えて、チップ選択信号線ＣＳ５に接続されたチップも動作する。しかし、この場合も同時に動作するチップは互いに隣接していない。そのため、前述した効果が得られる。このように、複数のチップ選択信号線のすべてに異なるタイミングでチップ選択信号線を印加する必要はない。隣接するチップが実質的に同時にチップ選択信号を受け取らないように各チップ選択信号線と各チップとの接続を行えば、本発明の効果は充分に達成される。
【００４５】
図６は、４本のチップ選択信号線ＣＳ１〜ＣＳ４とウェハ内のチップとの接続関係の一例を模式的に示している。チップ選択信号線ＣＳ１〜ＣＳ４のそれぞれには、異なるタイミングでチップ選択信号が印加され得る。図５において、チップ選択信号線ＣＳ１に接続されたチップには斜線が付されている。図５から明らかなように、チップ選択信号線ＣＳ１は、隣接するチップには接続されない。他のチップ選択信号線ＣＳ２〜ＣＳ４についても同様である。このような構成を採用すれば、隣接するチップが同時に動作することを避けることが可能である。なお、検査のモードによっては、チップ選択信号線ＣＳ１〜ＣＳ４に同時にチップ選択信号を印加し、ウェハ内の全チップを同時に動作させる場合があってもよい。
【００４６】
図４および図５においては、チップ選択信号線に接続されるパッドの位置がチップ毎にシフトしているように示されている。しかし、これは図を見やすくするためであり、実際のチップ内においてパッドの位置を交互にシフトさせる必要はない。例えば図７に示すように、チップ選択信号線ＣＳ１とチップ選択信号線ＣＳ２をパターニングすれば、パッドの位置をチップ毎にシフトさせなくてもよい。また、チップ選択信号線を３層以上の多層配線を用いて形成すれば、同一チップ列に属するチップに対して、異なる３本以上のチップ選択信号線を割り当て、１本のチップ選択信号線に接続されるチップの間に、他のチップ選択信号線に接続される２個以上のチップを配置させることも可能になる。こうすることにより、同時に動作するチップの間隔をよりいっそう大きくすることができる。
【００４７】
図２に示すプローブカードの一例では、局在型異方導電性ゴム２３を用いて、多層配線基板中の多層配線とバンプとを電気的に接続しているが、局在型異方導電性ゴム２３を用いることなく、直接に、多層配線とバンプとを接触させても良い。また、逆に、測定対象のウェハ上にバンプを形成しておけば、プローブカードの側にバンプを形成する必要もなくなる。その場合は、プローブカードの局在型異方導電性ゴム２３の先端部分を、ウェハ上のバンプに押圧するようにすれば、ウェハ一括型測定・検査が実行できる。また、局在型異方導電性ゴム２３を用いることなく、多層配線基板の多層配線を直接にウェハ上のバンプにコンタクトさせても良い。
【００４８】
【発明の効果】
本発明のプローブカードによれば、チップ選択信号用プローブ電極のうち、共通のチップ選択信号線に接続されているプローブ電極が、ウェハ内において隣接しないように選択された複数のチップに対してチップ選択信号を供給するように配置されているため、そのチップ選択信号線にチップ選択信号を印加しても、同時に動作するチップはウェハ上において隣接しない。このため、隣接するチップの動作の影響を基板を介して受けることがなくなる。特に半導体装置がダイナミックラム（ＤＲＡＭ）のように基板電位発生回路を備えている場合、基板リークなどの不具合チップがあると、正常チップの測定に不具合が生じるが、本発明によれば、そのような隣接チップからの悪影響を排除できる。
【図面の簡単な説明】
【図１】ウェハ一括型の測定・検査技術を説明するための斜視図。
【図２】ウェハ一括型の測定・検査技術に用いられるプローブカード、ウェハおよびウェハトレイの構成を示す断面図。
【図３】測定時におけるプローブカード、ウェハおよびウェハトレイの関係を示す断面図。
【図４】 本発明のプローブカードにおけるチップ選択信号線の配置を示す平面レイアウト図。
【図５】（ａ）は、ひとつのチップ上における入出力用パッドおよびチップ選択信号用パッドの配置例を模式的に示す平面図、（ｂ）は、プローブカード上の入出力データ線およびチップ選択信号線並びにバンプの一部を模式的に示す平面レイアウト図。
【図６】チップ選択信号線とウェハ内のチップとの接続関係の一例を模式的に示している平面レイアウト図。
【図７】チップ選択信号線ＣＳ１とチップ選択信号線ＣＳ２のパターンの一例を示す平面レイアウト図。
【符号の説明】
１ プローブカード
２ ウェハ（例えば直径２００ｍｍのシリコンウェハ）
３ ウェハトレイ
４ シールリング
５ 真空バルブ
２０ プローブカード
２１ 多層配線基板
２１ａ ガラス基板
２１ｂ 電極配線
２１ｃ 層間絶縁膜
２２ バンプ付きポリイミド薄膜
２２ａ ポリイミド薄膜
２２ｂ バンプ
２３ 局在型異方導電性ゴム
２５ ウェハ
２６ パッド電極
２８ ウェハトレイ
ＣＳ１〜ＣＳ７ チップ選択信号線
５０〜５３ 入出力データ線
５４ チップ選択信号用パッド
５５〜５８ 入出力データ線
６０ バンプ

Claims (9)

1. 二次元的に配列された複数のプローブ電極と、前記複数のプローブ電極に電気的に接続された多層配線基板とを備えたプローブカードであって、
   前記多層配線基板の多層配線は、複数のチップ選択信号線を含み、
   前記複数のプローブ電極は、ウェハに含まれる複数のチップに対してチップ選択信号を供給する機能を持った複数のチップ選択信号用プローブ電極を含んでおり、
   前記複数のチップ選択信号用プローブ電極のうち、共通のチップ選択信号線に接続されているプローブ電極は、前記ウェハ内において隣接しないように選択された複数のチップに対して前記チップ選択信号を供給するように配置されていることを特徴とするプローブカード。
2. 前記プローブ電極がバンプ電極であることを特徴とする請求項１記載のプローブカード。
3. 前記プローブ電極と前記多層配線基板との間において、前記プローブ電極を前記多層配線に電気的に接続するための導電性ゴムを備えていることを特徴とする請求項２記載のプローブカード。
4. 前記プローブ電極が剛性リングに張力を持った状態で張られた薄膜上に形成されていることを特徴とする請求項２記載のプローブカード。
5. 二次元的に配列された複数のプローブ電極と、前記複数のプローブ電極に電気的に接続され且つ複数のチップ選択信号線を含む多層配線基板とを備えたプローブカードを用いて行うウェハ一括型半導体装置の検査方法であって、
   ウェハに含まれる複数のチップのうち隣接しないように選択したチップの組ごとに、対応する前記チップ選択信号線を介してチップ選択信号をそれぞれ供給して検査を行うことを特徴とする半導体装置の検査方法。
6. 前記プローブ電極がバンプ電極であることを特徴とする請求項５記載の半導体装置の検査方法。
7. 前記プローブ電極と前記多層配線基板との間において、前記プローブ電極を前記多層配線基板の配線に電気的に接続するための導電性ゴムを備えていることを特徴とする請求項６記載の半導体装置の検査方法。
8. 前記プローブ電極が剛性リングに張力を持った状態で張られた薄膜上に形成されていることを特徴とする請求項６記載の半導体装置の検査方法。
9. 前記検査はバーンイン検査であることを特徴とする請求項５から８のいずれかに記載の半導体装置の検査方法。

Images