JP2002313854A

JP2002313854A - ウェハ一括型測定検査用プローブカード及びその製造方法

Info

Publication number: JP2002313854A
Application number: JP2002102661A
Authority: JP
Inventors: Yoshiro Nakada; 義朗中田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-04-04
Filing date: 2002-04-04
Publication date: 2002-10-25

Abstract

(57)【要約】【課題】高周波信号を用いてウェハ一括型測定検査を
可能とするプローブカードの提供。【解決手段】二次元的に配列された複数のバンプ電極
２２ｂと、複数のバンプ電極２２ｂに電気的に接続され
た多層配線基板２１とを備えたウェハ一括型測定検査用
のプローブカードであって、多層配線基板２１がセラミ
ック積層基板２１ａとリソグラフィ技術により形成され
た薄膜配線層２１ｂとを有している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ウェハ一括型測定
検査のためのプローブカードおよびセラミック多層配線
基板ならびにそれらの製造方法に関する。

【０００２】

【従来の技術】近年、半導体集積回路装置（以後、「半
導体装置」と称する。）を搭載した電子機器の小型化及
び低価格化の進展は目ざましく、これに伴って、半導体
装置に対する小型化及び低価格化の要求が強くなってい
る。

【０００３】通常、半導体装置は、半導体チップとリー
ドフレームとがボンディングワイヤによって電気的に接
続された後、半導体チップ及びリードフレームが樹脂又
はセラミックにより封止された状態で供給され、プリン
ト基板に実装される。ところが、電子機器の小型化の要
求から、半導体装置を半導体ウエハから切り出したまま
の状態（以後、この状態の半導体装置をベアチップと称
する。）で回路基板に直接実装する方法が開発され、品
質が保証されたベアチップを低価格で供給することが望
まれている。

【０００４】ベアチップに対して品質保証を行なうため
には、半導体装置に対してウェハ状態でバーンイン等の
検査をする必要がある。ところが、半導体ウェハ上に形
成されている複数のベアチップに対して１個又は数個づ
つ何度にも分けて検査を行なうことは多くの時間を要す
るので、時間的にもコスト的にも現実的ではない。そこ
で、全てのベアチップに対してウェハ状態で一括してバ
ーンイン等の検査を行なうことが要求される。

【０００５】ベアチップに対してウェハ状態で一括して
検査を行なうには、半導体ウェハ上に形成された複数の
半導体チップの電極に電源電圧や信号を同時に印加し、
該複数の半導体チップを動作させる必要がある。このた
めには、非常に多く（通常、数千個以上）のプローブ針
を持つプローブカードを用意する必要があるが、このよ
うにするには、従来のニードル型プローブカードではピ
ン数の点からも価格の点からも対応できない。

【０００６】そこで、ウェハ上の多数のパッド電極に対
してプローブ電極を一括的にコンタクトできるプローブ
カードが提案されている（特開平７−２３１０１９号公
報）。この技術によれば、プローブカードに多数のバン
プを形成し、これらのバンプをプローブ電極として用い
る。

【０００７】

【発明が解決しようとする課題】上記プローブカードで
は、多数のバンプに電源電圧や電気信号を供給するため
の多層配線基板が必要である。この多層配線基板は、ガ
ラス基板上に多層配線を形成することによって製造され
る。

【０００８】しかしながら、このような多層配線を絶縁
する層間絶縁膜は、ガラス基板上に塗布したポリイミド
薄膜などにより形成される。製造方法上の理由から、こ
のポリイミド薄膜の厚さはせいぜい５μｍから１０μｍ
程度である。この程度の厚さの層間絶縁膜では多層配線
間で容量結合が顕著に起こるため、高周波信号を用いて
ウェハ一括型の測定・検査を行えないという問題が生じ
る。

【０００９】本発明は斯かる問題に鑑みてなされたもの
であり、その目的は、高周波信号を用いたウェハ一括型
測定検査を可能とするプローブカードおよびそのプロー
ブカードに適したセラミック多層配線基板ならびにそれ
らの製造方法を提供することにある。

【００１０】

【課題を解決するための手段】本発明のプローブカード
は、二次元的に配列された複数のプローブ電極と、前記
複数のプローブ電極に電気的に接続された多層配線基板
とを備えたウェハ一括型測定検査用のプローブカードで
あって、前記多層配線基板は、セラミック積層基板と、
前記セラミック積層基板の少なくとも一つの面上にリソ
グラフィ技術により形成された少なくとも一層の薄膜配
線層とを有している。

【００１１】前記プローブ電極がバンプ電極であっても
よい。

【００１２】前記プローブ電極と前記薄膜配線層との間
において、前記プローブ電極を前記薄膜配線層に電気的
に接続するための導電性ゴムを備えていてもよい。

【００１３】前記プローブ電極が剛性リングに張力を持
った状態で張られた薄膜上に形成されていてもよい。

【００１４】前記プローブ電極は前記薄膜配線層の少な
くとも一部から形成されていてもよい。

【００１５】前記セラミック積層基板の前記少なくとも
一つ面は、研磨加工により平坦化されていることが好ま
しい。

【００１６】前記セラミック積層基板は、前記基板を貫
通するスルーホール配線を有しており、前記プローブ電
極は前記スルーホール配線を介して外部回路と接続され
ていてもよい。

【００１７】本発明のセラミック積層基板は、セラミッ
ク積層基板と、前記セラミック積層基板の少なくとも一
つの面上にリソグラフィ技術により形成された少なくと
も一層の薄膜配線層とを有している。

【００１８】本発明のセラミック多層配線基板の製造方
法は、セラミック積層基板を形成する工程と、前記セラ
ミック積層基板の少なくとも一つの面上にリソグラフィ
技術により少なくとも一層の薄膜配線層を形成する工程
とを包含している。

【００１９】前記薄膜配線層を形成する前において、前
記セラミック積層基板の前記少なくとも一つの面を研磨
により平坦化することが好ましい。

【００２０】本発明のプローブカードの製造方法は、二
次元的に配列された複数のプローブ電極と、前記複数の
プローブ電極に電気的に接続された多層配線基板とを備
えたウェハ一括型測定検査用のプローブカードの製造方
法であって、セラミック積層基板を形成する工程と、前
記セラミック積層基板の少なくとも一つの面上にリソグ
ラフィ技術により少なくとも一層の薄膜配線層を形成
し、それによって前記多層配線基板を形成する工程と、
前記プローブ電極として機能する複数のバンプ電極を前
記薄膜配線層に電気的に接触するように配置する工程と
を包含する。

【００２１】前記薄膜配線層を形成する前において、前
記セラミック積層基板の前記少なくとも一つの面を研磨
により平坦化することが好ましい。

【００２２】

【発明の実施の形態】図１には、ウェハ上の多数のパッ
ド電極に対してプローブ電極を一括的にコンタクトでき
る本発明のプローブカード１が示されている。測定・検
査の対象となる素子・回路が形成されたウェハ（例えば
直径２００ｍｍのシリコンウェハ）２は、チップ状に分
割されることなく、そのままの状態でウェハトレイ３上
に載置される。測定・検査に際して、ウェハ２はプロー
ブカード１とウェハトレイ３との間に挟まれる。プロー
ブカード１とウェハトレイ３との間にできる僅かな空間
は、シールリング４によって大気からシールされる。そ
の空間を真空バルブ５を介して減圧する（例えば大気圧
に比べて２００ミリトール程度減圧する）ことにより、
プローブカード１は大気圧の力をかりて均等にウェハ２
を押圧する。その結果、プローブカード１のプローブ電
極は、広いウェハ２の全面にわたって均等な力でウェハ
２上のパッド電極を押圧することができる。プローブカ
ード１上の多数のプローブ電極がウェハ２上の所定のパ
ッド電極と確実に接触するためには、接触の前に、プロ
ーブカード１とウェハ２との間のアライメントを高精度
で実行する必要がある。

【００２３】このようなウェハ一括型の測定・検査技術
によれば、ウェハ２の全面に形成された数千から数万個
以上の多数のパッド電極に対して、プローブカード１に
形成した多数のプローブ電極を同時にしかも確実にコン
タクトさせることができる。

【００２４】図２は、本発明によるプローブカード２０
等の断面構成例を示している。

【００２５】このプローブカード２０は、測定・検査装
置に電気的に接続されることになる多層配線基板２１
と、バンプ付きポリイミド薄膜２２と、これらの間に設
けられた局在型異方導電性ゴム２３とを少なくとも備え
ている。局在型異方導電性ゴム２３は、多層配線基板２
１上に形成された薄膜配線層２９とバンプ付きポリイミ
ド薄膜２２のバンプ２２ｂとを電気的に接続する弾性部
材である。図２では、上記３つの部材２１〜２３が縦方
向に分離された状態が示されているが、これらの部材２
１〜２３を密着固定することにより、一枚のプローブカ
ード２０が形成される。

【００２６】多層配線基板２１中の多層配線２１ｂおよ
びスルーホール配線２１ｃは、面内に二次元的に配列さ
れる多数のバンプ（プローブ電極）２２ｂをプローブカ
ード２０の周辺領域に設けられた不図示の接続電極やコ
ネクタにに電気的に接続し、外部の検査装置や検査回路
とプローブ電極２２ｂとの電気的接続を可能にするもの
である。なお、多層配線基板２１についての詳細は後述
する。

【００２７】バンプ付きポリイミド薄膜２２は、たとえ
ば次のようにして得られる。まず、厚さ１８μｍ程度の
ポリイミド薄膜２２ａと厚さ３５μｍ程度の銅薄膜とが
二層になった基材に多数の開口部（内径２０〜３０μｍ
程度）を設ける。電解メッキなどの方法を用いて各開口
部をＮｉ等の金属材料で埋め込み、バンプ２２ｂを形成
する。ポリイミド薄膜２２ａから銅薄膜の不要部分をエ
ッチングで除去すれば、図示されるようなバンプ付きポ
リイミド薄膜２２が得られる。バンプ２２ｂの高さは、
一例としては、約２０μｍ程度である。バンプの横方向
サイズは、４０μｍ程度である。ポリイミド薄膜２２ａ
のどの位置にバンプ２２ｂを形成するかは、測定対象の
ウェハ２５のどの位置にパッド電極２６が形成されてい
るかに依存して決定される。

【００２８】局在型異方導電性ゴム２３は、シリコーン
製ゴムのシート（厚さ２００μｍ程度）２３ａ内の特定
箇所に導電性粒子２３ｂが配置されており、その箇所で
導通方向（膜厚方向）に鎖状につなげたものである。多
層配線基板２１とバンプ２２ｂとの間に、弾力性を持っ
たゴムを介在させることにより、ウェハ２５上の段差や
ウェハ２５のそりの影響を受けることなく、プローブカ
ード２０のバンプ２２ｂとウェハ２５上の電極２６との
間のコンタクトを確実に実現することができる。

【００２９】このようなプローブカード２０をバーンイ
ン検査に使用する場合、ポリイミド薄膜２２ａの熱膨張
係数（約１６×１０^-6／℃）とウェハ２５の熱膨張係数
（約３×１０^-6／℃）とが異なるため、バーンインのた
めの加熱時に、ポリイミド薄膜２２ａ上のバンプ２２ｂ
の位置がウェハ２５上のパッド電極２６の位置に対して
横方向にずれてしまう。この位置ズレは、ウェハ２５の
中央部よりも周辺部で大きくなり、ウェハ２５とプロー
ブカード２０との間で正常な電気的コンタクトがとれな
くなる。このような問題を解決するには、特開平７−２
３１０１９号公報に開示されているように、熱膨張係数
がシリコンウェハに近いセラミックリングなどの剛性リ
ング（不図示）にポリイミド薄膜２２ａを張りつけ、そ
のポリイミド薄膜２２ａにあらかじめ張力を与えておく
ことが有効である。この場合、ポリイミド薄膜２２ａを
剛性リングに張りつけてから、バンプ２２ｂを形成する
方がよい。バンプ２２ｂの位置がずれにくいからであ
る。

【００３０】ウェハ２５は、ウェハトレイ２８に配置さ
れる。ウェハ２５を搭載したウェハトレイ２８がプロー
ブカード２０に対して適切な位置に配置された後、プロ
ーブカード２０とウェハトレイ２８との間隔が縮小され
る。その結果、ウェハ２５上のパッド電極２６とプロー
ブカード２０のバンプ２２ｂとが物理的にコンタクトす
る。前述のように、プローブカード２０とウェハトレイ
２８との間のシールされた空間を減圧することにより、
各バンプ２２ｂがほぼ均等な力をもってウェハ２５上の
パッド電極２６を押圧することになる。その後、不図示
の駆動回路や検査回路からの電気信号および電源電圧
が、プローブカード２０のバンプ２２を介してウェハ２
５上のパッド電極２６に供給される。バーンイン検査の
場合、プローブカード２０、ウェハ２５およびウェハト
レイ２８は、図３に示されるような状態で、一体的にバ
ーンイン装置に挿入され、加熱される。

【００３１】検査・測定の間、および、その前後におい
て、プローブカード２０、ウェハ２５およびウェハトレ
イ２８は、図３に示されるような状態に維持される。前
述の密閉空間が減圧状態にあるウェハトレイ２８は、プ
ローブカード２０から離脱することなく、これらの部材
は一体的にウェハを狭持している。

【００３２】ウェハ一括型の検査・測定が終了すると、
プローブカード２０とトレイ２８との間にできた密閉空
間の圧力を上昇させ、大気圧程度に回復させる。その
後、トレイ２８はプローブカード２０から分離され、中
からウェハ２５が取り出される。

【００３３】次に、本実施形態におけるプローブカード
２０の特徴部分を詳細に説明する。

【００３４】本プローブカード２０の特徴は、第１に、
多層配線基板２１の主要部にセラミック積層基板２１ａ
を採用していることにある。その結果、多層配線２１ｂ
間に位置する絶縁層の厚さが１００μｍ程度またはそれ
以上に設定され得る。従来のポリイミド薄膜などを用い
た場合の層間絶縁膜の厚さ（５〜１０μｍ）に比較し
て、厚さが１０倍以上に増加している。このため、多層
配線間の容量結合の程度は小さく、高周波特性に優れた
多層配線基板が得られる。

【００３５】プローブカード２０の第２の特徴は、多層
配線基板２１の最上層配線（薄膜配線層）２９を、ＬＳ
Ｉ製造に用いる薄膜堆積工程およびリソグラフィ工程な
どの薄膜プロセスによって形成している点にある。ここ
で薄膜プロセスを用いる理由を以下に説明する。

【００３６】一般に、セラミック積層基板は、その製造
過程において焼結工程を経て大きく収縮する。この収縮
の程度を正確に予測し、制御するのは困難である。特
に、ウェハ一括型の測定・検査用プローブカードでは、
用いる多層配線基板の面積がウェハ面積よりも大きい。
このため、セラミック積層基板をプローブカードの基材
として用いると、プローブカードの周辺部分において基
板の収縮が顕著に表れる。このような収縮が生じると、
セラミック積層基板上の配線電極（例えばバンプとコン
タクトすべき電極やビア）の位置が所定位置（設計位
置）から予測できない程度に大きくずれてしまう。その
ような位置ズレが生じてしまうと、バンプ付きポリイミ
ド薄膜２２をセラミック積層基板上に配置したとき、バ
ンプ２２ｂと、これにコンタクトすべき電極との間に大
きな位置ズレが生じることとなり、バンプ２２ｂと多層
配線基板との間で電気的コンタクトをとることが不可能
になる。

【００３７】このような位置ズレを充分に吸収するマー
ジンを持った大きなコンタクト用バッド電極をセラミッ
ク多層配線基板に形成することは通常できない。なぜな
ら、バンプ２２ｂは通常２００μｍ以下のピッチで配列
されるため、コンタクト用バッド電極のサイズは、必然
的にこのピッチよりも充分に小さくしなければならない
からである。今後、隣接するバンプ２２ｂの間隔は更に
縮小する傾向にある。従って、多層配線基板２１上に設
けるバンプコンタクト用パッド電極は、それに応じて更
に小さくする必要がある。しかしながら、セラミック積
層基板２１ａの収縮のばらつきは、バンプコンタクト用
パッド電極のサイズには収まりきらない。このため、セ
ラミック積層基板をそのままの状態でウェハ一括型測定
・検査用プローブカードに用いることはできない。

【００３８】そこで、本発明では、焼結工程を経て収縮
の終わったセラミック積層基板２１ａの上に、薄膜プロ
セスよってバンプコンタクト用の薄膜配線層２９を形成
している。この薄膜プロセスは、ＬＳＩ製造に使用され
るものであり、微細な配線パターンを高い精度で所定の
位置に形成できる。形成したバンプコンタクト用配線層
２９は、高精度に位置制御を行えないセラミック積層基
板２１ａの小さな電気的接続ポイントとバンプ２２ｂと
の間で、安定した電気的接続を確保する中間層として機
能する。

【００３９】図４は、リソグラフィ技術により形成され
る薄膜配線層のパターンの一例を示す。図示される各薄
膜配線パターン４０は、バンプ４１とセラミック積層基
板に設けられたバンプコンタクト用電極４２とを電気的
に接続するようにセラミック積層基板上に形成されてい
る。このレイアウトでは、バンプ４２の配列ピッチＰを
２００μｍ、バンプコンタクト用電極４０の正方形部分
の辺の長さＬを３００μｍに設定している。なお、ここ
で「バンプコンタクト用電極４２」と称する部分は、図
２において、セラミック基板２１ａ表面のビアに対応し
ている。

【００４０】薄膜配線パターン４０は、前述のようにリ
ソグラフィ技術によって形成されるため、図４のレイア
ウトに従って高い精度で所定位置に形成される。これに
対して、セラミック積層基板に設けられたバンプコンタ
クト用電極４２の位置は、例えば、図４の点線で模式的
に示す位置に大きくずれている可能性がある。しかし、
薄膜配線パターン４０は、位置ズレを起こしたバンプコ
ンタクト用電極４２とも確実にコンタクトできる。ま
た、薄膜配線パターン４０は高い精度で形成されている
ため、そのコンタクト部分にバンプ４１を当てることは
容易である。こうして、バンプ４１は、薄膜配線パター
ン４０を介することによって基板側のコンタクト用電極
４２に確実に接続されることになる。

【００４１】以下に、図５（ａ）から（ｄ）を参照しな
がら、本実施形態にかかるセラミック多層配線基板の製
造方法を説明する。

【００４２】まず、図５（ａ）に示すように、各々の厚
さが、例えば数１００μｍから２００μｍ程度の４枚の
グリーンシート５０ａ、５０ｂ、５０ｃおよび５０ｄを
用意する。一枚のグリーンシートの厚さが比較的に薄い
場合には、複数のダミー層（配線が形成されてないビア
のみを有するグリーンシート）を重ね、他のグリーンシ
ート間に介在させ、それによって上下配線間の間隔を所
望の大きさに設定しても良い。これらのグリーンシート
５０ａ〜５０ｄの所定箇所にビアホールを設け、各グリ
ーンシート５０ａ〜５０ｄの片面（または両面）にスパ
ッタ等の方法で配線層５１を形成する。配線層５１の材
料としては、タングステン（Ｗ）やモリブデン（Ｍｏ）
等が好ましい。また、ビアホール内にはビアホール配線
５２を形成する。なお、配線層５１は、図２の多層配線
２１ｂを構成することになる。

【００４３】次に、グリーンシート５０ａ〜５０ｄを重
ね合わせ、これらを加圧しながら加熱する（焼結工
程）。焼結温度は例えば１５００℃〜１６００℃、時間
は仮焼と本焼とを併せて約２４時間とする。グリーンシ
ート５０ａ〜５０ｄを重ね合わせる結果、各層（各レベ
ル）の配線層５１は、他のレベルの配線層５１とビアホ
ール配線５２を介して接続されることになる。なお、重
ね合わせるグリーンシートの層数やそれぞれのシート厚
さは、上記したものに限定されないことは言うまでもな
い。

【００４４】こうして、図５（ｂ）に示すような、複数
の配線層を内部に含むセラミック積層基板２１ａを形成
できる。得られたセラミック積層基板２１ａの表裏面に
は、多数のビア（ビアホール配線５２）の端部が露出し
ている。基板表面のビアと薄膜配線層とは、図４を参照
しながら説明したようにして、電気的に接続される。図
５（ｂ）では示されていないが、現実のセラミック積層
基板２１ａは焼結工程によって横方向および縦方向に大
きく収縮している。このためビアホールの位置やビアホ
ール間の距離はグリーンシート上の位置や距離から大き
く変化している。

【００４５】ここでセラミック積層基板２１ａの表面の
平坦度を向上させたい場合は、化学的機械的研磨法（Ｃ
ＭＰ法）等によってセラミック積層基板２１ａの表面を
研磨する。大面積ウェハ上の多数の電極にプローブカー
ドのプローブ電極を確実にコンタクトさせるためには、
セラミック積層基板２１ａの平坦度は高ければ高いほど
良い。セラミックの材料としては、Ｓｉの熱膨張係数に
近い材料、例えば、ムライト（Mullite）系、ＳｉＮ、
ＳｉＣ、およびアルミナなどが好ましい。

【００４６】次に、図５（ｃ）に示すように、セラミッ
ク積層基板の表面にスパッタ法等の薄膜堆積法を用いて
導電性薄膜５３を堆積する。導電性薄膜５３の材料とし
ては、銅やアルミニウムが好適である。導電性薄膜５３
の好ましい厚さは、約１〜１０μｍ程度である。

【００４７】最後に、リソグラフィ技術を用いて、この
導電性薄膜５３を所望の形状にパターニングし、それに
よって、例えば図４に示すような平面レイアウトを有す
る薄膜配線層を形成する。より詳細には、導電性薄膜５
３上にフォトレジスト層を形成する工程、フォトマスク
を用いた露光工程および現像工程を経て、レジストパタ
ーン５４を導電性薄膜５３の上に形成する（図５
（ｃ））。レジストパターン５４は、これから形成する
薄膜配線層２９のパターンを規定する。この例では、こ
れらの工程をフォトリソグラフィ技術によって実行した
が、将来的にはＸ線や電子線を用いた他のリソグラフィ
技術を用いても良い。

【００４８】この後、導電性薄膜５３のうちレジストパ
ターン５４に覆われていない部分をドライエッチング等
のエッチング工程で除去する。こうして、図５（ｄ）に
示すようなセラミック多層配線基板２１を形成できる。

【００４９】上記導電性薄膜５３のパターニングに際し
ては、リソグラフィ工程の段階で、セラミック積層基板
２１ａの表面に露出するビアホール配線５２と、形成す
べき薄膜配線層２９とが正確に重なり合うようにアライ
メントが行われる。前述したように、このとき、薄膜配
線層２９がバンプとビアとの間の位置ずれを吸収するバ
ンプコンタクト用パッドとして充分に機能する。

【００５０】薄膜配線層２９を形成した後、セラミック
積層基板２１ａの表面を保護膜（不図示）で覆っても良
い。その場合、薄膜配線層２９のうちバンプに接続され
る部分が露出状態になるよう保護膜のパターニングが行
われる。

【００５１】図６は、薄膜配線層レベル６１のパターン
と、セラミック積層基板の表面レベル６２のパターンお
よびその下のレベルの配線パターン６３を模式的に示す
斜視図である。上記実施形態では、セラミック基板の表
面レベル６２は、ビアホール配線を有するグリーンシー
トから構成されているが、このレベル６２自体は薄膜プ
ロセスで形成しても良い。その場合、レベル６１とレベ
ル６３との間の層間絶縁膜の厚さがグリーンシートの厚
さに比較して薄くなるが、高周波特性にそれほど悪影響
を与えない場合は問題ない。

【００５２】なお、上述の薄膜プロセスによって形成す
る薄膜配線層の層数（レベル数）は一つに限定されな
い。薄膜堆積技術を用いて形成した層間絶縁膜を介して
二層以上の薄膜配線層２９を形成しても良い。また、セ
ラミック積層基板２１ａの裏面に他の薄膜配線層を形成
しても良い。

【００５３】このように、本実施形態のプローブカード
によれば、セラミック多層配線基板を利用しているた
め、プローブカードのバンプが形成されていない側の
面、すなちわ裏面を有効に利用することが容易になる。
これは、セラミック多層配線基板によれば、基板を貫通
するスルーホール配線の形成が容易なためである。プロ
ーブカードの裏面には、検査対象となる回路素子を駆動
するためのドライバＩＣを搭載することも可能である。
また、バーンイン装置などの検査装置や測定装置にプロ
ーブカードを接続する場合、プローブカードの裏面にコ
ネクタ等の電気的接続手段を配置しておけば、電気的接
続が容易になる。また、ウェハ上の回路に対して外部の
装置から電気信号を最短距離で送ることができるので、
信号波形のなまりやオーバーシュートなどの問題が回避
でき、高周波特性も更に向上する。このようにセラミッ
ク積層基板をプローブカードに採用することは、種々の
効果を生み出してくれる。

【００５４】図２に示す実施形態では、局在型異方導電
性ゴム２３を用いて、セラミック積層基板上の薄膜配線
層とバンプとを電気的に接続しているが、局在型異方導
電性ゴム２３を用いることなく、直接に、薄膜配線層と
バンプとを接触させても良い。また、逆に、測定対象の
ウェハ上にバンプを形成しておけば、プローブカードの
側にバンプを形成する必要もなくなる。その場合は、プ
ローブカードの局在型異方導電性ゴム２３の先端部分
を、ウェハ上のバンプに押圧するようにすれば、ウェハ
一括型測定・検査が実行できる。また、局在型異方導電
性ゴム２３を用いることなく、多層配線基板の薄膜配線
層を直接にウェハ上のバンプにコンタクトさせても良
い。

【００５５】なお、上記セラミック積層基板は、ウェハ
一括型測定検査用プローブカードのための多層配線基板
以外にも使用可能である。例えば、マルチチップモジュ
ール（ＭＣＭ）用の基板に使用することができる。

【００５６】

【発明の効果】本発明のプローブカードによれば、二次
元的に配列された複数のプローブ電極に電気的に接続さ
れる多層配線基板をセラミック積層基板から形成すると
ともに、そのセラミック積層基板上にリソグラフィ技術
によって薄膜配線層を形成しているため、多層配線の高
周波特性が著しく改善されるとともに、微細なピッチで
配列されたプローブ電極と多層配線との電気的接続を確
実に行える。

【００５７】プローブ電極がバンプ電極である場合、ウ
ェハ上の電極に対してプローブ電極を確実にコンタクト
させることが容易になる。また、ウェハ上にバンプ電極
を形成する必要が無くなる。

【００５８】プローブ電極と多層配線基板との間におい
て、プローブ電極を多層配線基板上の配線に電気的に接
続するための導電性ゴムを備えていると、導電性ゴムの
もつ弾力性によって、ウェハ上の段差の違いが吸収さ
れ、ウェハの全面にわたって確実なコンタクトが達成さ
れる。

【００５９】プローブ電極が剛性リングに張力を持った
状態で張られた薄膜上に形成されていてると、バーンイ
ン等の常温よりも高い状態での測定検査的において、ウ
ェハや薄膜の熱膨張係数差の影響によるバンプ位置ズレ
が防止される。その結果、常温と異なる温度でも、プロ
ーブカードとウェハと間で確実なコンタクトを達成でき
る。

【００６０】プローブ電極は多層配線基板上の配線層の
一部から形成されていてもよい。ウェハ側にバンプ電極
が形成されている場合は、プローブカード側にバンプ電
極を設ける必要性は低く、多層配線基板上の電極をその
ままプローブ電極として用いて構造を簡単化することが
できる。

【００６１】セラミック積層基板の少なくとも一つ面を
研磨加工により平坦化すれば、検査対象ウェハの表面と
の間隔を面内でほぼ一定に保つことができ、プローブ電
極とウェハ上電極とのコンタクトを確実にとることが可
能になる。

【００６２】前記セラミック積層基板において、前記プ
ローブ電極がスルーホール配線を介して外部回路と接続
されるようになっていると、多数のプローブ電極と外部
回路との接続が容易になる。

【００６３】本発明のセラミック多層配線基板によれ
ば、セラミック積層基板の少なくとも一つの面上にリソ
グラフィ技術により形成された少なくとも一層の薄膜配
線層を有しているので、セラミック基板の収縮に起因す
る位置ズレの問題がなく、各種の電子素子と多層配線と
の接続が高い精度で可能になる。狭いピッチで配列され
た電極を持つ電子素子を搭載するのに適し、しかも高周
波特性に優れた多層配線基板が提供される。

【００６４】本発明のセラミック多層配線基板の製造方
法によれば、セラミック積層基板を形成する工程と、セ
ラミック積層基板の少なくとも一つの面上にリソグラフ
ィ技術により少なくとも一層の薄膜配線層を形成する工
程とを包含していることにより、セラミック積層基板が
製造工程中に収縮しても、リソグラフィ技術で精度良く
形成した薄膜配線層が収縮に起因する位置ズレの問題を
解消する。

【００６５】薄膜配線層を形成する前において、セラミ
ック積層基板の少なくとも一つの面を研磨により平坦化
しておくと、セラミック積層基板上に素子を配置する場
合、素子と薄膜配線層とのコンタクトをとりやすくな
る。

【００６６】本発明のプローブカードの製造方法によれ
ば、セラミック積層基板を形成する工程と、セラミック
積層基板の少なくとも一つの面上にリソグラフィ技術に
より少なくとも一層の薄膜配線層を形成し、それによっ
て多層配線基板を形成する工程と、プローブ電極として
機能する複数のバンプ電極を薄膜配線層に電気的に接触
するように配置する工程とを包含することによって、高
周波特性に優れたプローブカードが提供される。

【図面の簡単な説明】

【図１】ウェハ一括型の測定・検査技術を説明するため
の斜視図。

【図２】本発明のプローブカード等を示す断面図。

【図３】測定時におけるプローブカード、ウェハおよび
ウェハトレイの関係を示す断面図。

【図４】薄膜配線パターンの一例を示す平面レイアウト
図。

【図５】（ａ）から（ｄ）は、本発明の実施形態におけ
るセラミック積層基板の製造工程断面図。

【図６】本発明の実施形態における多層配線基板の斜視
図。

【符号の説明】

１プローブカード２ウェハ（例えば直径２００ｍｍのシリコンウェ
ハ）３ウェハトレイ４シールリング５真空バルブ２０プローブカード２１多層配線基板２１ａセラミック積層基板２１ｂ多層配線２１ｃスルーホール配線２２バンプ付きポリイミド薄膜２２ｂバンプ２３局在型異方導電性ゴム２５ウェハ２６ウェハ上のパッド電極２８ウェハトレイ２９薄膜配線層４０薄膜配線パターン４１バンプ４２バンプコンタクト用電極（ビア）５０ａグリーンシート５０ｂグリーンシート５０ｃグリーンシート５０ｄグリーンシート５１配線層５２ビアホール配線５３導電性薄膜５４レジストパターン

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１４年８月２日（２００２．８．２）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項８】二次元的に配列された複数のプローブ電
極と、前記複数のプローブ電極に電気的に接続された多
層配線基板とを備えたウェハ一括型測定検査用のプロー
ブカードの製造方法であって、セラミック積層基板を形成する第１工程と、前記セラミック積層基板を焼結処理する第２工程と、前記セラミック積層基板の少なくとも一つの面上に少な
くとも一層の薄膜配線層を形成して前記多層配線基板を
形成する第３工程と、前記プローブ電極として機能する複数のバンプ電極を前
記薄膜配線層に電気的に接触するように配置する第４工
程とを備え、前記第３工程では、前記薄膜配線層は、前記焼結処理さ
れたセラミック積層基板の表面に端部が露出したビアホ
ールと接続する第１領域と、前記プローブ電極と接続す
る第２領域とを有し、前記第１領域を、前記セラミック積層基板の表面に端部
が露出したビアホールが前記焼結処理で発生するセラミ
ック積層基板の収縮によって位置ずれを発生しても、プ
ローブ電極と確実に接続するように形成し、前記第１工程では、隣接する２つの前記薄膜配線層にお
ける、前記第１領域間の間隔を前記第２領域間の間隔よ
りも広く形成することを特徴とするプローブカードの製
造方法。

【請求項９】前記薄膜配線層を形成する前において、
前記セラミック積層基板の少なくとも一つの面を研磨に
より平坦化することを特徴とする請求項８記載のプロー
ブカードの製造方法。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１０

【補正方法】変更

【補正内容】

【００１０】

【課題を解決するための手段】本発明のプローブカード
は、二次元的に配列された複数のプローブ電極と、前記
複数のプローブ電極に電気的に接続された多層配線基板
とを備えたウェハ一括型測定検査用のプローブカードで
あって、前記多層配線基板は、焼結処理されたセラミッ
ク積層基板と、前記焼結処理されたセラミック積層基板
の少なくとも一つの面上に形成された少なくとも一層の
薄膜配線層とを備え、前記薄膜配線層は、前記焼結処理
されたセラミック積層基板の表面に端部が露出したビア
ホールと接続する第１領域と、前記プローブ電極と接続
する第２領域とを有し、前記第１領域は、前記焼結処理
によってセラミック積層基板が収縮することで前記ビア
ホールに位置ずれを発生しても、前記ビアホールと確実
に接続するように形成されており、隣接する２つの前記
薄膜配線層における、前記第１領域間の間隔が前記第２
領域間の間隔よりも広く形成されていることを特徴とす
る。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００１７

【補正方法】削除

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００１８

【補正方法】削除

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００１９

【補正方法】削除

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００２０

【補正方法】変更

【補正内容】

【００２０】本発明のプローブカードの製造方法は、二
次元的に配列された複数のプローブ電極と、前記複数の
プローブ電極に電気的に接続された多層配線基板とを備
えたウェハ一括型測定検査用のプローブカードの製造方
法であって、セラミック積層基板を形成する第１工程
と、前記セラミック積層基板を焼結処理する第２工程
と、前記セラミック積層基板の少なくとも一つの面上に
少なくとも一層の薄膜配線層を形成して前記多層配線基
板を形成する第３工程と、前記プローブ電極として機能
する複数のバンプ電極を前記薄膜配線層に電気的に接触
するように配置する第４工程とを備え、前記第３工程で
は、前記薄膜配線層は、前記焼結処理されたセラミック
積層基板の表面に端部が露出したビアホールと接続する
第１領域と、前記プローブ電極と接続する第２領域とを
有し、前記第１領域を、前記セラミック積層基板の表面
に端部が露出したビアホールが前記焼結処理で発生する
セラミック積層基板の収縮によって位置ずれを発生して
も、プローブ電極と確実に接続するように形成し、前記
第１工程では、隣接する２つの前記薄膜配線層におけ
る、前記第１領域間の間隔を前記第２領域間の間隔より
も広く形成することを特徴とする。

Claims

【特許請求の範囲】

【請求項１】二次元的に配列された複数のプローブ電
極と、前記複数のプローブ電極に電気的に接続された多
層配線基板とを備えたウェハ一括型測定検査用のプロー
ブカードであって、前記多層配線基板は、セラミック積層基板と、前記セラ
ミック積層基板の少なくとも一つの面上にリソグラフィ
技術により形成された少なくとも一層の薄膜配線層とを
有していることを特徴とするプローブカード。
【請求項２】前記プローブ電極がバンプ電極であるこ
とを特徴とする請求項１記載のプローブカード。
【請求項３】前記プローブ電極と前記薄膜配線層との
間において、前記プローブ電極を前記薄膜配線層に電気
的に接続するための導電性ゴムを備えていることを特徴
とする請求項２記載のプローブカード。
【請求項４】前記プローブ電極が剛性リングに張力を
持った状態で張られた薄膜上に形成されていることを特
徴とする請求項２記載のプローブカード。
【請求項５】前記プローブ電極は前記薄膜配線層の少
なくとも一部から形成されていることを特徴とする請求
項１記載のプローブカード。
【請求項６】前記セラミック積層基板の前記少なくと
も一つ面は、研磨加工により平坦化されていることを特
徴とする請求項１記載のプローブカード。
【請求項７】前記セラミック積層基板は、前記基板を
貫通するスルーホール配線を有しており、前記プローブ電極は前記スルーホール配線を介して外部
回路と接続されることを特徴とする請求項１記載のプロ
ーブカード。
【請求項８】二次元的に配列された複数のプローブ電
極と、前記複数のプローブ電極に電気的に接続された多
層配線基板とを備えたウェハ一括型測定検査用のプロー
ブカードの製造方法であって、セラミック積層基板を形成する工程と、前記セラミック積層基板の少なくとも一つの面上にリソ
グラフィ技術により少なくとも一層の薄膜配線層を形成
し、それによって前記多層配線基板を形成する工程と、前記プローブ電極として機能する複数のバンプ電極を前
記薄膜配線層に電気的に接触するように配置する工程
と、を包含することを特徴とするプローブカードの製造
方法。
【請求項９】前記薄膜配線層を形成する前において、
前記セラミック積層基板の前記少なくとも一つの面を研
磨により平坦化することを特徴とする請求項８記載のウ
ェハ一括型測定検査用のプローブカードの製造方法。