JP2021071472A

JP2021071472A - プローブカード装置

Info

Publication number: JP2021071472A
Application number: JP2020072609A
Authority: JP
Inventors: 邱丕良; Pi Liang Qiu
Original assignee: Princo Corp
Current assignee: Princo Corp
Priority date: 2019-10-30
Filing date: 2020-04-15
Publication date: 2021-05-06
Also published as: US20210132116A1; CN112748268A; KR20210053151A; TW202117335A; TWI728531B; EP3816638A1; KR102382996B1

Abstract

【課題】プローブを高密度に実装可能なプローブカード装置を提供する。【解決手段】プローブカード装置１０は、互いに対向する第１の表面Ａと第２の表面Ｂを有する薄膜基板２０２、前記薄膜基板の前記第２の表面上に設けられ、前記薄膜基板に電気的に連結された第１の回路板２０４、及び前記薄膜基板の前記第１の表面上に設けられた複数のプローブ２００２であって、当該プローブは変形能力を備えていない。【選択図】図１

Description

本発明は、試験領域に関し、より具体的には、プローブカード装置に関する。

半導体ウエハの試験時には、試験対象のウエハ上の様々な検測接点間に高低差がある。したがって、従来のプローブを設計する際には、プローブ本体の適合性と最大限許容可能な変位量に注意する必要がある。このため、従来のプローブでは、接点に接触し得る能力を備えているかということだけではなく、試験対象のウエハ上の様々な検測接点間の高低差に対応する弾性、すなわち、変形能力を備えているか否かを検討する必要がある。

従来のプローブカード装置では、機械的に又はマイクロエレクトロメカニクスを用いて、変形力を有するプローブが製作された後、プローブは、１つずつニードルベースに挿入又は溶接される。そのため、プローブカード装置は、一体成形されておらず、結果的に製造コストが高くなる。

しかしながら、現在の半導体製造プロセスの微細化傾向に伴い、試験対象のウエハ上の検測接点がますます増えており、検測接点間の間隔もますます狭くなっている。従来のプローブは一体成形できないため、プローブ間の間隔をさらに縮めることはできず、試験対象のウエハ上の検測接点間の間隔を十分に狭めることができない。

そのため、従来のプローブカード装置では、生産コストが高かったり、用途が限られていたりするなどの問題が発生していた。

この点を踏まえて、本発明は、上記の従来のプローブカードが直面する問題を解決するためのプローブカード装置を提供する。

一実施形態によると、本発明は、互いに対向する第１の表面と第２の表面を有する薄膜基板、薄膜基板の第２の表面上に設けられ、薄膜基板に電気的に連結された第１の回路板、及び薄膜基板の第１の表面上に設けられた複数のプローブであって、プローブが変形能力を備えていない複数のプローブを含むプローブカード装置を提供する。

一実施形態では、第１の回路板と、薄膜基板の第２の表面との間に間隙がない。

一実施形態では、本発明のプローブカード装置は、薄膜基板の第２の表面と第１の回路板との間に設けられた充填材料層をさらに含む。

一実施形態では、本発明のプローブカード装置は、薄膜基板と第１の回路板との間に設けられた剛性材料層をさらに含み、当該剛性材料層は、薄膜基板と第１の回路板とを電気的に絶縁している。

一実施形態では、本発明のプローブカード装置は、薄膜基板に電気的に連結されていない第１の回路板の表面に電気的に連結された第２の回路板をさらに備えている。

一実施形態では、薄膜基板は、ポリイミド材料を含む。

一実施形態では、第１の回路板は、セラミック、シリコン、又はガラス材料を含む。

一実施形態では、本発明のプローブカード装置は、第１の回路板に電気的に連結されていない第２の回路板の表面に電気的に連結された第３の回路板をさらに備えている。

一実施形態では、本発明のプローブカード装置は、第１の回路板と第２の回路板との間に設けられた充填材料層をさらに含む。

一実施形態では、本発明のプローブカード装置は、第３の回路板と第２の回路板との間に設けられた充填材料層をさらに含む。

本発明のプローブカード装置は、一体成形されたプローブの複数の実施形態を提供する。成形されたプローブは、従来のプローブのピンニードルベース機能を備え、さらに、プローブカード装置の複数のプローブの下方に位置する複数の有機誘電体材質膜層が、試験対象のウエハ接点の高低差に対応するときに各プローブが必要とする適合性又は緩衝能力をもたらす。これにより、プローブカード装置の製造コストが減少し、プローブ間の距離が狭くなる。試験対象のウエハを製作する半導体製造プロセスの微細化傾向に応えて、プローブのニードルベースの数とプローブ間の距離が適切なプローブカード装置が提供される。

本発明の第１の実施形態に係る、プローブカード装置を示す断面図である。図１のプローブカード装置における薄膜基板及びプローブの配置を示す断面図である。本発明の第２の実施形態に係る、プローブカード装置を示す断面図である。図３のプローブカード装置における薄膜基板及びプローブの配置を示す断面図である。本発明の第３の実施形態に係る、プローブカード装置を示す断面図である。本発明の第４の実施形態に係る、プローブカード装置を示す断面図である。

以下では、図１から図６に関連して、本発明の複数の実施形態に係るプローブカード装置の実装形態を説明する。

図１を参照すると、本発明の第１の実施形態に係るプローブカード装置１０の断面図が示されている。プローブカード装置１０は、薄膜基板（ｔｈｉｎｆｉｌｍｓｕｂｓｔｒａｔｅ）２０２、第１の回路板２０４、充填材料層２０８、及び複数のプローブ２００２を備えている。薄膜基板２０２は、互いに対向する第１の表面Ａ及び第２の表面Ｂを備えている。第１の回路板２０４は、薄膜基板２０２の第２の表面Ｂに設けられ、薄膜基板２０２に電気的に連結されている。幾つかのプローブ２００２は、あらかじめ設定された間隔で、薄膜基板２０２の第１の表面Ａに設けられ、薄膜基板２０２内に部分的に埋め込まれている。プローブ２００２は、変形能力を備えていない。

図１に示すように、薄膜基板２０２は、薄膜体２０３２を備えており、複数の第１の薄膜接続点２０２０が、薄膜体２０３２内に埋め込まれ、薄膜基板の第１の表面Ａに隣接し、複数の第２の薄膜接続点２０２２が、薄膜体２０３２の第２の表面Ｂに形成され、少なくとも１つの内部金属層２０２４が、薄膜体２０３２の内部に設けられる。第１の薄膜接続点２０２０のうちの少なくとも１つは、少なくとも１つの内部金属層２０２４を通して、第２の薄膜接続点２０２２のうちの少なくとも１つに電気的に連結され、互いに隣接する２つの第１の薄膜接続点２０２０間の間隔は、互いに隣接する２つの第２の薄膜接続点２０２２間の間隔より狭い。薄膜基板２０２は、間隔が狭いプローブ２０２０を間隔が広い回路板２０４に電気的に連結するために使用される。さらに、第２の薄膜接続点２０２２の表面は、無電解ニッケル／パラジウム／金メッキ（ＥｌｅｃｔｒｏｌｅｓｓＮｉｃｋｅｌＥｌｅｃｔｒｏｌｅｓｓＰａｌｌａｄｉｕｍａｎｄＩｍｍｅｒｓｉｏｎＧｏｌｄ，ＥＮＥＰＩＧ）、無電解ニッケル／金メッキ（ＥｌｅｃｔｒｏｌｅｓｓＮｉｃｋｅｌＩｍｍｅｒｓｉｏｎＧｏｌｄ，ＥＮＩＧ）、又は水溶性プリフラックス（ＯｒｇａｎｉｃＳｏｌｄｅｒａｂｉｌｉｔｙＰｒｅｓｅｒｖａｔｉｖｅ，ＯＳＰ）を含む。

一実施形態では、第２の薄膜接続点２０２２は、ハンダボール（ｓｏｌｄｅｒｂａｌｌ）であってもよい。別の実施形態では、第２の薄膜接続点２０２２は、複合溶接体であってもよく、さらに明快に説明すると、第２の薄膜接続点２０２２は、金属材、及びその金属材を覆うスズ材を含む。

プローブ２００２の一方の端部は、それぞれ、第１の薄膜接続点２０２０のうちの少なくとも１つに電気的に連結され、プローブ２００２の他方の端部は、試験対象のウエハ（図示せず）の接点であるウエハ接点（図示せず）に電気的に接触する。

さらに、第１の回路板２０４は、回路板本体２０４６を含み、複数の第１の回路板接続点２０４０が、回路板本体２０４６の第１の表面に形成され、複数の第２の回路板接続点２０４２が、回路板本体２０４６の第２の表面に形成される。第２の薄膜接続点２０２２のうちの少なくとも１つは、第１の回路板接続点２０４０のうちの少なくとも１つに電気的に連結される。第１の回路板接続点２０４０のうちの少なくとも１つは、少なくとも１つの内部金属層２０４４を通して、第２の回路板接続点２０４２のうちの少なくとも１つに電気的に連結される。

さらに、図１に示すプローブカード装置１０では、充填材料層（ｕｎｄｅｒｆｉｌｌ）２０８が、薄膜基板２０２と回路板２０４との間に形成され、第２の薄膜接続点２０２２及び第１の回路板接続点２０４０を覆う。さらに、薄膜基板２０２は、配線機能を実現し、回路板２０４及び充填材料層２０８は、支持機能を実現する。それぞれ異なる構成要素によって配線機能及び支持機能がもたらされるため、配線機能及び支持機能を同時に強化することが可能である。

図２を参照すると、プローブカード装置における薄膜基板及びプローブの配置の断面図が示されている。薄膜基板２０２は、薄膜体２０３２、第１の薄膜接続点２０２０、プローブ２００２、少なくとも１つの内部金属層２０２４、及び第２の薄膜接続点２０２２を備えている。薄膜体２０３２は、第１の表面誘電体層２０２６、少なくとも１つの内部誘電体層２０２８、及び第２の表面誘電体層２０３０を含む。本実施形態では、薄膜基板２０２は、３層の内部金属層２０２４、及び３層の内部誘電体層２０２８を含むが、本発明はこれに限定されない。

第１の薄膜接続点２０２０は、第１の表面誘電体層２０２６内に埋め込まれており、さらにプローブ２００２は、第１の表面誘電体層２０２６内に部分的に埋め込まれており、それぞれ、第１の薄膜接続点２０２０のうちの１つに囲まれている。内部金属層２０２４は、対応する内部誘電体層２０２８内に形成され、第２の薄膜接続点２０２２は、第２の表面誘電体層２０３０内に形成される。第１の薄膜接続点２０２０、及びプローブ２００２のうちの少なくとも１つは、少なくとも１つの内部金属層２０２４を通して、第２の薄膜接続点２０２２のうちの少なくとも１つに電気的に連結される。

薄膜基板２０２の層の数は、４層から２０層であってもよい。第１の表面誘電体層２０２６、少なくとも１つの内部誘電体層２０２８、及び第２の表面誘電体層２０３０の厚さは、５マイクロメートル（ｍｉｃｒｏｍｅｔｅｒ；μｍ）から２０マイクロメートルであり、その材料は、ポリイミド（ｐｏｌｙｉｍｉｄｅ）などの有機誘電体材料であってもよい。第１の薄膜接続点２０２０の高さ、少なくとも１つの内部金属層２０２４の厚さ、及び第２の薄膜接続点２０２２の高さは、１マイクロメートルから１０マイクロメートルであり、少なくとも１つの内部金属層２０２４の線幅は、２マイクロメートルから１００マイクロメートルである。具体的には、少なくとも１つの内部金属層２０２４は、全面が金属層の形態であり得、電源層又は接地層として機能する。少なくとも１つの内部金属層２０２４のビアの大きさは、１０マイクロメートルから５０マイクロメートルである。

図１の第１の回路板本体２０４６は、シリコン材料、有機材料、又はセラミック材料であってもよい。回路板本体２０４６がシリコン材料で製作された場合、回路板２０４は、より大きなヤング係数を有し、それにより、プローブ２００２が外力を加えてウエハ接点に接触したとき、セラミック材料は曲がりにくく、さらに優れた支持機能を実現することができる。回路板２０４の金属層の線幅は、２０マイクロメートルより大きい。第１の回路板２０４の金属層のビアの大きさは、２０マイクロメートルより大きい。

図１に示すプローブカード装置１０では、プローブ２００２、及び第１の薄膜接続点２０２０は、半導体製造プロセスを用いて形成することができる。例えば、第１の表面誘電体層２０２６を形成した後、リソグラフィ（ｌｉｔｈｏｇｒａｐｈｙ）によりプローブ２００２と第１の薄膜接続点２０２０の位置を定め、レーザ穿孔又は有機誘電体層エッチングにより、第１の表面誘電体層２０２６に適切な開口が開けられ、第１の薄膜接続点２０２０が位置する金属層に直通する。さらに、電気メッキ又はリソグラフィ、その上に物理蒸着法を用いて、薄膜基板２０２の第１の表面誘電体層の中及び上に、複数のプローブ２００２及び複数の第１の薄膜接続点２０２０が同時に形成される。プローブ２００２間の間隔は、リソグラフィ制御によって適度に調整して、プローブ２００２間の間隔を３０マイクロメートル以内に留めることができる。これにより、プローブカード装置１０では、数万本のプローブ２００２を同時に形成することができ、プローブカード装置１０の製造コストを大幅に低減することができる。

図２に示すように、本発明のプローブカード装置１０は、現在及び未来の半導体ウエハの試験要件を満たすだけでなく、プローブ２００２が変形能力を備えないので、その変形能力を考慮する必要がなく、その直径を適度に増大させて、プローブ２００２のインピーダンスを低下させ、未来において、例えば、高周波及び５Ｇ通信に対応するウエハ等の試験要件を満たすことができる。さらに、プローブ２００２は、有機誘電体材料で構成された薄膜体２０３２内に埋め込まれているので、プローブの下方の有機誘電体材料を使用することができる。例えば、ポリイミド（ｐｏｌｙｉｍｉｄｅ）の弾性は、異なるプローブ２００２間で適度な緩衝能力及び適合性をもたらす。試験対象のウエハ接点の高低差を試験するという課題に対処するため、プローブの下方の有機誘電体質の厚さを適度に増加させ、緩衝能力及び適合性を向上させることができる。

要約すると、第１の回路板２０４を設置することにより、プローブカード装置１０の優れた平坦性及び支持力を実現することができる。薄膜基板２０２内のプローブ２００２の下方の有機誘電体材料の弾性を利用して、各プローブ２００２を試験対象のウエハ接点の高低差に適合させるときに必要とされる適合性又は緩衝能力を確保することができ、それにより、ニードベースに固定された従来のプローブに備わっていた変形能力をプローブ２００２も兼ね備える。したがって、全体的に見ると、薄膜基板２０２に設置された数万のプローブ２００２は、回路板の平坦性と同等の平坦性を有し、個別的に見ると、個々のプローブ２００２は、試験対象のウエハ接点の高低差に対応する適合性又は緩衝能力をさらに備えている。

図３は、本発明の第２の実施形態に係る、プローブカード装置１０’を示す断面図である。本実施形態のプローブカード装置１０’は、図１のプローブカード装置１０と類似しているが、図１の充填材料層２０８の配置が省略され、薄膜基板２０２の第２の薄膜接続点２０２２、及び第１の回路板２０４の第１の回路板接続点２０４０の配置位置が調節されたこと以外は、プローブカード装置１０’のその他の実装形態は、プローブカード装置１０と同じある。

図３に示すように、薄膜基板２０２の第２の薄膜接続点２０２２は、薄膜体２０３２内で、薄膜基板２０２の第２の表面Ｂに隣接するように配置され、第１の回路板２０４の第１の回路板接続点２０４０は、回路板本体２０４６内で、薄膜基板２０２の第２の薄膜接続点２０２２に近接するように配置される。このため、第１の回路板２０４と薄膜基板２０２の第２の表面Ｂとの間の間隙がなく、第１の回路板接続点２０４０が、第２の薄膜接続点２０２２と物理的に接触し、薄膜基板２０２と第１の回路板２０４との間の電気的連結が形成される。

図４は、図３のプローブカード装置１０’における薄膜基板及びプローブの配置を示す断面図である。図４に示すように、プローブカード装置１０’における薄膜基板とプローブの配置は、図２のプローブカード装置１０における薄膜基板とプローブの配置に類似しているが、ここでは、第２の表面誘電体層２０３０と隣接する第２の薄膜接続点２０２２とが同一平面にある。それ以外の配置は同じある。

図５は、本発明の第３の実施形態に係る、プローブカード装置１０’’を示す断面図である。本実施形態では、プローブカード装置１０’’は、図３のプローブカード装置１０’と類似しているが、第２の回路板２１０及び第３の回路板２１２をさらに備えていること以外は、プローブカード装置１０’’のその他の実装形態は、プローブカード装置１０’と同じある。

図５に示すように、第２の回路板２１０は、第１の回路板２０４に電気的に連結され、第２の回路板２１０は、第３の回路板２１２に電気的に連結される。第２の回路板２１０及び第３の回路板２１２の配置により、プローブカード装置１０’’は、図３に示すプローブカード装置１０’よりもさらに弾性を有するウエハ試験機能を提供することができる。図３に示す第１の回路板２０４の機能は、図５に示す第１の回路板２０４、第２の回路板２１０、及び第３の回路板２１２によって分担され得る。本実施形態では、図１及び図２に示す第１の回路板２０４と類似するように、第２の回路板２１０及び第３の回路板２１２は、それぞれ、以下の部材を備えている。第２の回路板２１０は、回路板本体２１０６を備えており、複数の第１の回路板接続点２１００は、回路板本体２１０６の第１の表面に形成され、複数の第２の回路板接続点２１０２は、回路板本体２１０６の第２の表面に形成される。少なくとも１つの内部金属層２１０４は、回路板本体２１０６の内部に設けられる。第１の回路板接続点２１００のうちの少なくとも１つは、第２の回路板２１０の少なくとも１つの内部金属層２１０４を介して、第２の回路板接続点２１０２のうちの少なくとも１つに電気的に連結される。２つの互いに隣接する第１の回路板接続点２１００間の間隔は、第２の回路板２１０の第２の回路板接続点２１０２間の間隔より狭い。さらに、第１の回路板接続点２１００は、それぞれ、第１の回路板２０４の第２の回路板接続点２０４２に物理的に且つ電気的に連結される。第３の回路板２１２は、回路板本体２１２６を含み、複数の第１の回路板接続点２１２０は、回路板本体２１２６の第１の表面に形成される。第１の回路板接続点２１２０は、それぞれ、第２の回路板２１０の第２の回路板接続点２１０２に物理的に且つ電気的に連結される。

図５の回路板本体２１０６及び２１２６は、シリコン材料、有機材料、又はセラミック材料であってもよい。回路板本体２１０６及び２１２６が、セラミック材料で制作されたとき、第２の回路板２１０の金属層の線幅は、１０マイクロメートルより大きい。回路板２１０の金属層のビアの大きさは、２０マイクロメートルより大きい。回路板２１２の金属層の線幅は、２０マイクロメートルより大きい。回路板２１２の金属層のビアの大きさは、４０マイクロメートルより大きい。回路板２０４の金属層の線幅は、２マイクロメートルより大きい。同様に、充填材料層（ｕｎｄｅｒｆｉｌｌ）２０８が、第１の回路板２０４と第２の回路板２１０との間にさらに形成されて、第２の回路板接続点２０４２及び第１の回路板接続点２１００を覆い、別の充填材料層２０８が、第２の回路板２１０と第３の回路板２１２との間に形成されて、第２の回路板接続点２１０２及び第１の回路板接続点２１２０を覆う。

図６は、本発明の第４の実施形態に係る、プローブカード装置１０’’’を示す断面図である。本実施形態では、プローブカード装置１０’’’は、図５に示すプローブカード装置１０’’と類似しているが、薄膜基板２０２と第１の回路板２０４との間に設けられた剛性材料層２１４をさらに含んでおり、剛性材料層２１４は、薄膜基板２０２と第１の回路板２０４とを電気的に絶縁している。それ以外には、プローブカード装置１０’’’のその他の配置は、すべてプローブカード装置１０’’と類似している。

本実施形態では、剛性材料層２１４は、ガラス、セラミック、酸化アルミニウム（Ａｌ_２Ｏ_３）などの誘電体質を含んでもよく、それにより、プローブカード装置１０’’’内のプローブ２００２に支持作用をもたらす。薄膜基板２０２内の内部金属層２０２４、及び第１の回路板２０４内の内部金属層２０４４を再設計して、剛性材料層２１４をバイパスする電気連結を形成することができる。

図３、図５、及び図６に示すプローブカード装置１０’、１０’’、及び１０’’’は、すべて、図１のプローブカード装置１０が備えるプローブ２００２、薄膜基板、及び第１の回路板２０４と同一の又は類似するものを備えている。このため、図３、図５、図６に示すプローブカード装置１０’、１０’’、及び１０’’’は、図１のプローブカード装置１０の長所と技術特徴をさらに備えているので、ここで繰り返し述べることはない。

本発明は、上述の好ましい実施形態に関連して説明されたが、これらの実施形態が、本発明を限定するとみなすべきではなく、本発明の技術領域の当業者であれば、本発明の精神及び範囲を離れない限り、各種の変更及び改修を行うことができ、本発明の保護範囲は、添付の特許請求の範囲によって定義される。

１０、１０’、１０’’、１０’’’ プローブカード装置
２００２プローブ
２０２薄膜基板
２０４第１の回路板
２０８充填材料層
２１０第２の回路板
２１２第３の回路板
２０２０第１の薄膜接続点
２０２２第２の薄膜接続点
２０２４、２０４４、２１０４内部金属層
２０２６第１の表面誘電体層
２０２８内部誘電体層
２０３０第２の表面誘電体層
２０３２薄膜体
２０４０、２１００、２１２０第１の回路板接続点
２０４２、２１０２第２の回路板接続点
２０４６、２１０６、２１２６回路板本体

Claims

プローブカード装置であって、
互いに対向する第１の表面と第２の表面を有する薄膜基板、
前記薄膜基板の前記第２の表面上に設けられ、前記薄膜基板に電気的に連結された第１の回路板、及び
前記薄膜基板の前記第１の表面上に設けられた複数のプローブであって、前記プローブが変形能力を備えていない複数のプローブ
を含むプローブカード装置。
前記第１の回路板と、前記薄膜基板の前記第２の表面との間に間隙がない、請求項１に記載のプローブカード装置。
前記薄膜基板の前記第２の表面と前記第１の回路板との間に設けられた充填材料層をさらに含む、請求項１に記載のプローブカード装置。
前記薄膜基板と前記第１の回路板との間に設けられた剛性材料層をさらに含み、前記剛性材料層が、前記薄膜基板と前記第１の回路板とを電気的に絶縁している、請求項１に記載のプローブカード装置。
前記薄膜基板に電気的に連結されていない前記第１の回路板の表面に電気的に連結された第２の回路板をさらに備えている、請求項４に記載のプローブカード装置。
前記薄膜基板が、ポリイミド材料を含む、請求項１に記載のプローブカード装置。
前記第１の回路板が、セラミック、シリコン、又はガラス材料を含む、請求項１に記載のプローブカード装置。
前記薄膜基板に電気的に連結されていない前記第１の回路板の表面に電気的に連結された第２の回路板をさらに備えている、請求項２に記載のプローブカード装置。
前記第１の回路板に電気的に連結されていない前記第２の回路板の表面に電気的に連結された第３の回路板をさらに備えている、請求項８に記載のプローブカード装置。
前記第１の回路板と前記第２の回路板との間に設けられた充填材料層をさらに含み、請求項９に記載のプローブカード装置。
前記第２の回路板と前記第３の回路板との間に設けられた充填材料をさらに含む、請求項１０に記載のプローブカード装置。