JP2011228427A - プローブカードおよびプローブ装置 - Google Patents

プローブカードおよびプローブ装置 Download PDF

Info

Publication number
JP2011228427A
JP2011228427A JP2010095975A JP2010095975A JP2011228427A JP 2011228427 A JP2011228427 A JP 2011228427A JP 2010095975 A JP2010095975 A JP 2010095975A JP 2010095975 A JP2010095975 A JP 2010095975A JP 2011228427 A JP2011228427 A JP 2011228427A
Authority
JP
Japan
Prior art keywords
layer
insulating resin
wiring
probe
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010095975A
Other languages
English (en)
Inventor
Sadakatsu Yoshida
定功 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010095975A priority Critical patent/JP2011228427A/ja
Publication of JP2011228427A publication Critical patent/JP2011228427A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】プローブピンの半導体素子の電極への接続が確実に行なえるとともに、インピーダンスの不整合が小さいプローブカードおよびプローブ装置を提供することにある。
【解決手段】セラミック配線基板1の上面に複数の絶縁樹脂層2と複数の配線層3とが交互に積層され、絶縁樹脂層2の上下に位置する配線層3間が貫通導体4で接続された配線基板と、最上層の絶縁樹脂層2の上面の配線層3に接続されたプローブピン5とを具備しており、最上層直下の2層目から下に位置する絶縁樹脂層2の少なくとも1層に、平面視でプローブピン5の配線層3との接続領域を投影した領域に対応する、絶縁樹脂層2のヤング率よりも小さいヤング率の弾性樹脂領域6が設けられているプローブカードである。半導体素子の電極とプローブピン5との接触を確実にすることが可能となり、また高周波信号の伝送を良好にすることが可能となる。
【選択図】図1

Description

本発明は、半導体素子の電気試験に使用されるプローブカードおよびそのプローブカードを用いたプローブカード装置に関するものである。
近年、電子機器の小型化・高密度化に伴い、電子機器に使用される半導体素子のみならず、その半導体素子が搭載されるパッケージや配線基板、あるいは半導体素子の電気的な検査をするためのプローブカードに対しても配線の微細化および高密度化が要求されている。また、半導体素子の高速化に伴って高周波信号の伝送が可能であることも求められ、プローブカードに対して半導体素子の電極との確実な接触を図ることも求められている。
このような要求に応えるものとして、微細なパターン加工が可能であり、平坦性および高周波特性に優れた基板として、研磨加工により平坦化したセラミック基板上に薄膜導体と薄膜の絶縁層とを複数層形成した多層配線部を形成した、いわゆるビルドアップ方式の配線基板がある(例えば、特許文献1を参照。)。図9および図10は、従来のプローブカードの一例を示す断面図である。従来のプローブカードは、複数のセラミック絶縁層11dと内部配線11aおよび外部配線11cとビア導体11bとから成るセラミック配線基板11の上面に薄膜で配線層13を形成し、さらにその上に絶縁樹脂層12と配線層13とを交互に積層して形成されていた。そして、絶縁樹脂層12の上下に位置する配線層13は貫通導体14により接続されており、最上層の配線層13にプローブピン15が接合されているものであった。
特開2004−214586号公報
従来のプローブカードに用いるセラミック配線基板11は、セラミック配線基板11の製造過程で焼成収縮をするため、基板自体に反りが発生してしまうことがあり、基板を平坦に作製することが困難であった。これを解決するために、焼成後のセラミック配線基板11に平面研削を施して平坦となした主面に薄膜導体と薄膜絶縁層とを複数層形成した多層配線部を形成した、いわゆるビルドアップ方式の配線基板を製作することにより、配線が微細でかつ高密度なプローブカードを実現していた。
しかしながら、電気試験が行なわれる半導体素子はシリコンウエハに多数個形成されており、近年ではシリコンウエハのサイズを大きくして一度の工程で多数の半導体素子を製造する要求が高まり、シリコンウエハのサイズも直径12インチと大型化してきている。
このため、プローブカードに用いられるセラミック配線基板11もシリコンウエハの大型化に比例して大型化が要求されており、大型化したセラミック配線基板11は焼成後に平面研削を施したとしても、セラミッ配線基板11全体を十分に平坦となすことが困難となってきている。
そのため、多数個の半導体素子が形成されたシリコンウエハの半導体素子の電極に、プローブピン15用のパッド部に接続されたプローブピン15を押し当てた際、セラミック配線基板11の反りに起因して、確実に接触しているプローブピン15だけではなく、接触が不確実なプローブピン15が発生していた。接触が不確実なプローブピン15をなくすためには、
プローブカードをより大きな力でシリコンウエハ側に押し込むことが必要となるが、このような大きい力でプローブカードを押し込むと、当初接触が不確実なプローブピン15は接触が確実になるものの、当初から確実に接触していたプローブピン15は半導体素子の電極に強く押し込まれることとなり、半導体素子の電極が欠けたり、破壊されたりするという不具合が発生していた。
この問題点を解決するために、プローブピン15に弾性を持たせておき、大きい力でプローブカードを押し込んだ場合でも、プローブピン15の弾性力により半導体素子の電極に大きな力が加わることを防いで、半導体素子の電極に欠けや破壊が生じることを効果的に防ぐことが考えられている。そこで、プローブピ15に弾性を持たせる方法としては、図10に示す例のように、一般的にはプローブピン15に折り返し部を形成し、この折り返し部によりいわゆるバネの効果をプローブピン15に持たせるという形状の工夫が行なわれている。
このようにして、プローブピン15に折り返し部を形成するにはプローブピン15の長さを長くする必要があるため、高周波伝送を行なうために求められるインピーダンス整合がセラミック配線基板11部分では設計的になされるものの、長さの長いプローブピン15の部分ではインピーダンス整合を図ることができないため、高周波信号の伝送が困難になるという問題があった。
本発明は上記課題を解決するためになされたものであり、その目的は、プローブピンの半導体素子の電極への接続が確実に行なえるとともに、インピーダンスの不整合が小さいプローブカードおよびプローブ装置を提供することにある。
本発明のプローブカードは、セラミック配線基板の上面に複数の絶縁樹脂層と複数の配線層とが交互に積層され、前記絶縁樹脂層の上下に位置する前記配線層間が貫通導体で接続された配線基板と、最上層の前記絶縁樹脂層の上面に位置する前記配線層に接続されたプローブピンとを具備しており、最上層直下の2層目から下に位置する前記絶縁樹脂層の少なくとも1層に、平面視で前記プローブピンの前記配線層との接続領域を投影した領域に対応する、前記絶縁樹脂層のヤング率よりも小さいヤング率の弾性樹脂領域が設けられていることを特徴とするものである。
また、本発明のプローブカードは、上記構成において、前記弾性樹脂領域が、少なくとも1層の前記絶縁樹脂層に平面視で前記接続領域を投影した領域と同じ領域であることを特徴とするものである。
また、本発明のプローブカードは、上記構成において、前記弾性樹脂領域が複数設けられており、平面視で隣接する前記弾性樹脂領域が、互いに異なる前記絶縁樹脂層に形成されていることを特徴とするものである。
また、本発明のプローブ装置は、上記構成の本発明のプローブカードを用いたことを特徴とするものである。
本発明のプローブカードによれば、最上層直下の2層目から下に位置する絶縁樹脂層の少なくとも1層に、平面視でプローブピンの配線層との接続領域(以下、プローブピン接続領域という)を投影した領域に対応する、絶縁樹脂層のヤング率よりも小さいヤング率の弾性樹脂領域が設けられていることから、プローブカードに使用するプローブピンの長さを短くして、要求されるインピーダンス特性に極力整合させて高周波信号の伝送を良好にすることが可能となる。また、プローブピンが半導体素子の電極に押し込まれたとき、
プローブピンが半導体素子の電極から受ける押し込み力と反対向きの力によって発生する最上層の絶縁樹脂層の変形を、絶縁樹脂層のヤング率よりも小さいヤング率の弾性樹脂領域によって吸収することが可能となるので、半導体素子の電極には大きな力が加わることはなく、半導体素子の電極に欠けや破壊が生じることを低減することが可能となり、その結果、半導体素子の電極とプローブピンとの接触を確実にすることが可能となる。
また、本発明のプローブカードによれば、上記構成において、絶縁樹脂層のヤング率よりも小さいヤング率の弾性樹脂領域が、少なくとも1層の絶縁樹脂層に平面視で接続領域を投影した領域と同じ領域であるときには、プローブピンが半導体素子の電極に押し込まれたとき、プローブピンが半導体素子の電極から受ける押し込み力と反対向きの力によって発生する最上層の絶縁樹脂層の変形を、プローブピン接続領域を投影した領域と同じ領域の弾性樹脂領域によって確実に吸収することが可能となるので、半導体素子の電極には大きな力が加わることはなく、半導体素子の電極に欠けや破壊が生じることをより低減することが可能となる。その結果、半導体素子の電極とプローブピンとの接触をより確実にすることが可能となり、また要求されるインピーダンス特性に極力整合させることができ、高周波信号の伝送をより良好にすることが可能となる。
また、本発明のプローブカードによれば、上記構成において、絶縁樹脂層のヤング率よりも小さいヤング率の弾性樹脂領域が複数設けられており、平面視で隣接する弾性樹脂領域が、互いに異なる絶縁樹脂層に形成されているときには、配線層の回路形成が弾性樹脂領域によって制限されることがなくなり、配線層の回路設計の自由度を大幅に向上させることができるため、最適な回路設計による電気信号の伝送を良好に行なうことが可能となる。
また、本発明のプローブ装置によれば、上記構成の本発明のプローブカードを用いたことから、シリコンウエハ上の半導体素子の電極に欠けや破壊が生じることを低減することが可能となり、半導体素子の電極とプローブピンとの接触を確実にすることが可能となる。また要求されるインピーダンス特性に極力整合させることができ、高周波信号を伝送する半導体素子の電気試験が可能となる。
本発明のプローブカードの実施の形態の一例を示す断面図である。 図1のA部を拡大して示す断面図である。 本発明のプローブカードの実施の形態の他の例を示す断面図である。 図3のA部を拡大して示す断面図である。 本発明のプローブカードの実施の形態の他の例を示す断面図である。 本発明のプローブカードの実施の形態の他の例を示す断面図である。 本発明のプローブカードの実施の形態の他の例を示す断面図である。 本発明のプローブカードの実施の形態の他の例を拡大して示す断面図である。 従来のプローブカードの一例を示す断面図である。 従来のプローブカードの他の例を示す断面図である。
本発明のプローブカードおよびプローブ装置について添付の図面を参照しつつ詳細に説明する。図1は、本発明のプローブカードの実施の形態の一例を示す断面図である。図2は、図1のA部を拡大して示す断面図である。図3は、本発明のプローブカードの実施の形態の他の例を示す断面図である。図4は、図3のA部を拡大して示す断面図である。図5,図6および図7は、それぞれ本発明のプローブカードの実施の形態の他の例を示す断面図である。図8は、本発明のプローブカードの実施の形態の他の例を拡大して示す断面
図である。図1〜図8において、1はセラミック配線基板、1aはセラミック配線基板1の内部配線、1bはセラミック配線基板1のビア導体、1cはセラミック配線基板1の外部配線、1dはセラミック配線基板1のセラミック絶縁層、2は絶縁樹脂層、3は絶縁樹脂層2の上に形成された配線層、4は絶縁樹脂層2を貫通して形成された貫通導体、5はプローブピン、6は絶縁樹脂層2のヤング率よりも小さいヤング率の弾性樹脂領域である。図1に示す例では、配線基板の最表面の配線層3は横方向に6つ並んでおり、絶縁樹脂層2は3層、セラミック配線基板1のセラミック絶縁層1bも3層および4層と簡略化した例を示している。プローブカードで検査するウエハ上の半導体素子の数および半導体素子の端子の数、およびそれらの配置に応じて、絶縁樹脂層2,配線層3,貫通導体4,プローブピン5,内部配線1a,ビア導体1bおよび外部配線1cの大きさや配置が設定される。
本発明のプローブカードは、図1,図2および図8に示す例のように、セラミック配線基板1の上面に複数の絶縁樹脂層2と複数の配線層3とが交互に積層され、絶縁樹脂層2の上下に位置する配線層3間が貫通導体4で接続された配線基板と、最上層の絶縁樹脂層2の上面に位置する配線層3に接続されたプローブピン5とを具備しており、最上層直下の2層目から下に位置する絶縁樹脂層2の少なくとも1層(図1および図2に示す例では2層目、図8に示す例では2層目および3層目)に、平面視でプローブピン接続領域を投影した領域に対応する、絶縁樹脂層2のヤング率よりも小さいヤング率の弾性樹脂領域6が設けられていることを特徴とするものである。このような構成としたことから、最上層直下の2層目から下に位置する絶縁樹脂層2の少なくとも1層に平面視でプローブピン接続領域を投影した領域に対応する、絶縁樹脂層2のヤング率よりも小さいヤング率の弾性樹脂領域6が設けられていることにより、プローブカードに使用するプローブピン5の長さを短くして、要求されるインピーダンス特性に極力整合させて高周波信号の伝送を良好にすることが可能となる。また、プローブピン5が半導体素子の電極に押し込まれたとき、プローブピン5が半導体素子の電極から受ける押し込み力と反対向きの力によって発生する最上層の絶縁樹脂層2の変形を、絶縁樹脂層2のヤング率よりも小さいヤング率の弾性樹脂領域6によって吸収することが可能となるので、半導体素子の電極には大きな力が加わることはなく、半導体素子の電極に欠けや破壊が生じることを低減することが可能となり、その結果、半導体素子の電極とプローブピン5との接触を確実にすることが可能となる。
また、本発明のプローブカードは、上記構成において、図3および図4に示す例のように、絶縁樹脂層2のヤング率よりも小さいヤング率の弾性樹脂領域6が、平面視でプローブピン接続領域を投影した領域と同じ領域であることが好ましい。このような構成としたときには、プローブピン5が半導体素子の電極に押し込まれたとき、プローブピン5が半導体素子の電極から受ける押し込み力と反対向きの力によって発生する最上層の絶縁樹脂層2の変形を、プローブピン接続領域を投影した領域と同じ領域である弾性樹脂領域6によって確実に吸収することが可能となるので、半導体素子の電極には大きな力が加わることはなく、半導体素子の電極に欠けや破壊が生じることをより低減することが可能となる。その結果、半導体素子の電極とプローブピン5との接触を確実にすることが可能となり、また要求されるインピーダンス特性に極力整合させることができ、高周波信号の伝送をより良好にすることが可能となる。
また、本発明のプローブカードは、上記構成において、図5〜図7に示す例のように、絶縁樹脂層2のヤング率よりも小さいヤング率の弾性樹脂領域6が複数設けられており、平面視で隣接する弾性樹脂領域6が、互いに異なる絶縁樹脂層2に形成されていることが好ましい。このような構成としたときには、配線層3の回路形成が弾性樹脂領域6によって制限されることがなくなり、配線層3の回路設計の自由度を大幅に向上させることができるため、最適な回路設計による電気信号の伝送を良好に行なうことが可能となる。
また、本発明のプローブ装置は、上記構成の本発明のプローブカードを用いることから、シリコンウエハ上の半導体素子の電極に欠けや破壊が生じることを低減することが可能となり、半導体素子の電極とプローブピン5との接触を確実にすることが可能となり、また要求されるインピーダンス特性に極力整合させることができ、高周波信号を伝送する半導体素子の電気試験が可能となる。
セラミック配線基板1は、セラミックスから成る絶縁基体とその表面に形成された外部配線1cおよび内部に形成された内部配線1aならびにビア導体1bを有する。絶縁基体を図1〜図6に示す例のように複数のセラミック絶縁層1dで構成し、内部配線1aおよびビア導体1bを展開することで、外部配線1cの間隔を大きくすることができる。絶縁樹脂層2の上面の配線層3の間隔が大きい場合は、内部配線1aを展開する必要がないので、絶縁基板は1層のセラミック絶縁層1dで構成してもよい。外部配線1cは、配線基板を外部回路に接続するためのものである。内部配線1aおよびビア導体1bは、外部配線1cと絶縁樹脂層2に形成された配線層3とを電気的に接続するためのものであり、内部配線1aはセラミック絶縁層1d・1d間に形成され、またビア導体1bはセラミック絶縁層1dを貫通して内部配線1a・1a間および内部配線1aと外部配線1cとを接続するものである。
また、セラミック配線基板1は、周知の技術によってセラミック絶縁層1dおよび絶縁樹脂層2の誘電率と内部配線1a,ビア導体1b,外部配線1c,配線層3および貫通導体4の形状ならびに相互の位置とを調整することによって、信号配線のインピーダンスを一般的に標準とされるインピーダンスである50Ωに設計することができる。
セラミック配線基板1のセラミック絶縁層1dは、酸化アルミニウム(アルミナ:Al)質焼結体,窒化アルミニウム(AlN)質焼結体,炭化珪素(SiC)質焼結体,ムライト質焼結体,ガラスセラミックス等のセラミックスから成るものである。プローブカードとしては、熱膨張係数がウエハを形成するシリコン(Si)に近い、酸化アルミニウム(Al)質焼結体またはガラスセラミックスから成るものが好ましい。セラミック絶縁層1dがこのようなセラミックスから成るものであると、配線基板上にプローブピン5を形成する際に、プローブピン5が形成されたシリコンウエハと配線基板との熱膨張差によってプローブピン5やプローブピン5の接合部に加わる熱応力が比較的小さなものとなるので好ましい。
セラミック配線基板1の内部配線1aおよび外部配線1cは、セラミック絶縁層1dと同時焼成により形成される、タングステン(W),モリブデン(Mo),モリブデン−マンガン(Mo−Mn)合金,銀(Ag),銅(Cu),金(Au),銀−パラジウム(Ag−Pd)合金等の金属を主成分とするメタライズからなるものである。
このようなセラミック配線基板1は、以下の方法により製作される。例えば、セラミック絶縁層1dが酸化アルミニウム質焼結体で形成される場合には、まず、酸化アルミニウム,酸化珪素,酸化マグネシウムおよび酸化カルシウムの原材料粉末に適当な有機バインダおよび溶媒を添加混合して泥漿状となすとともに、これをドクターブレード法等によってシート状に成形し、セラミック絶縁層1dとなる複数のセラミックグリーンシートを作製する。
次に、セラミックグリーンシートのビア導体1bが形成される所定位置に適当な打ち抜き加工により貫通孔を形成するとともに、貫通孔に導体ペーストを充填する。また、スクリーン印刷法等によってセラミックグリーンシートの所定位置に内部配線1aとなる導体ペースト層を10μm〜20μmの厚みに形成する。導体ペーストは、タングステン(W),
モリブデン(Mo),モリブデン−マンガン(Mo−Mn)合金等の融点の高い金属粉末と適当な樹脂バインダおよび溶剤とを混練することにより作製される。
最後に、これらセラミックグリーンシートを重ね合わせて圧着して積層体を作製し、この積層体を1500℃〜1600℃程度の高温で焼成することによってセラミック配線基板1が作製される。セラミック配線基板1の上面は、研磨することにより平坦にしておくと、その上に絶縁樹脂層2を形成しやすく、また配線基板の上面が平坦になるので、よりプローブカードに適した配線基板とすることができる。セラミック配線基板1の外部配線1cの表面には、腐食防止や外部回路との接続性のために、厚さ1μm〜10μm程度のニッケルめっき層および厚さ0.1μm〜3μm程度の金めっき層を順次形成するとよい。
セラミック配線基板1の上面の配線層3は、研磨されたセラミック配線基板1の上面の全面に、0.1μm〜3μm程度の厚みの、例えばクロム−銅(Cr−Cu)合金層やチタ
ン−銅(Ti−Cu)合金層から成る下地導体層を形成し、その上に配線層3のパターン形状の開口を有するレジスト膜を形成して、このレジスト膜をマスクとしてめっき等で銅や金等の金属から成る、2μm〜10μm程度の厚みの主導体層を形成する。そして、レジスト膜を剥離除去し、下地導体層の露出した部分をエッチングにより除去することで形成される。その表面には、さらに、めっき法によりニッケルや金のめっき層を形成するとよい。
絶縁樹脂層2は、ポリイミド樹脂,ポリフェニレンサルファイド樹脂,全芳香族ポリエステル樹脂,BCB(ベンゾシクロブテン)樹脂,エポキシ樹脂,ビスマレイミドトリアジン樹脂,ポリフェニレンエーテル樹脂,ポリキノリン樹脂,フッ素樹脂等の絶縁性の樹脂から成るものである。
セラミック配線基板1の上に絶縁樹脂層2を形成するには、例えば、絶縁樹脂層2がポリイミド樹脂からなる場合には、ワニス状のポリイミド前駆体をセラミック配線基板1の上面にスピンコート法,ダイコート法,カーテンコート法または印刷法等の塗布法によって塗布し、しかる後、400℃程度の熱で硬化させてポリイミド化させることによって、ヤ
ング率が2〜5GPaで10μm〜50μmの厚みに形成する。あるいは、上記樹脂から成る10μm〜50μm程度の厚みのフィルム樹脂の下面に、シロキサン変性ポリアミドイミド樹脂,シロキサン変性ポリイミド樹脂,ポリイミド樹脂,ビスマレイミドトリアジン樹脂またはエポキシ樹脂等の樹脂接着剤をドクターブレード法等の塗布法にて塗布して乾燥させることで乾燥後の厚みが5μm〜20μmでヤング率が2GPaの接着剤層を形成し、これをセラミック配線基板1の上に重ねて250℃程度の温度で加熱プレスすることで形成する
。いずれの方法によっても、絶縁樹脂層2に貫通導体4および配線層3を形成して上記工程を必要な絶縁樹脂層2の数だけ繰り返すことで複数の絶縁樹脂層2が形成される。フィルム樹脂を用いる方法は、複数のフィルムを一括してプレスすることが可能であり、1層毎に塗布および硬化を行なう必要がないので、製造工程を短くすることができる。
絶縁樹脂層2の貫通導体4が形成される部分には、例えば、直径20μm〜100μmの貫
通孔が形成される。この貫通孔の形成方法は、まず絶縁樹脂層2に開口を有するレジスト膜を形成するとともに、このレジスト膜の開口に位置する絶縁樹脂層2をエッチングすることによって、あるいはレーザ光を使い直接絶縁樹脂層2の一部を除去することによって形成される。このときのレーザ光にはエキシマレーザ,COレーザ等を用いることができるが、貫通孔の内壁の形状を垂直に近く調整でき、さらに貫通孔の内壁面を滑らかに加工できる紫外線レーザによるレーザ光で形成しておくことが好ましい。あるいは、ワニス状の樹脂を塗布する方法の場合であれば、感光性の樹脂を用いて、例えば露光により貫通孔が形成される部分以外を硬化させて、貫通孔が形成される部分の樹脂をエッチングにより除去することによって貫通孔を形成してもよい。
絶縁樹脂層2の上面の配線層3の形成は、まず、蒸着法やスパッタリング法,イオンプレーティング法等の薄膜形成法により、絶縁樹脂層2の主面の全面に、0.1μm〜3μm
程度の厚みの、例えばクロム−銅(Cr−Cu)合金層やチタン−銅(Ti−Cu)合金層から成る下地導体層を形成する。次に、下地導体層の上に配線層3のパターン形状の開口を有するレジスト膜を形成して、このレジスト膜をマスクとしてめっき等で、銅や金等の電気抵抗の小さい金属から成る、2μm〜10μm程度の厚みの主導体層を形成する。そして、レジスト膜を剥離除去し、下地導体層の露出した部分をエッチングにより除去することで配線層3が形成される。最上層の配線層3の表面には、外部配線1cと同様に、めっき法によりニッケルや金のめっき層を形成するとよい。
また、絶縁樹脂層2の上面の配線層3は、絶縁樹脂層2に配線層3と同形状の凹部を形成しておき、その凹部内に配線層3を形成すると、絶縁樹脂層2の上面と配線層3の上面との間に段差がなく平坦になるので、複数の絶縁樹脂層2を積層しても配線基板の上面は平坦となり、最上層の絶縁樹脂層2の上面の配線層3に電子部品やプローブピンをより良好に接続することが可能となるので好ましい。絶縁樹脂層2に凹部を形成するには、絶縁樹脂層2の表面に配線層3のパターン形状の開口を有するレジスト膜を形成して、RIE(Reactive Ion Etching:反応性イオンエッチング)等のエッチング法により絶縁樹脂層2の露出した部分の表面を除去して形成すればよい。
貫通導体4は、配線層3を形成する前に、例えば、銅等の金属粉末と樹脂とを主成分とする導体ペーストを絶縁樹脂層2の貫通孔に充填しておくことによって、図1〜図6に示す例のような、貫通孔が導体により充填されたものが形成される。導体ペーストは、銅等の金属粉末と樹脂と溶媒とから成り、貫通孔に充填した後に加熱硬化させることにより固化するものである。あるいは、配線層3を形成する際に、貫通孔の内面にも下地導体層および主導体層を形成することにより、貫通導体4と配線層3とを同時に形成してもよい。この場合の貫通導体4は、絶縁樹脂層2の貫通孔の内面に被着して形成され、貫通孔は導体により充填されたものとはならない。主導体層を形成する際のめっき厚みを厚くすると、図1〜図6に示す例のような、貫通孔が導体により充填されたものとすることができる。貫通導体4を配線層3と同時に形成する場合は、貫通孔の内面に薄膜により下地導体層を良好に形成することができるように、図1〜図6に示す例のように、貫通孔は絶縁樹脂層2の上面側の方が大きくなるような形状にするのが好ましい。このような形状の貫通孔は、エッチングにより貫通孔を形成する場合はエッチング条件の調節により、レーザ光により貫通孔を形成する場合はレーザ光の出力等の調節により、感光性樹脂を用いる場合は露光条件やエッチング条件の調節により形成することができる。
プローブピン5は、例えば、以下のようにして作製され、配線基板に取り付けられることによって本発明のプローブカードが製作される。まず、電気試験を行なうシリコンウエハと同じ寸法のシリコンウエハの1面にエッチングにより複数のプローブピン5の雌型を形成し、この雌型を形成した面にめっき法によりニッケルから成る金属を被着させるとともに雌型をニッケルで埋め込み、埋め込まれたニッケル以外のウエハ上のニッケルをエッチング等の加工を施すことにより除去して、ニッケル製プローブピンが埋設されたシリコンウエハを作製する。このシリコンウエハに埋設されたニッケル製プローブピンを配線基板の最上層の絶縁樹脂層2の上面の配線層3に半田等の接合材で接合する。そして、シリコンウエハを水酸化カリウム水溶液で除去することによって、プローブカードが得られる。
本発明のプローブカードにおけるプローブピン5は、弾性を付与する構造とする必要が無く、プローブピン5による信号配線のインピーダンスの変化を極力避けるために、その長さはできるだけ短くすることが好ましい。具体的には、プローブピン5の長さを使用さ
れる高周波信号の波長の1/16以下の長さとすると、プローブカード全体のインピーダンスに与えるプローブピン5の影響を小さくできるので好ましい。例えば、5GHzの高周波信号を伝えるためのプローブカードであれば、プローブピン5の長さは3.75mm以下とすることが好ましい。そうすることによって、信号配線において、プローブピン5の先端までのインピーダンスを、前述したセラミック配線基板1のインピーダンスである50Ωに極力近づけて整合させることができるので、測定時にプローブピンとウエハとの接続部分において高周波信号のインピーダンスの不整合による反射がほとんど無く、高周波の伝送に優れたプローブカードとなる。また、プローブピン5の配線基板との接続端部は、例えば、直径0.5mm〜0.8mmのネイルヘッド形状に形成され、プローブピン5の表面には接続に使用される半田等の接合材との濡れ性を確保する目的や、防錆の目的のためにニッケルや金のめっきを施しておくことが望ましい。
弾性樹脂領域6の形成は、前述のセラミック配線基板1の上に絶縁樹脂層2を形成する方法のうち、例えば、フィルム樹脂を用いる場合には、最上層直下の2層目から下に位置する絶縁樹脂層2となるフィルム樹脂の、平面視でプローブピン接続領域を投影した領域に対応する箇所を、あらかじめエッチングやレーザ光等で除去して凹部を形成する。次いで、この絶縁樹脂層2に形成された凹部内に絶縁樹脂層2のヤング率よりも小さいヤング率となる有機樹脂の硬化前樹脂をディスペンサ等の定量吐出装置を用いることによって、所定量を注入する。次いで、硬化前樹脂を加熱や紫外線照射等の方法で硬化させることで、弾性樹脂領域6が形成される。この弾性樹脂領域6となる、絶縁樹脂層2のヤング率よりも小さいヤング率の有機樹脂としては、フィルム樹脂を用いた絶縁樹脂層2を形成するときに加わる250℃程度の熱に耐えることのできるシリコーン樹脂やエポキシ樹脂とゴム
とからなる低弾性率エポキシ樹脂が好適に用いられる。シリコーン樹脂は、ヤング率が0.01〜0.4GPa程度であり、また低弾性率エポキシ樹脂は、ヤング率が0.01〜0.2GPa程度であるので、絶縁樹脂層2として用いられるポリイミド樹脂のヤング率の2〜5GPaや一般的なエポキシ樹脂のヤング率の1〜8GPaよりも十分小さく、弾性変形しやすいことから、プローブピン5が半導体素子の電極に押し込まれたとき、プローブピン5が半導体素子の電極から受ける押し込み力と反対向きの力によって発生する最上層の絶縁樹脂層2の変形を、絶縁樹脂層2のヤング率よりも小さいヤング率の弾性樹脂領域6によって吸収することが可能となるので、半導体素子の電極には大きな力が加わることはなく、半導体素子の電極に欠けや破壊が生じることを低減することが可能となり、その結果、半導体素子の電極とプローブピン5との接触を確実にすることが可能となる。
図1および図2に示す例のように、最上層直下の2層目から下に位置する絶縁樹脂層2の少なくとも1層(本例では2層目)に、平面視でプローブピン接続領域を投影した領域に対応する、絶縁樹脂層2のヤング率よりも小さいヤング率の弾性樹脂領域6が設けられていることから、プローブピン5が半導体素子の電極に押し込まれたとき、プローブピン5が半導体素子の電極から受ける押し込み力と反対向きの力によって発生する最上層の絶縁樹脂層2の変形を、弾性樹脂領域6によって吸収することが可能となるので、半導体素子の電極には大きな力が加わることはなく、半導体素子の電極に欠けや破壊が生じることを低減することができ、その結果、半導体素子の電極を破壊することなくプローブピン5との接触を確実にすることが可能となる。
図3および図4に示す例のように、弾性樹脂領域6が、少なくとも1層の絶縁樹脂層2に平面視でプローブピン接続領域を投影した領域と同じ領域であることが好ましい。このような構成としたときには、プローブピン5が半導体素子の電極に押し込まれたとき、プローブピン5が半導体素子の電極から受ける押し込み力と反対向きの力によって発生する最上層の絶縁樹脂層2の変形を、平面視でプローブピン接続領域を投影した領域と同じ領域である弾性樹脂領域6によって確実に吸収することが可能となるので、半導体素子の電極には大きな力が加わることはなく、半導体素子の電極に欠けや破壊が生じることをより
低減することができ、半導体素子の電極とプローブピンとの接触を確実にすることが可能となる。なお、この場合の弾性樹脂領域6の大きさは、プローブピン接続領域の大きさに比べて1倍〜1.2倍としておくと、プローブピン5が半導体素子の電極から受ける押し込
み力と反対向きの力によって発生する最上層の絶縁樹脂層2の変形が弾性樹脂領域6の部分に侵入することによって、より確実に吸収されることとなるので好ましい。
また、図5に示す例のように、弾性樹脂領域6が複数設けられており、平面視で隣接する弾性樹脂領域6が、互いに異なる絶縁樹脂層2に形成されていることが好ましい。このような構成としたときには、配線層3の回路形成が弾性樹脂領域6によって制限されることがなくなり、配線層3の回路設計の自由度を大幅に向上させることができるため、最適な回路設計による電気信号の伝送を良好に行なうことが可能となる。なお、図6に示す例のように、弾性樹脂領域6が、平面視でプローブピン接続領域を投影した領域と同じ領域であるようにしておくことにより、さらにプローブピン5が半導体素子の電極に押し込まれたとき、プローブピン5が半導体素子の電極から受ける押し込み力と反対向きの力によって発生する最上層の絶縁樹脂層2の変形を、より確実に吸収することが可能となる。
図7に示す例のように、弾性樹脂領域6が複数設けられており、平面視で隣接する弾性樹脂領域6が、互いに異なる絶縁樹脂層2に形成されている場合に、図5に示す例のように重なり合う2層(図5に示す例では2層目と3層目)の絶縁樹脂層2に弾性樹脂領域6を形成するだけではなく、平面視で隣接する複数の弾性樹脂領域6を、互いに異なる複数の絶縁樹脂層2(図7に示す例では2層目と3層目と4層目)に形成してもよい。このような構成としたときには、絶縁樹脂層2上に配設される配線層3の回路設計の自由度をさらに大幅に向上させることが可能となる。
図8に示す例のように、弾性樹脂領域6を互いに重なる複数の絶縁樹脂層2にまたがって形成してもよい。このような構成としたときには、プローブピン5が半導体素子の電極に押し込まれたとき、プローブピン5が半導体素子の電極から受ける押し込み力と反対向きの力によって発生する最上層の絶縁樹脂層2の変形を、より確実に吸収することが可能となる。
本発明のプローブカードは、前述のセラミック配線基板1のプローブピン接続領域にプローブピン5を半田等の接合材を用いて接合することによって製作され、プローブカードに使用するプローブピン5の長さを短くして、要求されるインピーダンス特性に極力整合させて高周波信号の伝送を良好にし、またプローブピン5が半導体素子の電極に押し込まれたとき、プローブピン5が半導体素子の電極から受ける押し込み力と反対向きの力によって発生する最上層の絶縁樹脂層2の変形を、弾性樹脂領域6によって吸収することが可能となるので、半導体素子の電極には大きな力が加わることはなく、半導体素子の電極に欠けや破壊が生じることを低減することが可能となる。その結果、半導体素子の電極とプローブピン5との接触を確実にすることが可能となり、また要求されるインピーダンス特性に極力整合させることができ、高周波信号の伝送を良好にすることが可能となる。
本発明のプローブ装置は、シリコンウエハ上の半導体素子の電極に欠けや破壊が生じることを低減することができ、半導体素子の電極とプローブピン5との接触を確実にすることが可能となり、また要求されるインピーダンス特性に極力整合させることができ、高周波信号を伝送する半導体素子の電気試験が可能となる。
1:セラミック配線基板
1a:内部配線
1b:ビア導体
1c:外部配線
1d:セラミック絶縁層
2:絶縁樹脂層
3:配線層
4:貫通導体
5:プローブピン
6:弾性樹脂領域

Claims (4)

  1. セラミック配線基板の上面に複数の絶縁樹脂層と複数の配線層とが交互に積層され、前記絶縁樹脂層の上下に位置する前記配線層間が貫通導体で接続された配線基板と、最上層の前記絶縁樹脂層の上面に位置する前記配線層に接続されたプローブピンとを具備しており、最上層直下の2層目から下に位置する前記絶縁樹脂層の少なくとも1層に、平面視で前記プローブピンの前記配線層との接続領域を投影した領域に対応する、前記絶縁樹脂層のヤング率よりも小さいヤング率の弾性樹脂領域が設けられていることを特徴とするプローブカード。
  2. 前記弾性樹脂領域が、少なくとも1層の前記絶縁樹脂層に平面視で前記接続領域を投影した領域と同じ領域であることを特徴とする請求項1記載のプローブカード。
  3. 前記弾性樹脂領域が複数設けられており、平面視で隣接する前記弾性樹脂領域が、互いに異なる前記絶縁樹脂層に形成されていることを特徴とする請求項1または請求項2に記載のプローブカード。
  4. 請求項1乃至請求項3のいずれかに記載のプローブカードを用いたことを特徴とするプローブ装置。
JP2010095975A 2010-04-19 2010-04-19 プローブカードおよびプローブ装置 Pending JP2011228427A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010095975A JP2011228427A (ja) 2010-04-19 2010-04-19 プローブカードおよびプローブ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010095975A JP2011228427A (ja) 2010-04-19 2010-04-19 プローブカードおよびプローブ装置

Publications (1)

Publication Number Publication Date
JP2011228427A true JP2011228427A (ja) 2011-11-10

Family

ID=45043467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010095975A Pending JP2011228427A (ja) 2010-04-19 2010-04-19 プローブカードおよびプローブ装置

Country Status (1)

Country Link
JP (1) JP2011228427A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101441632B1 (ko) * 2012-12-28 2014-09-23 (재)한국나노기술원 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머
WO2016114170A1 (ja) * 2015-01-15 2016-07-21 株式会社村田製作所 プローブカードおよびこのプローブカードが備える積層配線基板
WO2017057542A1 (ja) * 2015-09-30 2017-04-06 株式会社村田製作所 プローブカード用積層配線基板およびこれを備えるプローブカード
WO2017150232A1 (ja) * 2016-03-03 2017-09-08 株式会社村田製作所 プローブカード用積層配線基板およびこれを備えるプローブカード
CN111913019A (zh) * 2017-09-15 2020-11-10 中华精测科技股份有限公司 探针卡装置的圆形探针
JP2021071472A (ja) * 2019-10-30 2021-05-06 巨擘科技股▲ふん▼有限公司Princo Corp. プローブカード装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101441632B1 (ko) * 2012-12-28 2014-09-23 (재)한국나노기술원 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머
WO2016114170A1 (ja) * 2015-01-15 2016-07-21 株式会社村田製作所 プローブカードおよびこのプローブカードが備える積層配線基板
WO2017057542A1 (ja) * 2015-09-30 2017-04-06 株式会社村田製作所 プローブカード用積層配線基板およびこれを備えるプローブカード
JPWO2017057542A1 (ja) * 2015-09-30 2018-07-12 株式会社村田製作所 プローブカード用積層配線基板およびこれを備えるプローブカード
WO2017150232A1 (ja) * 2016-03-03 2017-09-08 株式会社村田製作所 プローブカード用積層配線基板およびこれを備えるプローブカード
JPWO2017150232A1 (ja) * 2016-03-03 2018-08-30 株式会社村田製作所 プローブカード用積層配線基板およびこれを備えるプローブカード
CN108713354A (zh) * 2016-03-03 2018-10-26 株式会社村田制作所 探针卡用层叠布线基板以及具备它的探针卡
CN108713354B (zh) * 2016-03-03 2020-12-11 株式会社村田制作所 探针卡用层叠布线基板以及具备它的探针卡
US11067600B2 (en) 2016-03-03 2021-07-20 Murata Manufacturing Co., Ltd. Multilayer circuit board used for probe card and probe card including multilayer circuit board
CN111913019A (zh) * 2017-09-15 2020-11-10 中华精测科技股份有限公司 探针卡装置的圆形探针
JP2021071472A (ja) * 2019-10-30 2021-05-06 巨擘科技股▲ふん▼有限公司Princo Corp. プローブカード装置

Similar Documents

Publication Publication Date Title
US7932471B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
KR102005274B1 (ko) 다층 세라믹 기판 및 그의 제조 방법
US8304664B2 (en) Electronic component mounted structure
JP2017183653A (ja) 高周波用多層配線基板とその製造方法
JP2011228427A (ja) プローブカードおよびプローブ装置
JP2011222928A (ja) 配線基板およびプローブカード
JP5383448B2 (ja) 配線基板およびプローブカードならびに電子装置
US20200203266A1 (en) Substrate, method of manufacturing substrate, and electronic device
JP2010003871A (ja) 配線基板およびプローブカードならびに電子装置
JP5383447B2 (ja) 配線基板およびプローブカードならびに電子装置
JP5996971B2 (ja) 多層配線基板およびそれを用いたプローブカード
JP2007250996A (ja) 配線基板、並びにその配線基板を備えた電子装置およびプローブカード
JP2010283319A (ja) 多層セラミック基板及びその製造方法
JP2011043493A (ja) プローブカードおよびプローブ装置
JP2011009694A (ja) 配線基板およびプローブカードならびに電子装置
JP2010192784A (ja) 配線基板およびプローブカードならびに電子装置
JP2011009327A (ja) 配線基板およびプローブカードならびに電子装置
JP2011009698A (ja) 配線基板およびプローブカードならびに電子装置
JP6301738B2 (ja) 電子素子搭載用パッケージおよび電子装置
JP6418918B2 (ja) プローブカード用回路基板およびそれを備えたプローブカード
JP2011047723A (ja) 接続基板およびプローブカード用配線基板ならびにプローブカード
JP4812287B2 (ja) 多層配線基板及びその製造方法
JP4841234B2 (ja) ビアアレイキャパシタ内蔵配線基板の製造方法
JP5787808B2 (ja) プローブカード用配線基板およびそれを用いたプローブカード
JP2011023694A (ja) 配線基板およびプローブカードならびに電子装置