KR102005274B1 - 다층 세라믹 기판 및 그의 제조 방법 - Google Patents

다층 세라믹 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR102005274B1
KR102005274B1 KR1020180051547A KR20180051547A KR102005274B1 KR 102005274 B1 KR102005274 B1 KR 102005274B1 KR 1020180051547 A KR1020180051547 A KR 1020180051547A KR 20180051547 A KR20180051547 A KR 20180051547A KR 102005274 B1 KR102005274 B1 KR 102005274B1
Authority
KR
South Korea
Prior art keywords
ceramic thin
ceramic
thin plates
thin plate
conductive paste
Prior art date
Application number
KR1020180051547A
Other languages
English (en)
Other versions
KR20190002290A (ko
Inventor
노태형
Original Assignee
주식회사 디아이티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디아이티 filed Critical 주식회사 디아이티
Publication of KR20190002290A publication Critical patent/KR20190002290A/ko
Application granted granted Critical
Publication of KR102005274B1 publication Critical patent/KR102005274B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/62222—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products obtaining ceramic coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64—Burning or sintering processes
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/003—Joining burned ceramic articles with other burned ceramic articles or other articles by heating by means of an interlayer consisting of a combination of materials selected from glass, or ceramic material with metals, metal oxides or metal salts
    • C04B37/005—Joining burned ceramic articles with other burned ceramic articles or other articles by heating by means of an interlayer consisting of a combination of materials selected from glass, or ceramic material with metals, metal oxides or metal salts consisting of glass or ceramic material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/658—Atmosphere during thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/96—Properties of ceramic products, e.g. mechanical properties such as strength, toughness, wear resistance
    • C04B2235/9607—Thermal properties, e.g. thermal expansion coefficient
    • C04B2235/9623—Ceramic setters properties
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/04—Ceramic interlayers
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/10—Glass interlayers, e.g. frit or flux
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C04B2237/341—Silica or silicates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/62—Forming laminates or joined articles comprising holes, channels or other types of openings
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70—Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/704—Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the ceramic layers or articles
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70—Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/708—Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the interlayers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126—Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Abstract

본 발명은 다층 세라믹 기판 제조 방법에 관한 것이다. 본 발명에 따른 다층 세라믹 기판 제조 방법은 복수의 세라믹 그린 시트를 소성하여 복수의 세라믹 박판을 생성하는 단계, 상기 복수의 세라믹 박판 각각에 비아 홀을 형성하는 단계, 상기 복수의 세라믹 박판 각각의 비아 홀에 도전성 페이스트를 충진하고 열처리하여 비아 전극을 형성하는 단계, 상기 복수의 세라믹 박판 각각의 단면에 도전성 페이스트로 패턴을 인쇄하고 열처리하여 내부 전극을 형성하는 단계, 상기 복수의 세라믹 박판 중 최상위 세라믹 박판을 제외한 나머지 세라믹 박판 각각의 단면에 비아 홀을 피해 본딩제를 도포하는 단계, 상기 비아 전극과 상기 내부 전극을 통해 상기 복수의 세라믹 박판 각각이 전기적으로 접속되도록 상기 복수의 세라믹 박판 각각을 정렬하여 적층하는 단계 및 상기 적층된 복수의 세라믹 박판을 소성 또는 열처리하는 단계를 포함한다.

Description

다층 세라믹 기판 및 그의 제조 방법{MULTI LAYER CERAMIC SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 다층 세라믹 기판 및 그의 제조 방법에 관한 것이다.
최근 전자기기 기술 발달과 더불어 기기 자체가 경박단소화 및 박형화되는 추세에 비추어 볼 때 부품의 집적화는 필수적이며, 상기 부품의 집적화를 위해 다수개의 세라믹 시트를 적층하여 다층 세라믹 기판을 제조하고 있다. 또한, 상기 다층 세라믹 기판은 내열성, 내마모성 및 우수한 전기적 특성으로 인하여 기존의 PCB(printed circuit board)의 대체품으로 많이 이용되고 있으며, 점점 그 수요가 늘어가고 있는 추세이다.
상기 다층 세라믹 기판은 일반적으로 그린 시트 적층법(green sheet lamination method)이라 불리는 방법으로 제조된다. 이러한 방법은, 세라믹 분말과 유기 바인더로 된 슬러리(slurry)를 테이프 캐스팅법(tape casting method)으로 성형하여 세라믹 그린 시트를 제조하고, 제조된 세라믹 그린 시트를 펀칭하여 세라믹 그린 시트에 비아 홀을 형성한 후 도전성 페이스트(paste)를 구멍에 충전하고, 시트 표면에 도전성 페이스트를 스크린 인쇄한 다음, 상기 세라믹 그린 시트를 필요한 층수만큼 적층하고 가열 및 가압하여 적층체로 제조한 후 일정온도로 소성하는 것이다.
그런데, 상기 적층체를 소성하고 냉각하는 과정에서, 적층체는 열 팽창 및 열 수축을 하게 되고 이에 따라 적층체를 이루는 세라믹 박판들에 크랙, 휨, 갭 생성, 박리 현상 등이 불량이 생기게 된다. 나아가, 적층체의 모든 부분에 일정한 온도가 가해지는 것이 아니기 때문에, 적층체의 각 층마다 열 팽창 정도 및 열 수축 정도가 다르고 나아가, 한 층에서도 세라믹 박판의 부분마다 열 팽창 정도 및 열 수축 정도가 다를 수 밖에 없다. 따라서, 적층체의 층에 따라 및 한 층에서도 세라믹 박판의 부분에 따라 상기 불량의 정도가 다르게 된다. 그리고 이 때문에, 적층체를 소성하기 전에 정렬되어있던 각 층의 비아 홀이 어긋나면서 층간의 도전성에도 불량이 생길 수 있는 문제점이 있다.
또한, 상기 적층체를 소성하는 과정에서, 세라믹 박판 자체에 생기는 불량 외에도, 세라믹 박판에 형성된 내부 전극 및 외부 전극에 불량이 생기는 경우가 있는데, 이 경우 불량 여부는 상기 적층체를 소성한 이후에야 확인할 수 있어서, 불량이 생기는 경우 적층체 전체를 폐기해야하는 문제점이 있다.
또한, 상기 세라믹 그린 시트의 표면에 형성된 도전성 페이스트 인쇄층은 적층시 그린 시트들의 층간에 배치되어, 최종 얻어지는 다층 세라믹 기판의 내부 전극을 형성하게 된다. 이때, 상기 내부 전극의 두께때문에 다층 세라믹 기판의 층간에 떨어져 있는 공간이 발생된다. 상기 빈 공간은 이후 기판 크랙 등의 불량을 야기할 수 있다. 나아가, 하나의 다층 세라믹 기판 내에서 내부 전극이 있는 부분과 없는 부분의 높이 차가 발생하여 기판의 표면 평탄도가 저하되는 문제가 발생할 수 있다.
나아가, 종래의 그린 시트 적층법은 그린 시트를 적층하고 적층체를 한꺼번에 일정 온도로 소성하여 다층 세라믹 기판을 생성한다. 따라서, 적층체를 구성하는 각 층의 그린 시트는 동일한 온도에서 반응이 나타나는 동일한 소재를 가질수 밖에 없었고, 이에 따라 다층 세라믹 기판을 소재면에서 다양하게 구성하지 못하는 문제점이 있었다.
프로브 카드에 대하여, 일반적으로 반도체 집적 회로 장치들은 복수의 집적 회로 칩들이 아주 복잡하면서 정교하게 패키징되어 형성된다. 이러한 반도체 집적 회로들에 대한 전기적 특성 검사를 수행하여, 반도체 집적 회로의 불량 여부를 검사하게되는데, 일반적으로 프로브 카드(probe card)라는 검사 장치가 사용된다. 상기 프로브 카드는 반도체 집적 회로의 웨이퍼와 테스터(tester)를 전기적으로 연결하는 기능을 하며, 스페이스 트랜스포머(space transformer)와 프로브 핀으로 크게 구성된다. 특히, 상기 스페이스 트랜스포머는 반도체 집적 회로의 칩의 본드 패드에 접촉되는 프로브 핀을 고정시키고, 그 프로브 핀을 프로브 카드의 메인 보드에 연결하는 역할을 하게 된다.
이러한 스페이스 트랜스포머는 다층 세라믹 기판과 상기 다층 세라믹 기판 위에 적층되는 폴리미드 층으로 구성된다. 종래의 이러한 스페이스 트랜스포머는 세라믹 그린 시트를 이용하여 다층 세라믹 동시 소결 방법으로 제조하기 때문에 단가가 비싸고, 고온 공정에 의한 세라믹 시트의 수축 및 팽창으로 제품의 변형이 발생하여 제품 수율이떨어지게 되며, 이에 의한 전기적 단락이 발생하게 되어 반도체 집적 회로 검사가 제대로 이루어지지 않게 된다. 또한, 이러한 세라믹 박판의 뒤틀림 현상으로 평탄도 불량이 발생하여 스페이스 트랜스포머에 접속되어 있는 프로브 핀의 평탄도에 불량이 발생하게 되며, 이는 반도체 집적 회로에 프로브 핀이 접촉되지 않는 부분이 발생하게되어, 검사가 제대로 되지 않는 문제점이 있었다.
또한, 종래의 이러한 스페이스 트랜스포머는 폴리미드 상면에 프로브 핀을 접착하기 위한 본딩 패드를 형성하고 레이저 조사를 통해 프로브 핀을 상기 본딩 패드에 개별적으로 정교하게 접착시켰다. 따라서, 종래에는 프로브 핀을 접착하기 위해 고가의 장비가 필요했고, 수만개의 핀을 접착하기 위해 많은 시간이 소요되는 문제점이 있었다. 또한, 검사를 여러 차례 진행하다 보면, 상기 프로브 핀과 상기 본딩 패드의 접착 부분의 내구성이 약해서, 상기 프로브 핀이 상기 본딩 패드로부터 쉽게 떨어져버리는 문제점이 있었다. 나아가, 떨어진 프로브 핀은 레이저 조사를 통해 상기 본딩 패드에 일일이 접착시키는 보수 작업이 필요했고, 이에 따르 인력이 직접 투입돼야하고 보수 시간이 오래 걸리는 문제점이 있었다.
위와 같은 문제점을 해결하기 위하여, 본 발명의 목적은 다층 세라믹 기판의 제조 과정 중 각 층의 비아 홀의 정렬이 어긋나는 문제가 생기지 않는 다층 세라믹 기판의 제조 방법 및 상기 방법에 따라 제조된 다층 세라믹 기판을 제공하는 것이다.
본 발명의 다른 목적은, 다층 세라믹 기판의 제조 과정 중 각 층에 생기는 불량을 다층 세라믹 기판이 완성되기 전에 미리 확인하고 보수할 수 있는 다층 세라믹 기판의 제조 방법 및 상기 방법에 따라 제조된 다층 세라믹 기판을 제공하는 것이다.
본 발명의 다른 목적은, 다층 세라믹 기판의 층간에 형성되는 내부 전극에 의한 높이 차가 생기지 않는 다층 세라믹 기판의 제조 방법 및 상기 방법에 따라 제조된 다층 세라믹 기판을 제공하는 것이다.
본 발명의 다른 목적은, 다층 세라믹 기판 각 층의 소재를 다양하게 구성할 수 있는 다층 세라믹 기판의 제조 방법 및 상기 방법에 따라 제조된 다층 세라믹 기판을 제공하는 것이다.
본 발명의 다른 목적은, 스페이스 트랜스포머에 접속되어 있는 프로브 핀의 평탄도 불량을 줄일 수 있는 스페이스 트랜스포머 제조 방법 및 상기 방법에 따라 제조된 스페이스 트랜스포머를 제공하는 것이다.
본 발명의 다른 목적은, 스페이스 트랜스포머에 접속되어 있는 프로브 핀의 내구성 강화, 비용절감 및 수월한 보수를 위한 스페이스 트랜스포머 제조 방법 및 상기 방법에 따라 제조된 스페이스 트랜스포머를 제공하는 것이다.
위와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 다층 세라믹 기판의 제조 방법은 복수의 세라믹 그린 시트를 소성하여 복수의 세라믹 박판을 생성하는 단계, 상기 복수의 세라믹 박판 각각에 비아 홀을 형성하는 단계, 상기 복수의 세라믹 박판 각각의 비아 홀에 도전성 페이스트를 충진하고 열처리하여 비아 전극을 형성하는 단계, 상기 복수의 세라믹 박판 각각의 단면에 도전성 페이스트로 패턴을 인쇄하고 열처리하여 내부 전극을 형성하는 단계, 상기 복수의 세라믹 박판 중 최상위 세라믹 박판을 제외한 나머지 세라믹 박판 각각의 단면에 비아 홀을 피해 본딩제를 도포하는 단계, 상기 비아 전극과 상기 내부 전극을 통해 상기 복수의 세라믹 박판 각각이 전기적으로 접속되도록 상기 복수의 세라믹 박판 각각을 정렬하여 적층하는 단계 및/또는 상기 적층된 복수의 세라믹 박판을 소성 또는 열처리하는 단계를 포함할 수 있다.
바람직하게는, 상기 도전성 페이스트는 유리 성분을 포함하고, 상기 적층된 복수의 세라믹 박판을 상기 본딩제의 녹는점보다 높고 상기 세라믹 박판의 녹는점 및 상기 도전성 페이스트의 녹는점보다 낮은 온도로 열처리할 수 있다.
바람직하게는, 상기 비아 전극 또는 상기 내부 전극의 전도성을 검사하여, 전도성에 문제가 있는 경우, 상기 비아 홀의 도전성 페이스트 또는 상기 패턴의 도전성 페이스트를 에칭 용액을 이용하여 애칭하고 상기 비아 홀을 재충진하거나 상기 패턴을 재인쇄할 수 있다.
바람직하게는, 상기 복수의 세라믹 박판 각각의 두께는 10 내지 500마이크론이고, 상기 본딩제가 형성하는 본딩층의 두께는 2 내지 100마이크론이고, 상기 복수의 세라믹 박판 각각의 지름은 12인치 이상일 수 있다.
본 발명의 다른 일 실시예에 따르면, 다층 세라믹 기판은 복수의 세라믹 박판이 적층되어 형성되는 다층 세라믹 기판으로서, 상기 복수의 세라믹 박판은 복수의 세라믹 그린 시트를 소성하여 생성되고, 상기 복수의 세라믹 박판 각각은 비아 전극 및 내부 전극을 포함하고, 상기 비아 전극은 상기 복수의 세라믹 박판 각각에 형성된 비아 홀에 도전성 페이스트를 충진하고 열처리함으로써 형성되고, 상기 내부 전극은 상기 복수의 세라믹 박판 각각의 단면에 도전성 페이스트로 패턴을 인쇄하고 열처리함으로써 형성되고, 상기 다층 세라믹 기판은 상기 복수의 세라믹 박판 중 최상위 세라믹 박판을 제외한 나머지 세라믹 박판 각각의 단면에 비아 홀을 피해 본딩제를 도포하고, 상기 비아 전극과 상기 내부 전극을 통해 상기 복수의 세라믹 박판 각각이 전기적으로 접속되도록 상기 복수의 세라믹 박판을 정렬하여 적층하고, 상기 적층된 복수의 세라믹 박판을 소성 또는 열처리함으로써 생성될 수 있다.
본 발명은 다층 세라믹 기판의 제조 과정 중 각 층의 비아 홀의 정렬이 어긋나는 문제가 생기지 않는 다층 세라믹 기판의 제조 방법 및 상기 방법에 따라 제조된 다층 세라믹 기판을 제공할 수 있다.
본 발명은 다층 세라믹 기판의 제조 과정 중 각 층에 생기는 불량을 다층 세라믹 기판이 완성되기 전에 미리 확인하고 보수할 수 있는 다층 세라믹 기판의 제조 방법 및 상기 방법에 따라 제조된 다층 세라믹 기판을 제공할 수 있다.
본 발명은 다층 세라믹 기판의 층간에 형성되는 내부 전극에 의한 높이 차가 생기지 않는 다층 세라믹 기판의 제조 방법 및 상기 방법에 따라 제조된 다층 세라믹 기판을 제공할 수 있다.
본 발명은 서로 다른 소재를 갖는 세라믹 박판이 적층된 다층 세라믹 기판의 제조 방법 및 상기 방법에 따라 제조된 다층 세라믹 기판을 제공할 수 있다.
본 발명은 스페이스 트랜스포머에 접속되어 있는 프로브 핀의 평탄도 불량을 줄일 수 있는 스페이스 트랜스포머 제조 방법 및 상기 방법에 따라 제조된 스페이스 트랜스포머를 제공할 수 있다.
본 발명은 스페이스 트랜스포머에 접속되어 있는 프로브 핀의 내구성 강화, 비용절감 및 수월한 보수를 위한 스페이스 트랜스포머 제조 방법 및 상기 방법에 따라 제조된 스페이스 트랜스포머를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 세라믹 박판의 제조 방법을 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 다층 세라믹 기판의 제조 방법을 나타낸 도면이다.
도 3은 본 발명의 다른 일 실시예에 따른 다층 세라믹 기판의 제조 방법을 나타낸 도면이다.
도 4는 도 3의 실시예에 따라 제조된 다층 세라믹 기판의 구성을 나타낸 도면이다.
도 5는 본 발명의 다른 일 실시예에 따른 다층 세라믹 기판의 제조 방법을 나타낸 도면이다.
도 6은 본 발명의 다른 일 실시예에 따른 다층 세라믹 기판의 제조 방법을 나타낸 도면이다.
도 7은 도 5 또는 도 6의 실시예에 따라 제조된 다층 세라믹 기판의 구성을 나타낸 도면이다.
도 8은 본 발명의 일 실시예에 따른 다층 세라믹 기판의 제조 방법을 나타낸 도면이다.
도 9는 도 8의 실시예에 따라 제조된 다층 세라믹 기판의 구성을 나타낸 도면이다.
도 10은 본 발명의 일 실시예에 따른 스페이스 트랜스포머의 제조 방법을 나타낸 도면이다.
도 11은 도 10의 실시예에 따라 제조된 스페이스 트랜스포머의 정면도이다.
도 12는 도 10의 실시예에 따라 제조된 스페이스 트랜스포머의 상면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시를 위한 구체적인 내용을 설명한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지기능 등 이 분야의 기술자에게 자명한 사항으로서 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
먼저, 본 명세서에서 사용되는 용어는 다음과 같이 정의된다.
세라믹 재료는 열처리 공정을 거쳐 얻어지는 비금속무기재료를 의미한다. 세라믹은 세라믹스로 명명될 수 있다.
소성이란 조합된 원료를 높은 온도로 가열하여 단단하고 치밀한 구조를 가지는 경화성 물질을 만드는 공정을 말한다. 즉, 소성은 조합된 원료를 고온 가열하여 다른 성질을 갖는 화합물을 만드는 과정을 말한다.
열처리는 물질의 성질이 바뀌지 않는 범위 내에서 물질의 원래 기능을 부여하기 위하여 가열하는 것을 말한다
비아 홀은 다층 프린트 배선 기판 내에서 부품을 삽입하지 않은 채, 2층 또는 그 이상의 내부 도체간의 접속에 이용되는 도금 쓰루 홀을 말한다. 도금 쓰루 홀은 프린트 배선 기판의 관통 접속을 행하기 위하여 벽면에 금속을 석출시킨 구멍을 말한다. 비아 홀은 바이어 홀 또는 관통 홀으로 명명될 수 있다.
도전성 페이스트는 유동성이 있는 수지용액에 도체 분말, 바인더 등이 분산된 상태의 복합 재료를 의미한다.
에칭은 화학약품을 사용하여 금속, 세라믹스, 반도체 등의 표면을 부식시키는 것을 의미한다.
프로브 카드는 반도체의 동작을 검사하기 위하여 반도체 칩과 테스트 장비를 연결하는 장치를 의미한다. 프로브 카드에 장착되어 있는 프로브 바늘이 웨이퍼를 접촉하면서 전기를 보내고, 그 때 돌아오는 신호에 따라 불량 반도체 칩을 선별한다.
정전기 방전(Electro Static Discharge, ESD)은 마찰로 인하여 물체에 축적된 전하가 다른 물체와 접속하는 순간 순식간에 빠져나가는 정전기 현상을 말한다.
다층 세라믹 기판은 세라믹 재료를 사용한 박판을 다층으로 중첩시켜 각 층간이 전기적으로 접속된 기판을 말한다. 다층 세라믹 기판은 MLC(Multi Layer Ceramic) 기판으로 명명될 수 있다. 다층 세라믹 기판은 복수의 세라믹 박판으로 구성되고, 본 명세서에서 세라믹 박판은 세라믹 박판 한 층을 의미할 수 있다.
그린 시트는 알루미늄 분말 등을 용제, 가소제 등에 현탁시키고 이것을 시트 모양으로 하여 건조시킨 것을 말한다. 세라믹 그린 시트는 세라믹 분말을 이용해 만든 그린 시트를 말한다.
세라믹 박판 및 그의 제조 방법
도 1을 참조하여, 본 발명의 일 실시예에 따른 세라믹 박판 및 그의 제조 방법에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 세라믹 박판의 제조 방법을 나타낸 도면이다.
본 발명의 일 실시예에 따르면, 세라믹 박판을 제조하기 위하여 먼저 세라믹 파우더를 준비한다. 세라믹 파우더는, LTCC, mullite, BaO, SiO2, Al2O3, B2O3, CaO 중 어느 하나의 소재로 될 수 있고, 이러한 세라믹 파우더를 두 종류 이상 혼합한 것을 준비할 수 있다. 세라믹 파우더를 바인더, 가소제 및 유기용제와 혼합하여 슬러리를 만들고, 이를 시트 상으로 캐스팅한다. 세라믹 시트를 만드는 방법은 공지되어 있어 그에 따라 제작되거나 상용화된 것을 이용할 수 있다. 즉, PET 필름과 같은 이형지에 세라믹 시트가 접착된 상태로 유통되고 있다. 세라믹 시트의 두께는 5 내지 200마이크론(um)일 수 있다. 프로브 카드용 MLC를 제작할 경우, 기존에는 이러한 세라믹 시트에 대해 레이저 가공으로 비아 홀을 형성하고 비아 홀 내부에 도전성 페이스트를 채운 다음, 도전성 페이스트를 통해 패턴을 형성 하고, 여러층을 압착하여 붙인 후, 등방 소성을 실시하였다. 그러나 등방 소성의 성공률이 매우 낮아 제품 수율이 낮다는 점은 상술한 바와 같다.
본 발명의 일 실시예는 상기 세라믹 시트를 먼저 소성하여 세라믹 박판을 얻고, 이후 세라믹 박판에 필요한 가공을 할 수 있게 하였다. 얇은 세라믹 시트를 소성하면 일반적으로 평탄면을 유지한 세라믹 박판을 얻을 수 없다. 소성 과정에서 세라믹 시트의 모든 면에 대한 온도, 압력과 같은 변수가 동일하여야 하며, 이는 1500℃내외의 고온 소성 이후 상온에 이르는 냉각 과정에서, 세라믹 시트를 구성하는 입자 성분들의 열역학적 변수 내지 조성 입자들의 열적 행동이 동일하여야 스트레스로 인한 변형이 일어나지 않아 균일한 평탄면을 갖게 된다. 즉, 일반적인 소성 공정을 이용하여 얇은 세라믹 시트를 소성하면 두께가 200마이크론 이하의 얇은 세라믹 박판은 스트레스 현상을 겪어 거의 모두 크랙, 주름 등의 변형된 상태를 지니게 된다. 따라서, 본 발명의 일 실시예는 균일한 평탄면을 갖는 두께 20 내지 250마이크론의 세라믹 박판을 만들 수 있는, 다음과 같은 소성 방법을 안출하였다.
본 발명의 일 실시예에 따르면, 세라믹 박판을 제조하기 위하여 먼저 평탄면을 갖는 세라믹 정반을 준비한다. 상기 정반 위에 세라믹 시트를 올려 놓는다. 이때, 정반의 면적은 시트의 면적보다 넓어 마진부가 있어야 한다. 마진부에는 지주(스페이서)를 배치한다. 지주의 상단에는 다시 정반을 올려 놓는다. 지주의 높이, 즉, 정반과 정반 사이의 간격은 세라믹 시트의 두께보다 높지만 가급적이면 작게 한다. 지주의 높이는 예를 들면, 50 내지 1000마이크론 일 수 있다. 나아가, 여러 장의 세라믹 시트를 한 번에 소성하는 것이 생산적이므로 정반 위에 다시 다른 세라믹 시트를 놓고 지주를 세우며 그 위에 다시 정반을 놓는 식으로 반복 적층할 수 있다. 이와 같이 정반 사이에 세라믹 시트를 배치하여 1000 내지 1600℃의 고온으로 소성을 실시한다. 소성 시간은 세라믹 시트의 면적 및/또는 개수에 따라 달라질 수 있다. 예를 들면, 가로와 세로가 12인치인 세라믹 시트 1장을 소성할 경우, 고온 소성은 1 내지 5시간일 수 있다. 상기 소성은 무산소 환원 분위기 또는 대기분위기에서 실시된다. 이러한 소성 방법은 얇은 세라믹 시트에 대해 균일한 온도와 압력 분포를 조성하여 줄 수 있어 열응력이 발생 되는 것을 막아주며, 고온 소성 후, 냉각 단계를 조절함으로써 열 수축에 의한 변형 문제를 해소하여 매우 균일한 평탄면을 갖는 세라믹 박판을 제공한다. 이와 같이 하여 제조된 균일한 평탄면을 갖는 세라믹 박판의 두께는 20마이크론 정도의 매우 얇은 수준까지 도달할 수 있다. 그와 같이 얇은 두께를 가지면서도 시트가 아닌 소성된 단단한 기판인 강체 판 형태이기 때문에 후 가공의 정밀도는 크게 향상되면서도 핸들링 자체가 매우 쉬워진다. 앞서 언급한 프로브 카드용 다층 세라믹 기판의 경우, 상기와 같이 소성 제작된 두께 80마이크론 정도의 세라믹 박판을 이용하면 매우 높은 수율을 낼 수 있다.
다층 세라믹 기판 및 그의 제조 방법
도 2를 참조하여, 본 발명의 일 실시예에 따른 다층 세라믹 기판 및 그의 제조 방법을 설명한다.
도 2는 본 발명의 일 실시예에 따른 다층 세라믹 기판의 제조 방법을 나타낸 도면이다.
본 발명의 일 실시예에 따라 제조된 세라믹 박판에 레이저 가공으로 층별 비아 홀을 형성하고, 층별 비아 홀에 도전성 페이스트를 충진한다. 이 때, 도전성 페이스트는 Ag, Cu, Au, Pd, Pt, Ag-Pd, Ni, Mo, W 중 하나를 포함할 수 있고, 바람직하게는 Ag을 포함한다. 소성은 반드시 무산소 환경일 필요가 없으며, 도전성 페이스트로 Ag를 사용하는 경우, 도전성 페이스트 Ag는 대기분위기에서 700℃내지 900℃, 바람직하게는 800℃정도에서 소성될 수 있다. 소성 시간은 기판 개수와 면적에 따라 다를 수 있으며, 가로와 세로가 12인치인 다층 세라믹 기판 한 장일 경우, 0.5시간 내지 2시간일 수 있다.
도전성 페이스트가 충진된 층별 비아홀의 양/불량을 비젼으로 검사한다. 양품은 다음 단계를 밟고, 불량은 도체를 에칭 제거 후 재활용한다. 양품은 층별로 비아 홀을 위해 열처리하고 층별로 도체 패턴을 인쇄하여 양/불량을 비젼으로 검사한다. 양품인 경우, 인쇄된 도체 패턴을 열처리하고 다음 단계를 밟고, 불량은 도체를 에칭 제거 후 재활용할 수 있다. 양품은 층별로 본딩 재료를 인쇄하고 층들을 얼라인하여 적층 결합 후 결합체를 열처리한다. 완성된 결합체에 대해 전기적 및 기계적 특성을 검사한다.
이와 같이 하여 다층 세라믹 기판을 안정되게 공급할 수 있다. 또한, 상기 세라믹 박판의 가공 방법은 프로브 카드용 다층 세라믹 기판 외에 가공된 세라믹 박판을 필요로 하는 곳에 널리 응용될 수 있다. 이와 같은 다층 세라믹 기판의 제조 방법은 수율이 매우 높고, 도전성 페이스트의 소성 과정에서 문제 발생된 경우, 해당 층(layer)의 도체 부분을 에칭 용액으로 에칭 제거하여 세라믹 박판은 재활용할 수 있어 더더욱 효율적이다. 금속만 에칭하고 세라믹은 에칭되지 않게 하는 에칭용액은 당업계에 널리 알려진 바, 특별히 한정 나열하지 않는다.
도 3 및 도 4를 참조하여, 본 발명의 다른 일 실시예에 따른 다층 세라믹 기판 및 그의 제조 방법을 설명한다.
도 3은 본 발명의 다른 일 실시예에 따른 다층 세라믹 기판의 제조 방법을 나타낸 도면이다.
본 발명의 일 실시예에 따른 다층 세라믹 기판의 제조 방법은 다음의 단계를 포함한다. (1) 복수의 세라믹 그린 시트를 소성하여 복수의 세라믹 박판을 생성하는 단계, (2) 상기 복수의 세라믹 박판 각각에 비아 홀을 형성하는 단계, (3) 상기 복수의 세라믹 박판 각각의 비아 홀에 도전성 페이스트를 충진하고 열처리하여 비아 전극을 형성하는 단계, (4) 상기 복수의 세라믹 박판 각각의 단면에 도전성 페이스트로 패턴을 인쇄하고 열처리하여 내부 전극을 형성하는 단계, (5) 상기 복수의 세라믹 박판 중 최상위 세라믹 박판을 제외한 나머지 세라믹 박판 각각의 단면에 비아 홀을 피해 본딩제를 도포하는 단계, (6) 상기 비아 전극과 상기 내부 전극을 통해 상기 복수의 세라믹 박판 각각이 전기적으로 접속되도록 상기 복수의 세라믹 박판 각각을 정렬하여 적층하는 단계, (7) 상기 적층된 복수의 세라믹 박판을 열처리하는 단계.
상기 (1) 단계에서, 본 발명의 일 실시예는 복수의 세라믹 그린 시트를 소성하여 복수의 세라믹 박판을 생성할 수 있다. 즉, 본 발명의 일 실시예는 하나의 세라믹 그린 시트를 소성하여 하나의 세라믹 박판을 생성하고, 또 다른 하나의 세라믹 그린 시트를 소성하여 또 다른 하나의 세라믹 박판을 생성하는 형태로 복수의 세라믹 박판을 생성할 수 있다. 본 단계에서 소성 온도는 1000 내지 1500℃일 수 있다. 나아가, 상기 세라믹 그린 시트는 50 내지 600마이크론의 두께를 가질 수 있고, 상기 세라믹 박판은 10 내지 500마이크론의 두께를 가질 수 있다. 또한, 상기 세라믹 그린 시트 및 세라믹 박판의 지름은 12인치 이상일 수 있다. 나아가, 본 단계에서, 본 발명의 일 실시예는 무산소 환원 환경 또는 대기 환경에서 세라믹 그린 시트를 1시간 내지 5시간 동안 소성할 수 있다.
상기 (2) 단계에서, 본 발명의 일 실시예는 복수의 세라믹 박판 각각에 비아 홀을 형성할 수 있다. 본 발명의 일 실시예는 하나의 세라믹 박판에 하나 이상의 비아 홀을 형성할 수 있다. 이 때, 상기 비아 홀은 레이저 조사 및 케미칼 에칭 등의 공정을 통해 형성될 수 있다. 나아가, 상기 비아홀의 지름은 30 내지 200마이크론일 수 있다. 본 발명의 다른 일 실시예에 따르면, 한 층에 형성되는 비아 홀은 동일한 크기를 가질 수 있다. 구체적으로, 한 층에 형성되는 비아 홀의 크기가 같을 수 있는 것은 층별로 독립적으로 세라믹 박판을 생성하여 적층하는 방법을 사용하여 층 간 비아 홀의 정렬이 어긋나는 종래 문제를 해결했기 때문이다. 종래에는 세라믹 그린 시트의 적층 후 일괄적으로 소성하는 과정에서 발생하는 비아 홀의 정렬이 어긋나는 문제를 대비하기 위하여 왜곡이 심한 곳에는 비아 홀을 크게 만들었고 왜곡이 상대적으로 덜한 곳에는 비아 홀을 작게 만들었다. 이러한 종래 과정은 비아 홀의 크기가 다양해서 설계가 어렵고 비용 및/또는 시간 측면에서 불편함이 있었다.
상기 (3) 단계에서, 본 발명의 일 실시예는 복수의 세라믹 박판 각각의 비아 홀에 도전성 페이스트를 충진하고 열처리하여 비아 전극을 형성할 수 있다. 이 때, 세라믹 박판의 비아 홀에 도전성 페이스트를 충진하는 이유는 추후 층층이 쌓일 복수의 세라믹 박판 사이의 전기적 접속을 위함이다. 나아가, 본 단계의 도전성 페이스트에 사용되는 도체는 Ag, Cu, Au, Pd, Pt, Ag-Pd, Ni, Mo, W 중 하나 이상의 물질에 해당할 수 있다.
상기 (4) 단계에서, 본 발명의 일 실시예는 복수의 세라믹 박판 각각의 단면에 도전성 페이스트를 이용하여 패턴을 인쇄할 수 있다. 이 때, 세라믹 박판마다 인쇄되는 패턴은 다를 수 있다. 이 때, 인쇄되어 열처리된 패턴은 내부 전극에 해당할 수 있다. 본 발명의 일 실시예에 따르면, 상기 내부 전극의 두께는 1 내지 10마이크론 일 수 있다.
상기 (5) 단계에서, 본 발명의 일 실시예는 복수의 세라믹 박판 중 최상위 세라믹 박판을 제외한 나머지 세라믹 박판 각각의 단면에 비아 홀을 피해 본딩제를 도포할 수 있다. 이 때, 상기 최상위 세라믹 박판은 추후 복수의 세라믹 박판을 층층이 쌓았을 때 최상위 층에 위치할 세라믹 박판을 의미할 수 있다. 그리고, 본딩제는 세라믹 박판의 단면에 인쇄된 패턴에 영향을 주지 않는 재료로 패턴 위에 도포될 수 있다. 나아가, 상기 본딩제는 추후 적층될 세라믹 박판들을 접착시키는데 사용될 수 있다. 또한, 상기 본딩제는 무기물 및/또는 유기물일 수 있고, 무기물은 유리, 세라믹 등을 포함하고, 유기물은 에폭시 등을 포함할 수 있다. 본 발명의 일 실시예에 따르면, 상기 본딩제는 본딩층을 형성할 수 있고, 상기 본딩층의 두께는 2 내지 100마이크론일 수 있다.
상기 (6) 단계에서, 본 발명의 일 실시예는 상기 비아 전극과 상기 내부 전극을 통해 상기 복수의 세라믹 박판 각각이 전기적으로 접속되도록 복수의 세라믹 박판 각각을 정렬하여 층층이 쌓을 수 있다(적층할 수 있다). 즉, 한 층의 세라믹 박판의 표면에 인쇄된 패턴은 비아 홀을 통하여 다른 층의 세라믹 박판의 표면에 인쇄된 패턴과 전기적으로 접속될 수 있다. 다른 말로 하면, 한 층의 내부 전극은 해당 층의 비아 전극을 통해 하위 층의 내부 전극과 전기적으로 연결되고, 한 층의 내부 전극은 상위 층의 비아 전극을 통해 상위 층의 내부 전극과 전기적으로 연결될 수 있다. 최종적으로, 최하위층 입력단 전극과 최상층 측정단인 프로브 핀 단자가 전기적으로 연결될 수 있다.
상기 (7) 단계에서, 본 발명의 일 실시예는 적층된 복수의 세라믹 박판을 소성 또는 열처리할 수 있다. 즉, 본 발명의 일 실시예는 적층된 복수의 세라믹 박판을 소성 또는 열처리하여 복수의 세라믹 박판 각각의 단면에 도포된 본딩제를 녹임으로써 복수의 세라믹 박판을 서로 접착시킬 수 있다. 이 때, 상기 본딩제의 녹는점은 상기 본딩제를 구성하는 소재에 따라 다를 수 있다. 나아가, 이 과정에서 세라믹 박판, 세라믹 박판에 인쇄된 패턴 및/또는 세라믹 박판의 비아 홀에 충진된 도전성 페이스트까지 녹는 것을 방지하기 위하여, 상기 본딩제의 녹는점은 세라믹 박판의 녹는점, 패턴 인쇄에 사용된 도전성 페이스트의 녹는점(내부 전극재료의 녹는점) 및 비아 홀에 충진된 도전성 페이스트의 녹는점보다 낮을 수 있다. 이 때, 세라믹 박판의 녹는점은 상기 세라믹 박판을 구성하는 소재에 따라 다를 수 있다. 따라서, 본 발명의 일 실시예는 적층된 복수의 세라믹 박판을 본딩제의 녹는점보다 높고 세라믹 박판의 녹는점보다는 낮은 온도에서 소성 또는 열처리할 수 있다. 즉, 본 발명의 일 실시예는 세라믹 박판에 영향을 주지 않는 온도로 적층된 복수의 세라믹 박판을 소성 또는 열처리함으로써 세라믹 박판 자체에 생기는 크랙 등의 불량을 방지할 수 있다. 예를 들어, 본 발명의 일 실시예는 대기 환경에서 600℃ 내지 900℃바람직하게는 800℃로 적층된 복수의 세라믹 박판을 소성 또는 열처리할 수 있다. 이 때, 소성 또는 열처리 시간은 적층된 복수의 세라믹 박판의 개수 및 면적에 따라 다를 수 있다. 예를 들어, 적층된 복수의 세라믹 박판 각각의 지름이 12인치인 경우, 본 발명의 일 실시예는 적층된 복수의 세라믹 박판을 0.5시간 내지 2시간동안 소성 또는 열처리할 수 있다. 본 발명의 일 실시예는 상기 (1) 내지 (7) 단계를 거쳐 다층 세라믹 기판을 제조할 수 있다.
나아가, 본 발명의 일 실시예는 상기 (3) 단계 및/또는 상기 (4) 단계 이후, 복수의 세라믹 박판 각각의 비아 홀 및/또는 패턴의 전도성을 검사할 수 있다. 검사 결과, 전도성에 문제가 있는 경우, 본 발명의 일 실시예는 비아 홀 및/또는 패턴에 사용된 도전성 페이스트를 에칭 용액을 이용하여 에칭하고 다시 상기 (3) 단계 및/또는 상기 (4) 단계를 수행할 수 있다. 이 때, 상기 에칭 용액은 도전성 페이스트만 에칭하고 세라믹 박판은 에칭하지 않을 수 있다.
본 발명의 다른 일 실시예에 따르면, 내부 전극 또는 비아 전극에 사용되는 도전성 페이스트는 유리 성분을 0 내지 20프로 포함할 수 있다. 이 경우, 본딩제는 내부 전극 및 비아 전극을 피해서 세라믹 박판 위에 도포될 수 있다. 본딩제를 도포하고 복수의 세라믹 박판을 적층한 뒤 열처리하면 내부 전극에 포함된 일부 유리 성분이 도전성 페이스트의 상부 표면에 표출되어 얇은 유리 층을 형성함으로써 복수의 세라믹 박판을 보다 강하게 접착시킬 수 있다. 나아가, 내부 전극에 포함된 일부 유리 성분은 도전성 페이스트 하부에 존재하여 해당 층의 세라믹 박판과 내부 전극 사이의 접착력을 강화시킬 수 있다.
본 발명의 다른 일 실시예는 세라믹 박판의 단면에 비아 홀을 피해 본딩제를 도포하여 본딩층을 형성하고, 상기 비아 홀의 자리에는 상기 본딩층의 두께만큼 도전성 페이스트를 충진하여 복수의 세라믹 박판을 전기적으로 연결할 수 있다.
도 4는 도 3의 실시예에 따라 제조된 다층 세라믹 기판의 구성을 나타낸 도면이다.
본 발명의 일 실시예에 따른 다층 세라믹 기판(4010)은 적층된 복수의 세라믹 박판(4020)을 포함할 수 있다. 그리고, 상기 복수의 세라믹 박판 각각(4020)은 비아 전극(4030) 및 내부 전극(4040)을 포함할 수 있다. 이 때, 상기 비아 전극은 상기 복수의 세라믹 박판 각각에 형성된 비아 홀에 도전성 페이스트를 충진하고 열처리함으로써 형성될 수 있고, 상기 내부 전극은 상기 복수의 세라믹 박판 각각의 단면에 도전성 페이스트로 패턴을 인쇄하고 열처리함으로써 형성될 수 있다.
상기 복수의 세라믹 박판은 복수의 세라믹 그린 시트를 소성하여 생성될 수 있고, 상기 다층 세라믹 기판은 상기 복수의 세라믹 박판 중 최상위 세라믹 박판을 제외한 나머지 세라믹 박판 각각의 단면에 비아 홀을 피해 본딩제를 도포하고, 상기 비아 전극과 상기 내부 전극을 통해 상기 복수의 세라믹 박판 각각이 전기적으로 접속되도록 상기 복수의 세라믹 박판을 정렬하여 적층하고, 상기 적층된 복수의 세라믹 박판을 소성 또는 열처리함으로써 생성될 수 있다. 상기 다층 세라믹 기판의 제조 방법에 대한 상세한 설명은 도 3에서 전술하였다.
도 5를 참조하여, 본 발명의 다른 일 실시예에 따른 다층 세라믹 기판 및 그의 제조 방법을 설명한다.
도 5는 본 발명의 다른 일 실시예에 따른 다층 세라믹 기판의 제조 방법을 나타낸 도면이다.
본 발명의 일 실시예에 따른 다층 세라믹 기판의 제조 방법은 다음의 단계를 포함한다. (1) 복수의 세라믹 그린 시트를 소성하여 복수의 세라믹 박판을 생성하는 단계, (2) 상기 복수의 세라믹 박판 각각에 비아 홀을 형성하는 단계, (3) 상기 복수의 세라믹 박판 각각의 비아 홀에 도전성 페이스트를 충진하고 열처리하여 비아 전극을 형성하는 단계, (4) 상기 복수의 세라믹 박판 중 최상위 세라믹 박판을 제외한 나머지 세라믹 박판 각각의 단면에 도전성 페이스트로 패턴을 인쇄하고 열처리하여 내부 전극을 형성하는 단계, (5) 상기 복수의 세라믹 박판 중 최상위 세라믹 박판을 제외한 나머지 세라믹 박판 각각의 단면에 비아 홀을 피해 본딩제를 도포하는 단계, (6) 상기 비아 전극과 상기 내부 전극을 통해 상기 복수의 세라믹 박판 각각이 전기적으로 접속되도록 상기 복수의 세라믹 박판 각각을 정렬하여 적층하는 단계, (7) 상기 적층된 복수의 세라믹 박판을 소성 또는 열처리하는 단계, (8) 상기 최상위 세라믹 박판의 단면에 외부 전극을 형성하는 단계, (9) 상기 복수의 세라믹 박판 중 최하위 세라믹 박판의 상기 패턴이 인쇄된 단면의 반대면에 외부 전극을 형성하는 단계.
상기 (1), (2), (5), (6) 및 (7) 단계에 대한 설명은 도 3에 따른 실시예의 해당 단계에 대한 설명으로 대체한다.
상기 (3) 단계에서, 본 발명의 일 실시예는 복수의 세라믹 박판 각각의 비아 홀에 도전성 페이스트를 충진하고 열처리하여 비아 전극을 형성할 수 있다. 이 때, 상기 비아 전극은 도전성 페이스트가 충진된 비아 홀 자체를 의미할 수 있다.
상기 (4) 단계에서, 본 발명의 일 실시예는 복수의 세라믹 박판 중 최상위 세라믹 박판을 제외한 나머지 세라믹 박판 각각의 단면에 도전성 페이스트로 패턴을 인쇄하고 열처리하여 내부 전극을 형성할 수 있다. 이 때, 상기 내부 전극은 세라믹 박판의 단면에 인쇄된 패턴 자체를 의미할 수 있다. 나아가, 상기 내부 전극은 비아 전극과 전기적으로 접속될 수 있다. 즉, 본 발명의 일 실시예는 본 단계에서 최상위 세라믹 박판에는 패턴을 인쇄하지 않을 수 있다.
상기 (8) 단계에서, 본 발명의 일 실시예는 최상위 세라믹 박판의 표면에 외부 전극을 인쇄할 수 있다. 즉, 본 발명의 일 실시예는 복수의 세라믹 박판을 적층하고 소성 또는 열처리한 이후에 최상위 세라믹 박판의 표면에 외부 전극을 형성할 수 있다. 이 때, 상기 외부 전극은 복수의 세라믹 박판 외부로 노출된 전극으로서 도전성 페이스트의 도포 등을 통해 형성될 수 있다.
상기 (9) 단계에서, 본 발명의 일 실시예는 복수의 세라믹 박판 중 최하위 세라믹 박판의 패턴이 기 인쇄된 단면의 반대면에 외부 전극을 형성할 수 있다. 이 때, 상기 최하위 세라믹 박판은 적층된 복수의 세라믹 박판 중 최하위 층에 위치한 세라믹 박판을 의미할 수 있다. 이 때, 상기 외부 전극은 복수의 세라믹 박판 외부로 노출된 전극으로서 도전성 페이스트의 도포 등을 통해 형성될 수 있다. 즉, 본 발명의 일 실시예는 복수의 세라믹 박판을 적층하고 소성 또는 열처리한 이후에 최하위 세라믹 박판의 외부 단면에 비아전극 위치에 맞추어 외부 전극을 인쇄할 수 있다. 이로써, 본 발명의 일 실시예는 다층 세라믹 기판의 최상위 세라믹 박판의 외부 전극과 최하위 세라믹 박판의 외부 전극을 각 층의 세라믹 박판에 존재하는 비아 전극을 통해 전기적으로 접속시킬 수 있다. 결국, 최상위 세라믹 박판의 외부 전극, 최하위 세라믹 박판의 외부 전극, 각 층의 내부 전극은 각 층의 비아 전극을 통해 전기적으로 연결될 수 있다. 본 발명의 일 실시예는 상기 (1) 내지 (9) 단계를 거쳐 다층 세라믹 기판을 제조할 수 있다.
도 6을 참조하여, 본 발명의 다른 일 실시예에 따른 다층 세라믹 기판 및 그의 제조 방법을 설명한다.
도 6은 본 발명의 다른 일 실시예에 따른 다층 세라믹 기판의 제조 방법을 나타낸 도면이다.
본 발명의 일 실시예에 따른 다층 세라믹 기판의 제조 방법은 다음의 단계를 포함한다. (1) 복수의 세라믹 그린 시트를 소성하여 복수의 세라믹 박판을 생성하는 단계, (2) 상기 복수의 세라믹 박판 각각에 비아 홀을 형성하는 단계, (3) 상기 복수의 세라믹 박판 각각의 비아 홀에 도전성 페이스트를 충진하고 열처리하여 비아 전극을 형성하는 단계, (4) 상기 복수의 세라믹 박판 중 최상위 세라믹 박판을 제외한 나머지 세라믹 박판 각각의 단면에 도전성 페이스트로 패턴을 인쇄하고 열처리하여 내부 전극을 형성하는 단계, (5) 상기 최상위 세라믹 박판의 단면에 외부 전극을 형성하는 단계, (6) 상기 복수의 세라믹 박판 중 최하위 세라믹 박판의 상기 내부 전극이 형성된 단면의 반대면에 외부 전극을 형성하는 단계, (6) 상기 복수의 세라믹 박판 중 최상위 세라믹 박판을 제외한 나머지 세라믹 박판 각각의 단면에 비아 홀을 피해 본딩제를 도포하는 단계, (7) 상기 비아 전극, 상기 내부 전극 및 상기 외부 전극을 통해 상기 복수의 세라믹 박판 각각이 전기적으로 접속되도록 상기 복수의 세라믹 박판 각각을 정렬하여 적층하는 단계, (8) 상기 적층된 복수의 세라믹 박판을 소성 또는 열처리하는 단계.
상술한 본 발명의 일 실시예는 도 5에 따른 실시예와 달리, 복수의 세라믹 박판을 적층하기 전에 최상위 세라믹 박판 및 최하위 세라믹 박판의 단면에 외부 전극을 형성할 수 있다. 본 실시예의 나머지 단계에 대한 설명은 도 5에 따른 실시예의 해당 단계에 대한 설명으로 대체한다.
도 7은 도 5 또는 도 6의 실시예에 따라 제조된 다층 세라믹 기판의 구성을 나타낸 도면이다.
본 발명의 일 실시예에 따른 다층 세라믹 기판(7010)은 적층된 복수의 세라믹 박판(7020, 7030, 7040)을 포함할 수 있다. 그리고, 상기 복수의 세라믹 박판은 최상위 세라믹 박판(7030) 및 최하위 세라믹 박판(7040)을 포함할 수 있다. 나아가, 다층 세라믹 기판 내부에 위치하는 세라믹 박판 각각(7020)은 비아 전극(7050) 및/또는 내부 전극(7060)을 포함할 수 있고, 다층 세라믹 기판의 최외곽에 위치하는 최상위 세라믹 박판(7030) 및 최하위 세라믹 박판(7040)은 비아 전극(7050), 내부 전극(7060) 및/또는 외부 전극(7070)을 포함할 수 있다.
상기 다층 세라믹 기판의 제조 방법에 대한 상세한 설명은 도 5 및 도 6에서 전술하였다.
층별 소재가 다른 다층 세라믹 기판 및 그의 제조 방법
도 8 및 도 9를 참조하여, 본 발명의 일 실시예에 따른 다층 세라믹 기판 및 그의 제조 방법을 설명한다.
도 8은 본 발명의 일 실시예에 따른 다층 세라믹 기판의 제조 방법을 나타낸 도면이다.
본 발명의 일 실시예에 따른 다층 세라믹 기판의 제조 방법은 다음의 단계를 포함한다. (1) 복수의 제 1 세라믹 그린 시트를 소성하여 복수의 제 1 세라믹 박판을 생성하는 단계, (2) 상기 제 1 세라믹 그린 시트의 소재와 다른 소재를 갖는 제 2 세라믹 그린 시트를 소성하여 제 2 세라믹 박판을 생성하는 단계, (3) 상기 복수의 제 1 세라믹 박판 및 상기 제 2 세라믹 박판 각각에 비아 홀을 형성하는 단계, (4) 상기 복수의 제 1 세라믹 박판 및 상기 제 2 세라믹 박판 각각의 비아 홀에 도전성 페이스트를 충진하고 열처리하여 비아 전극을 형성하는 단계, (5) 상기 복수의 제 1 세라믹 박판 및 상기 제 2 세라믹 박판 각각의 단면에 도전성 페이스트로 패턴을 인쇄하고 열처리하여 내부 전극을 형성하는 단계, (6) 상기 복수의 제 1 세라믹 박판 및 상기 제 2 세라믹 박판 중 최상위 세라믹 박판을 제외한 나머지 세라믹 박판 각각의 단면에 비아 홀을 피해 본딩제를 도포하는 단계, (7) 상기 비아 전극과 상기 내부 전극을 통해 상기 복수의 제 1 세라믹 박판 및 상기 제 2 세라믹 박판 각각이 전기적으로 접속되도록 상기 복수의 제 1 세라믹 박판 및 상기 제 2 세라믹 박판 각각을 정렬하여 적층하는 단계, (8) 상기 적층된 복수의 제 1 세라믹 박판 및 제 2 세라믹 박판을 소성 또는 열처리하는 단계.
상기 (2) 단계에서, 본 발명의 일 실시예에 따르면, 상기 제 2 세라믹 박판은 상기 제 1 세라믹 박판의 소재와 전기적 물성이 다른 소재를 가질 수 있다. 예를 들어, 특정 층에 인쇄되는 패턴이 복잡한 경우, 그 특정 층에만 유전율이 적합한 소재의 세라믹 박판을 사용함으로써, 세라믹 박판의 두께 및 패턴의 면적을 다른 층과 동일하게 유지한 채, 해당 층의 패턴을 용이하게 설계할 수 있다. 다른 예로, 제조된 다층 세라믹 기판은 특정 범위의 임피던스 값을 가져야 하는데, 모든 층이 동일한 소재를 갖는 다층 세라믹 기판의 경우 상기 임피던스 값을 갖도록 설계되기가 쉽지 않을 수 있다. 이 때, 본 실시예는 다층 세라믹 기판을 구성하는 특정 층의 소재를 자유롭게 구성할 수 있으므로, 전체 다층 세라믹 기판이 상기 임피던스 값을 갖도록 설계하기가 용이할 수 있다. 본 발명의 다른 일 실시예에 따르면, 상기 제 2 세라믹 박판은 상기 제 1 세라믹 박판의 소재보다 강도가 좋은 소재를 가질 수 있다. 이로써, 다층 세라믹 기판 전체의 곡강도를 개선할 수 있다. 본 발명의 다른 일 실시예에 따르면, 상기 제 2 세라믹 박판은 상기 제 1 세라믹 박판의 소재와 다른 소재를 가짐으로써 다층 세라믹 기판의 전체 제조 공정을 보다 용이하게 개선할 수 있다. 예를 들어, 본 발명의 일 실시예는 전체 층 중 내부 전극 없이 비아 홀만 필요한 특정 층에는 내부 전극 설계의 고려 없이 비아 홀 형성에 용이한 소재(예를 들어, 비아 홀 가공이 용이한 소재)를 사용함으로써 설계에 소요되는 시간 및 비용을 개선할 수 있다. 본 발명의 다른 일 실시예에 따르면, 상기 제 2 세라믹 박판은 상기 제 1 세라믹 박판의 소재와 다른 기능을 하는 소재를 가질 수 있다. 예를 들어, 상기 제 2 세라믹 박판은 정전기 방전 현상(ESD) 및/또는 펄스성으로 나타나는 주파수 펄스 노이즈(pulse noise)를 제거하는 기능성 소재 또는 노이즈 필터 설계가 된 자성 소재를 가질 수 있다. 부연하면, 기존에는 층간 전기적 신호의 노이즈 제거를 위하여 층간에 복수의 그라운드 층을 삽입했었는데, 이는 모든 층의 소재를 동일하게 사용해야하는 설계의 한계 때문이었다. 하지만, 상기 자성 소재를 사용하면 그라운드 층을 여러 층 삽입할 필요가 없다.
상기 (1), (3) 내지 (8) 단계에 대한 설명은 도 3에 따른 실시예의 해당 단계에 대한 설명으로 대체한다.
본 발명의 다른 일 실시예에 따르면, 다층 세라믹 기판에서 상기 제 1 세라믹 박판과 소재가 다른 상기 제 2 세라믹 박판은, 전체 구조물인 다층 세라믹 기판의 곡강도, 안정성 및 설계 용이성 등을 강화하기 위하여, 전체 층 중에 한 층 이상에 배치될 수 있다. 여기서, 곡강도는 다층 세라믹 기판 전체의 굽힘 강도를 말한다.
본 발명의 다른 일 실시예에 따르면, 다층 세라믹 기판은 상기 제 1 세라믹 박판 및 상기 제 2 세라믹 박판뿐만 아니라, 상기 제 1 세라믹 박판 및 상기 제 2 세라믹 박판의 소재와 다른 소재를 갖는 세라믹 박판을 포함할 수 있다.
본 발명의 다른 일 실시예에 따르면, 상술한 실시예에 따른 상기 (2) 단계를 전술한 도 5의 실시예 또는 도 6의 실시예에 추가하여, 층별 소재가 다른 다층 세라믹 기판을 제조할 수 있다.
도 9는 도 8의 실시예에 따라 제조된 다층 세라믹 기판의 구성을 나타낸 도면이다.
본 발명의 일 실시예에 따른 다층 세라믹 기판(9010)은 복수의 제 1 세라믹 박판(9020) 및 제 2 세라믹 박판(9030)을 포함할 수 있다. 그리고, 상기 복수의 제 1 세라믹 박판(9020) 및 제 2 세라믹 박판(9030) 각각은 비아 전극(9040) 및 내부 전극(9050)을 포함할 수 있다.
상기 다층 세라믹 기판의 제조 방법에 대한 상세한 설명은 도 8에서 전술하였다.
프로브 핀의 내구성 강화를 위한 스페이스 트랜스포머 및 그의 제조 방법
도 10, 11 및 12를 참조하여, 본 발명의 일 실시예에 따른 스페이스 트랜스포머 및 그의 제조 방법을 설명한다.
도 10은 본 발명의 일 실시예에 따른 스페이스 트랜스포머의 제조 방법을 나타낸 도면이다.
본 발명의 일 실시예에 따른 스페이스 트랜스포머의 제조 방법은 다음의 단계를 포함한다.
(1) 복수의 세라믹 그린 시트를 소성하여 복수의 세라믹 박판을 생성하는 단계, (2) 상기 복수의 세라믹 박판 각각에 비아 홀을 형성하는 단계, (3) 상기 형성된 비아 홀에 도전성 페이스트를 충진하고 열처리하여 비아 전극을 형성하는 단계, (4) 상기 복수의 세라믹 박판 각각의 단면에 도전성 페이스트로 패턴을 인쇄하고 열처리하여 내부 전극을 형성하는 단계, (5) 상기 복수의 세라믹 박판 각각의 단면에 비아 홀을 피해 본딩제를 도포하는 단계, (6) 상기 비아 전극과 상기 내부 전극을 통해 상기 복수의 세라믹 박판 각각이 전기적으로 접속되도록 상기 복수의 세라믹 박판 각각을 정렬하여 적층하는 단계, (7) 상기 적층된 복수의 세라믹 박판을 소성 또는 열처리하여 다층 세라믹 기판을 생성하는 단계, (8) 세라믹 그린 시트를 소성하여 프로브 핀 고정용 세라믹 박판을 생성하는 단계, (9) 상기 프로브 핀 고정용 세라믹 박판에 프로브 핀의 바닥면의 형상을 갖는 홀을 형성하는 단계, (10) 상기 형성된 홀의 측면에 전극 재료를 도포하는 단계, (11) 상기 다층 세라믹 기판의 상부 표면에 상기 홀과 맞닿을 부분을 피해 본딩제를 도포하는 단계, (12) 상기 다층 세라믹 기판의 상부 표면에 형성된 내부 전극과 상기 프로브 핀 고정용 세라믹 박판에 형성된 홀이 맞닿도록 상기 다층 세라믹 기판에 상기 프로브 핀 고정용 세라믹 박판을 적층하는 단계, (13) 상기 적층된 다층 세라믹 기판 및 프로브 핀 고정용 세라믹 박판을 소성 또는 열처리하는 단계, (14) 상기 홀 안에 존재하는 상기 다층 세라믹 기판의 내부 전극 위에 땜납을 형성하는 단계, (15) 상기 홀에 상기 프로브 핀을 삽입하여 상기 땜납을 압착 단계, (16) 상기 땜납을 열처리하여 상기 프로브 핀을 상기 홀 및 상기 다층 세라믹 기판의 내부 전극에 고정시키는 단계.
상기 (1) 내지 (7) 단계에 대한 설명은 도 3에 따른 실시예의 해당 단계에 대한 설명으로 대체한다.
상기 (8) 단계에서, 본 발명의 일 실시예는 새로운 세라믹 그린 시트를 소성하여 프로브 핀 고정용 세라믹 박판(11050)을 생성할 수 있다.
상기 (9) 단계에서, 본 발명의 일 실시예는 프로브 핀 고정용 세라믹 박판(11050)에 프로브 핀(11010)의 바닥면의 형상을 갖는 홀(11080)을 형성할 수 있다. 이 때, 프로브 핀의 바닥면의 형상을 가져야하는 이유는 프로브 핀을 상기 홀에 삽입하여 고정하기 위함이다. 본 발명의 일 실시예에 따르면, 프로브 핀이 상기 홀에 삽입되었을 때, 상기 홀과 상기 프로브 핀의 측면 간격(11090)은 20마이크론 이하의 거리를 갖도록 설계될 수 있다. 본 발명의 일 실시예는 상기 프로브 핀 고정용 세라믹 박판이 세라믹 소재로 이루어져 있기 때문에, 박판의 깨짐 없이, 박판의 단면에 홀을 형성할 수 있다. 본 발명의 일 실시예에 따르면, 상기 홀이 형성되는 상기 프로브 핀 고정용 세라믹 박판의 두께는 20 내지 100마이크론일 수 있다. 나아가, 본 발명의 일 실시예에 따르면, 상기 홀은 상기 프로브 핀 고정용 세라믹 박판과 맞닿아 있는 다층 세라믹 기판(11030)의 내부 전극(11070)이 존재하는 위치에 형성될 수 있다. 그리고, 상기 프로브 핀은 땜납을 통해 상기 홀에 삽입되고 고정되어 다층 세라믹 기판(11030)의 내부 전극(11070)과 전기적으로 연결될 수 있다.
상기 (10) 단계에서, 본 발명의 일 실시예는 상기 형성된 홀(11080)의 측면에 전극 재료(11040)를 도포할 수 있다. 이 때, 상기 전극 재료는 Ag, Cu, Au, Ni, Sn 등에 해당할 수 있고, 땜납(11020)을 이용해 프로브 핀(11010)을 상기 프로브 핀 고정용 세라믹 박판(11050)에 고정시키기 위해 사용될 수 있다.
상기 (11) 단계에서, 본 발명의 일 실시예는 다층 세라믹 기판(11030)의 상부 표면에 상기 홀(11080)과 맞닿을 부분을 피해 본딩제(11060)를 도포할 수 있다. 이 때, 본딩제(11060)은 다층 세라믹 기판(11030)의 층간을 접착시키기 위해 사용하는 본딩제와 동일할 수 있다. 본딩제에 대한 상세한 설명은 전술하였다.
상기 (12) 단계에서, 본 발명의 일 실시예는 다층 세라믹 기판의 상부 표면에 형성된 내부 전극(11070)과 상기 프로브 핀 고정용 세라믹 박판에 형성된 홀(11080)이 맞닿도록 상기 다층 세라믹 기판에 상기 프로브 핀 고정용 세라믹 박판을 적층할 수 있다. 즉, 생성된 다층 세라믹 기판 위에 프로브 핀 고정용 세라믹 박판을 한 층 더 적층할 수 있다.
상기 (13) 단계에서, 본 발명의 일 실시예는 적층된 다층 세라믹 기판 및 프로브 핀 고정용 세라믹 박판을 소성 또는 열처리할 수 있다.
상기 (14) 단계에서, 본 발명의 일 실시예는 상기 홀 안에 존재하는 상기 다층 세라믹 기판의 내부 전극(11070) 위에 땜납(11020)을 형성할 수 있다. 이 때, 상기 땜납은 크림 솔더(solder)의 공 형상을 가질 수 있다. 본 발명의 일 실시예에 따르면, 상기 홀은 상기 홀이 형성되는 박판을 관통하는 홀으로서 상기 땜납이 형성되는 상기 홀의 바닥은 다층 세라믹 기판의 내부 전극(11070)의 상면이 될 수 있다.
상기 (15), (16) 단계에서, 본 발명의 일 실시예는 상기 홀(11080)에 상기 프로브 핀(11010)을 삽입하여 상기 땜납을 압착할 수 있다. 나아가, 본 발명의 일 실시예는 상기 땜납을 열처리하여 프로브 핀을 상기 홀 및 상기 다층 세라믹 기판의 내부 전극(11070)에 고정시킬 수 있다. 구체적으로, 열처리와 동시에 상기 프로브 핀으로 압착을 가함으로써 상기 땜납(11020)은 액체로 변하여 상기 홀과 상기 프로브 핀의 사이에 흘러들어가고 그대로 굳음으로써 상기 프로브 핀을 상기 홀에 고정시킬 수 있다. 이로써, 본 발명의 일 실시예는 상기 프로브 핀의 하면뿐만 아니라 모든 측면을 프로브 핀 고정용 세라믹 박판에 고정시킬 수 있다. 나아가, 상기 프로브 핀은 굳어진 납을 통해 다층 세라믹 기판의 내부 전극(11070)에 전기적으로 연결될 수 있다.
본 발명의 다른 일 실시예는 프로브 핀 고정용 세라믹 박판에 복수 개의 홀을 형성할 수 있고, 상기 형성된 복수 개의 홀에 땜납을 마스크 프린팅이나 디스팬싱 방법으로 일괄적으로 형성할 수 있다. 그리고, 상기 형성된 홀의 개수와 같은 수의 프로브 핀은 상기 형성된 복수 개의 홀의 위치와 일치되도록 배열된 고정판(지그, jig)에 부착 및 역삽입될 수 있다. 그리고, 이 고정판에 부착된 복수 개의 프로브 핀을 일괄적으로 상기 복수 개의 홀에 삽입할 수 있다. 이 후, 형성된 땜납을 일괄적으로 열처리함으로써 복수 개의 프로브 핀을 복수 개의 홀에 고정시키고나서, 복수 개의 프로브 핀을 상기 고정판으로부터 탈착시킬 수 있다. 상술한 방법을 통해, 시간 및 비용 측면에서 효율적으로 프로브 핀을 다층 세라믹 기판에 고정시킬 수 있다.
본 발명의 다른 일 실시예는, 프로브 핀 고정용 세라믹 박판을 다층 세라믹 기판에 적층하기 전에, 프로브 핀 고정용 세라믹 박판과 맞닿을 다층 세라믹 기판의 상면에 존재하는 내부 전극의 위치를 고려하여 홀을 형성하고, 그 이후에 다층 세라믹 기판 위에 프로브 핀 고정용 세라믹 박판을 적층할 수 있다.
도 11은 도 10의 실시예에 따라 제조된 스페이스 트랜스포머의 정면도이다.
본 발명의 일 실시예에 따른 스페이스 트랜스포머(11200)는 적층된 다층 세라믹 기판(11030) 및 프로브 핀 고정용 세라믹 박판(11050)을 포함할 수 있다. 그리고, 상기 다층 세라믹 기판을 구성하는 복수의 세라믹 박판 각각은 비아 전극 및 내부 전극을 포함할 수 있다. 상기 프로브 핀 고정용 세라믹 박판(11050)은 프로브 핀(11010)의 바닥면의 형상을 갖는 홀(11080) 및 상기 홀의 측면에 도포되어 상기 프로브 핀(11010)을 상기 홀(11080)에 고정시키기 위한 전극 재료(11040)를 포함할 수 있다. 나아가, 상기 스페이스 트랜스포머는 땜납(11020) 및 상기 전극 재료(11040)를 통해 상기 홀에 고정되는 상기 프로브 핀(11010)을 포함할 수 있다. 구체적으로, 상기 프로브 핀은 상기 홀에 형성된 땜납(11020)을 열처리함으로써 다층 세라믹 기판(11030) 및 프로브 핀 고정용 세라믹 박판(11050)에 고정될 수 있다.
상기 스페이스 트랜스포머의 제조 방법에 대한 상세한 설명은 도 10에서 전술하였다.
도 11의 11100은 프로브 핀을 삽입 및 압착하기 직전의 모습을 나타낸 도면이고, 11200은 프로브 핀을 삽입 및 압착하고 땜납을 열처리하여, 프로브 핀을 프로브 핀 고정용 세라믹 박판에 고정시킨 후의 완성된 스페이스 트랜스포머의 모습을 나타낸 도면이다. 11060은 프로브 핀 고정용 세라믹 박판을 다층 세라믹 기판에 접착하기 위한 본딩제를 나타내고, 11030은 다층 세라믹 기판을 나타낸다. 나머지, 도 11에 대한 상세한 설명은 도 10의 설명 부분에서 전술하였다.
도 12는 도 10의 실시예에 따라 제조된 스페이스 트랜스포머의 상면도이다.
도 12에 대한 상세한 설명은 도 10의 설명 부분에서 전술하였다.
본 발명의 보호범위가 이상에서 명시적으로 설명한 실시예의 기재와 표현에 제한되는 것은 아니다. 또한, 본 발명이 속하는 기술분야에서 자명한 변경이나 치환으로 말미암아 본 발명이 보호범위가 제한될 수도 없음을 다시 한 번 첨언한다.
발명을 실시하기 위한 구체적인 내용 부분에서 설명

Claims (5)

  1. 복수의 세라믹 그린 시트를 세라믹 그린 시트별로 독립적으로 소성하여 복수의 세라믹 박판을 생성하는 단계;
    상기 복수의 세라믹 박판 각각에 비아 홀을 형성하는 단계;
    상기 복수의 세라믹 박판 각각에 형성된 비아 홀에 세라믹 박판별로 독립적으로 도전성 페이스트를 충진하고 열처리하여 비아 전극을 형성하는 단계;
    상기 복수의 세라믹 박판 각각의 단면에 세라믹 박판별로 독립적으로 도전성 페이스트로 패턴을 인쇄하고 열처리하여 내부 전극을 형성하는 단계;
    상기 복수의 세라믹 박판 각각의 단면에 세라믹 박판별로 독립적으로 비아 홀을 피해 본딩제를 도포하는 단계;
    세라믹 박판의 단면에 형성된 내부 전극과 세라믹 박판을 관통하는 비아 전극이 전기적으로 접속됨으로써 상기 복수의 세라믹 박판 각각이 서로 전기적으로 연결되도록 상기 복수의 세라믹 박판 각각을 정렬하여 적층하는 단계; 및
    상기 적층된 복수의 세라믹 박판을 일괄적으로 상기 본딩제의 녹는점보다 높고 상기 도전성 페이스트의 녹는점보다 낮으며 상기 소성 시 온도보다 낮은 온도로 저온 열처리하여 상기 적층된 복수의 세라믹 박판을 구성하는 각 층의 세라믹 박판을 서로 접착시키는 단계를 포함하되,
    상기 저온 열처리에 의해, 상기 본딩제는 상기 본딩제의 위아래에 적층된 두 세라믹 박판 사이에서 본딩층을 형성하는 것을 특징으로 하는 다층 세라믹 기판 제조 방법.
  2. 제 1 항에 있어서,
    상기 도전성 페이스트는 유리 성분을 포함하는 것을 특징으로 하는 다층 세라믹 기판 제조 방법.
  3. 제 1 항에 있어서,
    상기 비아 전극 또는 상기 내부 전극의 전도성을 검사하여, 전도성에 문제가 있는 경우, 상기 비아 홀의 도전성 페이스트 또는 상기 패턴의 도전성 페이스트를 에칭 용액을 이용하여 애칭하고 상기 비아 홀을 재충진하거나 상기 패턴을 재인쇄하는 다층 세라믹 기판 제조 방법.
  4. 제 1 항에 있어서,
    상기 복수의 세라믹 박판 각각의 두께는 10 내지 500마이크론이고, 상기 본딩제가 형성하는 본딩층의 두께는 2 내지 100마이크론이고, 상기 복수의 세라믹 박판 각각의 지름은 12인치 이상인 다층 세라믹 기판 제조 방법.
  5. 복수의 세라믹 박판이 적층되어 형성되는 다층 세라믹 기판으로서,
    상기 복수의 세라믹 박판은 복수의 세라믹 그린 시트를 소성하여 생성되고,
    상기 복수의 세라믹 박판 각각은 비아 전극 및 내부 전극을 포함하고, 상기 비아 전극은 상기 복수의 세라믹 박판 각각에 형성된 비아 홀에 도전성 페이스트를 충진하고 열처리함으로써 형성되고, 상기 내부 전극은 상기 복수의 세라믹 박판 각각의 단면에 도전성 페이스트로 패턴을 인쇄하고 열처리함으로써 형성되고,
    상기 다층 세라믹 기판은 상기 복수의 세라믹 박판 각각의 단면에 비아 홀을 피해 본딩제를 도포하고, 세라믹 박판의 단면에 형성된 내부 전극과 세라믹 박판을 관통하는 비아 전극이 전기적으로 접속됨으로써 상기 복수의 세라믹 박판 각각이 서로 전기적으로 연결되도록 상기 복수의 세라믹 박판을 정렬하여 적층하고, 상기 적층된 복수의 세라믹 박판을 일괄적으로 상기 본딩제의 녹는점보다 높고 상기 도전성 페이스트의 녹는점보다 낮으며 상기 소성 시 온도보다 낮은 온도로 저온 열처리하여 상기 적층된 복수의 세라믹 박판을 구성하는 각 층의 세라믹 박판을 서로 접착시킴으로써 생성되고,
    상기 저온 열처리에 의해, 상기 본딩제는 상기 본딩제의 위아래에 적층된 두 세라믹 박판 사이에서 본딩층을 형성하는 것을 특징으로 하는 다층 세라믹 기판.
KR1020180051547A 2017-06-29 2018-05-04 다층 세라믹 기판 및 그의 제조 방법 KR102005274B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20170082316 2017-06-29
KR1020170082316 2017-06-29

Publications (2)

Publication Number Publication Date
KR20190002290A KR20190002290A (ko) 2019-01-08
KR102005274B1 true KR102005274B1 (ko) 2019-07-31

Family

ID=64741671

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020180051547A KR102005274B1 (ko) 2017-06-29 2018-05-04 다층 세라믹 기판 및 그의 제조 방법
KR1020180051556A KR102019794B1 (ko) 2017-06-29 2018-05-04 프로브 핀의 내구성 강화를 위한 스페이스 트랜스포머 및 그의 제조 방법
KR1020180051550A KR102019790B1 (ko) 2017-06-29 2018-05-04 층별 소재가 다른 다층 세라믹 기판 및 그의 제조 방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020180051556A KR102019794B1 (ko) 2017-06-29 2018-05-04 프로브 핀의 내구성 강화를 위한 스페이스 트랜스포머 및 그의 제조 방법
KR1020180051550A KR102019790B1 (ko) 2017-06-29 2018-05-04 층별 소재가 다른 다층 세라믹 기판 및 그의 제조 방법

Country Status (6)

Country Link
US (1) US11419218B2 (ko)
EP (1) EP3647299A4 (ko)
JP (1) JP7008369B2 (ko)
KR (3) KR102005274B1 (ko)
CN (1) CN110678434B (ko)
WO (1) WO2019004609A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220016758A (ko) * 2020-08-03 2022-02-10 주식회사 디아이티 적층체 내부의 열을 방출하는 수단을 구비한 다층 세라믹 기판 및 그의 제조 방법
KR20220042691A (ko) 2020-09-28 2022-04-05 주식회사 디아이티 본딩층의 절연성을 이용한 다층 세라믹 기판 및 그의 제조 방법
KR102477474B1 (ko) 2022-09-22 2022-12-14 주식회사 디아이티 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극 및 그의 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102212007B1 (ko) * 2019-04-10 2021-02-04 주식회사 디아이티 층간 접착성 향상을 위한 다층 세라믹 기판 및 그의 제조 방법
KR102211998B1 (ko) * 2019-04-10 2021-02-04 주식회사 디아이티 상이한 열팽창 계수를 갖는 상하면을 구비한 다층 세라믹 기판 및 그의 제조 방법
CN110911798A (zh) * 2019-12-02 2020-03-24 武汉凡谷电子技术股份有限公司 一种介质滤波器加工方法和装置
CN111900092B (zh) * 2020-07-31 2022-01-28 中电科思仪科技股份有限公司 具有耐摩擦区域电路图形微波薄膜电路制作方法及其电路
CN112004325A (zh) * 2020-09-07 2020-11-27 中国振华集团云科电子有限公司 一种多层异质熟瓷结构薄膜元器件及电路板制备方法
CN112074106A (zh) * 2020-09-07 2020-12-11 中国振华集团云科电子有限公司 一种多层异质熟瓷基片高精度对位堆叠的方法
KR102528873B1 (ko) * 2020-09-28 2023-05-04 주식회사 디아이티 측면에 전극이 형성되는 다층 세라믹 기판 및 그의 제조 방법
CN112867270B (zh) * 2021-02-02 2023-01-24 沪士电子股份有限公司 一种使用导电膏印制高速线路板的方法及高速线路板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4705320B2 (ja) * 2003-08-22 2011-06-22 日本特殊陶業株式会社 多層セラミック基板の製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62244197A (ja) * 1986-04-17 1987-10-24 株式会社　タムラ製作所 焼成済セラミツク板を使つた多層基板製造法
JPH05267854A (ja) * 1992-03-24 1993-10-15 Mitsubishi Materials Corp セラミック多層配線基板及びその製造方法
JPH0697958A (ja) 1992-09-14 1994-04-08 Nippon Telegr & Teleph Corp <Ntt> セル転送品質制御方法
JPH0697658A (ja) * 1992-09-14 1994-04-08 Toshiba Corp 多層回路基板
KR0179404B1 (ko) * 1993-02-02 1999-05-15 모리시타 요이찌 세라믹기판과 그 제조방법
US6413620B1 (en) * 1999-06-30 2002-07-02 Kyocera Corporation Ceramic wiring substrate and method of producing the same
JP3646587B2 (ja) * 1999-10-27 2005-05-11 株式会社村田製作所 多層セラミック基板およびその製造方法
JP2002344138A (ja) 2001-05-14 2002-11-29 Taiyo Yuden Co Ltd セラミック積層体の製造方法
US6916670B2 (en) 2003-02-04 2005-07-12 International Business Machines Corporation Electronic package repair process
JP2005093946A (ja) * 2003-09-19 2005-04-07 Ngk Spark Plug Co Ltd セラミック配線基板及びそれを用いた部品実装済み配線基板
CN100589680C (zh) 2003-11-14 2010-02-10 株式会社村田制作所 导电糊及多层陶瓷基板
JP4454390B2 (ja) * 2004-05-27 2010-04-21 京セラ株式会社 グリーンシート積層体、およびセラミック構造体の製造方法
CN101414597B (zh) 2004-08-06 2010-09-15 联合材料公司 半导体元件搭载部件、半导体装置及摄像装置
US7649270B2 (en) 2004-08-06 2010-01-19 A. L. M. T. Corp. Collective substrate, semiconductor element mount, semiconductor device, imaging device, light emitting diode component and light emitting diode
CN100485910C (zh) * 2004-12-02 2009-05-06 株式会社村田制作所 电子元器件及其制造方法
CN100584146C (zh) * 2005-04-19 2010-01-20 Tdk株式会社 多层陶瓷基板及其制造方法
WO2007049458A1 (ja) * 2005-10-26 2007-05-03 Murata Manufacturing Co., Ltd. 積層型電子部品、電子装置および積層型電子部品の製造方法
KR100875625B1 (ko) * 2005-11-14 2008-12-24 티디케이가부시기가이샤 복합 배선 기판 및 그 제조 방법
JP2008034828A (ja) * 2006-06-30 2008-02-14 Ngk Spark Plug Co Ltd Ｉｃ検査用治具に用いる多層セラミック基板及び多層セラミック基板の製造方法
JP2009033369A (ja) * 2007-07-26 2009-02-12 Sony Corp 記録装置、再生装置、記録再生装置、撮像装置、記録方法およびプログラム
JP5293605B2 (ja) * 2007-09-10 2013-09-18 株式会社村田製作所 セラミック多層基板及びその製造方法
JP2009158576A (ja) * 2007-12-25 2009-07-16 Ngk Spark Plug Co Ltd 電子部品検査治具用多層セラミック基板
JP2009177011A (ja) * 2008-01-25 2009-08-06 Ferrotec Ceramics Corp 導電性部材ならびにそれを用いた部品および装置
JP5233637B2 (ja) * 2008-04-02 2013-07-10 日立金属株式会社 多層セラミック基板、及び電子部品
KR20090121527A (ko) 2008-05-22 2009-11-26 박한영 실리콘 웨이퍼 재생방법 및 그 재생장치
KR100978664B1 (ko) * 2008-10-23 2010-08-30 삼성전기주식회사 미소결 다층 세라믹 기판 및 무수축 다층 세라믹 기판의 제조방법
JP2011040604A (ja) * 2009-08-12 2011-02-24 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
US8637794B2 (en) * 2009-10-21 2014-01-28 Lam Research Corporation Heating plate with planar heating zones for semiconductor processing
US9324589B2 (en) * 2012-02-28 2016-04-26 Lam Research Corporation Multiplexed heater array using AC drive for semiconductor processing
KR102093157B1 (ko) * 2014-12-01 2020-03-25 삼성전기주식회사 다층 세라믹 기판
WO2017061324A1 (ja) * 2015-10-09 2017-04-13 日立金属株式会社 多層セラミック基板の製造方法
CN105407649A (zh) * 2015-11-12 2016-03-16 深圳恒宝士线路板有限公司 一种填充金属线路的陶瓷pcb制造方法
JP6724481B2 (ja) * 2016-03-30 2020-07-15 日立金属株式会社 セラミック基板及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4705320B2 (ja) * 2003-08-22 2011-06-22 日本特殊陶業株式会社 多層セラミック基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220016758A (ko) * 2020-08-03 2022-02-10 주식회사 디아이티 적층체 내부의 열을 방출하는 수단을 구비한 다층 세라믹 기판 및 그의 제조 방법
KR102558809B1 (ko) * 2020-08-03 2023-07-24 주식회사 디아이티 적층체 내부의 열을 방출하는 수단을 구비한 다층 세라믹 기판 및 그의 제조 방법
KR20220042691A (ko) 2020-09-28 2022-04-05 주식회사 디아이티 본딩층의 절연성을 이용한 다층 세라믹 기판 및 그의 제조 방법
KR102477474B1 (ko) 2022-09-22 2022-12-14 주식회사 디아이티 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극 및 그의 제조방법

Also Published As

Publication number Publication date
CN110678434B (zh) 2022-06-14
US20200084894A1 (en) 2020-03-12
JP2020521340A (ja) 2020-07-16
KR20190002291A (ko) 2019-01-08
KR20190002292A (ko) 2019-01-08
KR20190002290A (ko) 2019-01-08
EP3647299A4 (en) 2021-03-24
US11419218B2 (en) 2022-08-16
KR102019794B1 (ko) 2019-09-09
KR102019790B1 (ko) 2019-09-09
WO2019004609A1 (ko) 2019-01-03
CN110678434A (zh) 2020-01-10
JP7008369B2 (ja) 2022-01-25
EP3647299A1 (en) 2020-05-06

Similar Documents

Publication Publication Date Title
KR102005274B1 (ko) 다층 세라믹 기판 및 그의 제조 방법
KR101926922B1 (ko) 검사용 배선기판
US7903426B2 (en) Multilayer electronic component, electronic device, and method for producing multilayer electronic component
JP5445985B2 (ja) プローブカード及びその製造方法
TWI555985B (zh) 用於探針卡之板件、製造該板件之方法，及探針卡
US9326378B2 (en) Thin-film wiring substrate and substrate for probe card
US7236347B2 (en) Ceramic structure, method for manufacturing ceramic structure, and nonreciprocal circuit device
JP6687100B1 (ja) 半導体素子テストのための多層セラミック基板およびその製造方法
JP2010003871A (ja) 配線基板およびプローブカードならびに電子装置
TWI728775B (zh) 多層陶瓷基板及其製造方法
JP2011009698A (ja) 配線基板およびプローブカードならびに電子装置
KR101855275B1 (ko) 세라믹 다층회로 기판의 제조방법
JP6418918B2 (ja) プローブカード用回路基板およびそれを備えたプローブカード
JP4841234B2 (ja) ビアアレイキャパシタ内蔵配線基板の製造方法
JP2010177383A (ja) 多層セラミック基板及びその製造方法並びにプローブカード
JP6776490B2 (ja) 半導体検査装置及びその製造方法
KR100935973B1 (ko) 무수축 세라믹 기판의 제조방법
KR101046134B1 (ko) 세라믹 기판 및 그 제조방법과 이를 이용한 전기장치
JP2019096817A (ja) 配線基板およびプローブ基板
JP2014107390A (ja) 配線基板およびそれを用いた多層配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant