JPS62244197A - 焼成済セラミツク板を使つた多層基板製造法 - Google Patents

焼成済セラミツク板を使つた多層基板製造法

Info

Publication number
JPS62244197A
JPS62244197A JP8865386A JP8865386A JPS62244197A JP S62244197 A JPS62244197 A JP S62244197A JP 8865386 A JP8865386 A JP 8865386A JP 8865386 A JP8865386 A JP 8865386A JP S62244197 A JPS62244197 A JP S62244197A
Authority
JP
Japan
Prior art keywords
fired ceramic
ceramic plates
ceramic plate
multilayer board
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8865386A
Other languages
English (en)
Inventor
可伸 安部
幸春 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Original Assignee
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp filed Critical Tamura Corp
Priority to JP8865386A priority Critical patent/JPS62244197A/ja
Publication of JPS62244197A publication Critical patent/JPS62244197A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、焼成済セラミック板を使った多層基板製造法
に関するものである。
(従来の技術) 従来、セラミック板を使った多層基板製造法としては、
焼成前のセラミック板であるグリーンシート上に導体部
を形成する方法および焼成済のセラミック板上に導体部
、絶nvsを交互に形成する方法等がある。
(発明が解決しようとする問題点) しかし、従来は、焼成済のセラミック板を複数枚重ね合
せることにより多層基板を製造するものはなかった。
本発明の目的は、焼成済のセラミック板を複数枚重ね合
せて多層基板を製造する方法を提供することにある。
〔発明の構成〕
(問題点を解決するための手段と作用)本発明は、焼成
済のセラミック板11.12.13を複数枚重ね合せて
接着剤31で接着し、スルーホール41の導通を得るた
めにスルーホール41に対応する接着剤部分42を専用
溶解液で溶解除去した後、導電材料51をスルーホール
41に充填し、各層間の導通を得る。
(実施例) 以下、本発明を図面に示す一実施例を参照して詳細に説
明する。
まず第1図に示されるように、必要なスルーホール用の
穴加工をした複数枚(ここでは3枚)の焼成済セラミッ
ク板11.12.13の上面に、それぞれ蒸着、スパッ
タリング、めっき、厚膜法等により導体21、抵抗22
等を形成する。
そして第2図に示されるように、ベースとなる焼成済セ
ラミック板11の上面に前記2枚の焼成済セラミック板
12.13を、各セラミック板間の接着面に例えばポリ
イミド樹脂接着剤31をスピンコーター等で5〜10μ
程度に極薄く塗布して重ね合せ、約150〜230℃で
約30分間熱圧着して仮接着する。
このあと、専用溶解液(エッヂヤント)をスルーホール
41に流し込み、この溶解液でスルーホール41に対応
する接着剤部分42を第3図に示されるように溶解した
後、約350℃で約30分間熱圧着して本接着する。
このあと第4図に示されるように、前記各スルーホール
41および前記溶解液による溶解部分43に78融はん
だ、クリームはんだ、各種導体ペースト、導電性エポキ
シ樹脂(ポリマー)等の導電材料51を充填し、各層間
の導通を完成する。
さらに必要に応じて基板搭載部品を表面実装式で、また
はスルーホール41に部品のピンを挿入して装着するよ
うにしてもよい。
前記ベースとなる焼成済セラミック板11は広く使われ
ている0、635 am厚のものを使い、その上側のセ
ラミック板12.13は極薄の例えば100μ以下のも
のを使うとよいが、本発明はそれに限定されるものでは
ない。
〔発明の効果〕
本発明によれば、複数枚の焼成済セラミック板の間にあ
るスルーホール部分の接着剤を専用溶解液で溶解し、ス
ルーホールおよび前記溶解部分に54電材料を充填する
ことにより各層間の導通を図るようにしたから、複数枚
の焼成済セラミック板を使った多層基板の製造が可能に
なった。
【図面の簡単な説明】
図は本発明の多m基板製造法の一実施例を示すもので、
第1図は接着前の各焼成済セラミック板の断面図、第2
図はその各セラミック板を重ね合せて接着した状態の断
面図、第3図はその接着剤を溶解液で溶解した状態の断
面図、第4図は導電材料を充填した状態の断面図である
。 11、12.13・・焼成済セラミック板、21・・導
体、22・・抵抗、31・・接着剤、41・・スルーホ
ール、42・・スルーホールに対応する接着剤部分、4
3・・溶解部分、51・・導電材料。

Claims (1)

    【特許請求の範囲】
  1. (1)必要なスルーホール用の穴加工をした複数枚の焼
    成済セラミック板上に導体、抵抗等を形成し、これらの
    複数枚の焼成済セラミック板の接着面に接着剤をごく薄
    く均一に塗布した後、その複数枚の焼成済セラミック板
    を重ね合せて接着し、各スルーホールに対応する接着剤
    部分を専用溶解液で溶解し、各スルーホールおよび前記
    溶解された部分に導電材料を充填することにより、各層
    間の導通を図ることを特徴とする焼成済セラミック板を
    使った多層基板製造法。
JP8865386A 1986-04-17 1986-04-17 焼成済セラミツク板を使つた多層基板製造法 Pending JPS62244197A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8865386A JPS62244197A (ja) 1986-04-17 1986-04-17 焼成済セラミツク板を使つた多層基板製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8865386A JPS62244197A (ja) 1986-04-17 1986-04-17 焼成済セラミツク板を使つた多層基板製造法

Publications (1)

Publication Number Publication Date
JPS62244197A true JPS62244197A (ja) 1987-10-24

Family

ID=13948780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8865386A Pending JPS62244197A (ja) 1986-04-17 1986-04-17 焼成済セラミツク板を使つた多層基板製造法

Country Status (1)

Country Link
JP (1) JPS62244197A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062522A (ja) * 2008-09-05 2010-03-18 Samsung Electro-Mechanics Co Ltd セラミック多層回路基板及びその製造方法
JP2020521340A (ja) * 2017-06-29 2020-07-16 ディーアイティー カンパニー リミテッドDit Co.,Ltd. 多層セラミック基板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062522A (ja) * 2008-09-05 2010-03-18 Samsung Electro-Mechanics Co Ltd セラミック多層回路基板及びその製造方法
US8106306B2 (en) 2008-09-05 2012-01-31 Samsung Electro-Mechanics Co., Ltd. Ceramic multi-layer circuit substrate and manufacturing method thereof
JP2020521340A (ja) * 2017-06-29 2020-07-16 ディーアイティー カンパニー リミテッドDit Co.,Ltd. 多層セラミック基板及びその製造方法

Similar Documents

Publication Publication Date Title
US3614832A (en) Decal connectors and methods of forming decal connections to solid state devices
JP3059568B2 (ja) 多層プリント回路基板の製造方法
JPS58209133A (ja) 電気接続方法及びそれを利用する個人カ−ド
JP2857237B2 (ja) 多層回路基板の製造方法
JPH03283493A (ja) 多層配線基板及びその製造方法
JPS62244197A (ja) 焼成済セラミツク板を使つた多層基板製造法
JP2542794B2 (ja) 配線板の製造方法
JPS63182886A (ja) プリント配線板およびその製法
JPH02164096A (ja) 多層電子回路基板とその製造方法
JPH03280496A (ja) 多層基板の電子部品実装構造及びその実装方法
JPH0265194A (ja) 厚膜素子を有するプリント配線板の製造方法
JPH03101194A (ja) 多層プリント配線基板の接続方法
JPH0249651Y2 (ja)
JPH0727622Y2 (ja) チップ状セラミック電子部品
JPH02105595A (ja) 混成集積回路
JPS59134803A (ja) チツプ抵抗体の製造方法
JPS58114497A (ja) セラミツク多層回路基板およびその製造方法
JPS61270896A (ja) セラミツク基板の製造方法
JPS62250690A (ja) 多層回路基板の製造方法
JPH039634B2 (ja)
JPH0546296Y2 (ja)
JPS61139093A (ja) セラミツク多層印刷配線板
JP2562797Y2 (ja) 配線基板
JPH0636601Y2 (ja) 回路基板
JPS6350861B2 (ja)