JPS61139093A - セラミツク多層印刷配線板 - Google Patents
セラミツク多層印刷配線板Info
- Publication number
- JPS61139093A JPS61139093A JP59260553A JP26055384A JPS61139093A JP S61139093 A JPS61139093 A JP S61139093A JP 59260553 A JP59260553 A JP 59260553A JP 26055384 A JP26055384 A JP 26055384A JP S61139093 A JPS61139093 A JP S61139093A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- multilayer printed
- conductive pattern
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はセラミック多層印刷配線板に関する。
近年は、セラミック基板に厚膜導体パターン等をを多層
に印刷形成した印刷配線板が使用されている。
に印刷形成した印刷配線板が使用されている。
このようなセラミック多層印刷配線板には、導体パター
ン層間の絶縁が確実であることが要望されている。
ン層間の絶縁が確実であることが要望されている。
従来のセラミック多層印刷配線板は第４図の断面図に示
すように、セラミック基板１の表面に所望の第１の導体
パターン２が厚膜印刷され、第１の導体パターン２の表
面の一部には、チップ部品６が実装されている。
すように、セラミック基板１の表面に所望の第１の導体
パターン２が厚膜印刷され、第１の導体パターン２の表
面の一部には、チップ部品６が実装されている。
また、チップ部品６が実装された表面以外の第１の導体
パターン２上には、２層に誘電体層（例えば４０μｍ厚
のガラスペースト）３が印刷形成され、誘電体層３の表
面には、第２の導体パターン４が厚膜印刷形成されてい
る。
パターン２上には、２層に誘電体層（例えば４０μｍ厚
のガラスペースト）３が印刷形成され、誘電体層３の表
面には、第２の導体パターン４が厚膜印刷形成されてい
る。
第１の導体パターン２と第２の導体パターン４とは、誘
電体層３に設けた穴に穴埋め導体５を埋設して、穴埋め
導体５で接続している。
電体層３に設けた穴に穴埋め導体５を埋設して、穴埋め
導体５で接続している。
このように誘電体層３を２層に厚膜印刷することにより
、それぞれの誘電体層のピンホールが重なることのない
ようにして、絶縁耐力の向上を計っている。
、それぞれの誘電体層のピンホールが重なることのない
ようにして、絶縁耐力の向上を計っている。
しかしながら上記従来のセラミック多層印刷配線板は、
誘電体層自体の絶縁耐力が低いことに起因して、絶縁耐
力の信頼度が低いという問題点がある。
誘電体層自体の絶縁耐力が低いことに起因して、絶縁耐
力の信頼度が低いという問題点がある。
ｃ問題点を解決するための手段〕
上記従来の問題点は、一方の面に形成された導電パター
ンと他方の面に形成された中間層導体パターンとが、所
望に接続されてなるセラミック基板が、該中間層導体パ
ターンの空白部を埋めてなる誘電体層により接着積層さ
れてなる、本発明のセラミック多層印刷配線板により解
決される。
ンと他方の面に形成された中間層導体パターンとが、所
望に接続されてなるセラミック基板が、該中間層導体パ
ターンの空白部を埋めてなる誘電体層により接着積層さ
れてなる、本発明のセラミック多層印刷配線板により解
決される。
〔作用〕
上記本発明の手段によれば、セラミック基板は、従来の
ガラスペーストの誘電体層に比較して、はぼ３倍の絶縁
耐力があり、且つセラミック基板を所望の厚さに形成す
ることが容易であるので、絶縁耐力が高い信頼度のセラ
ミック多層印刷配線板を得ることができる。
ガラスペーストの誘電体層に比較して、はぼ３倍の絶縁
耐力があり、且つセラミック基板を所望の厚さに形成す
ることが容易であるので、絶縁耐力が高い信頼度のセラ
ミック多層印刷配線板を得ることができる。
また、中間層導体パターンの空白部を埋めるように誘電
体層を厚膜印刷した後に、セラミック基板を重ね合わせ
、焼成することにより容易に積層することができる。
体層を厚膜印刷した後に、セラミック基板を重ね合わせ
、焼成することにより容易に積層することができる。
以下図示実施例により、本発明の要旨を具体的に説明す
る。
る。
第１図は本発明の１実施例のセラミック多層印刷配線板
の断面図、第２図は中間層導体パターンの平面図、第３
図は他の１実施例の要所断面図である。
の断面図、第２図は中間層導体パターンの平面図、第３
図は他の１実施例の要所断面図である。
第１図及び第２図において、セラミック基板１０の一方
の表面には、導電パターン１１が厚膜印刷され焼成形成
されている。また、他方の表面には、詳細を第２図に示
すような、所望のパターンの中間層導体パターン１２が
厚膜印刷され焼成形成されている。
の表面には、導電パターン１１が厚膜印刷され焼成形成
されている。また、他方の表面には、詳細を第２図に示
すような、所望のパターンの中間層導体パターン１２が
厚膜印刷され焼成形成されている。
中間層導体パターン１２と導電パターン１１とは、セラ
ミック基板１０の所望の位置に設けた穴に、埋設された
穴埋め導体１６により所望に接続されている。
ミック基板１０の所望の位置に設けた穴に、埋設された
穴埋め導体１６により所望に接続されている。
一方、セラミック基板１４の一方の表面には、導電パタ
ーン１５が厚膜印刷され、セラミック基板１４の所望の
個所の穴に穴埋め導体１７を埋めて、セラミック基板１
０の表面に形成した中間層導体パターン１２と、接続す
るようにしである。
ーン１５が厚膜印刷され、セラミック基板１４の所望の
個所の穴に穴埋め導体１７を埋めて、セラミック基板１
０の表面に形成した中間層導体パターン１２と、接続す
るようにしである。
そして、セラミック基板１０の中間Ｎ導体パターン１２
の部分を残して、セラミック基板１０の表面に誘電体層
１３を厚膜印刷して、焼成前に、セラミック基板１４の
導電パターン１５側とは反対側の表面を重ね合わせ、そ
の後焼成して、セラミック基板１０とセラミック基板１
４とを接着積層している。
の部分を残して、セラミック基板１０の表面に誘電体層
１３を厚膜印刷して、焼成前に、セラミック基板１４の
導電パターン１５側とは反対側の表面を重ね合わせ、そ
の後焼成して、セラミック基板１０とセラミック基板１
４とを接着積層している。
その後、導電゛パターン１１の所望の個所にチップ部品
１８が、導電パターン１５の所望の個所にチップ部品１
９がそれぞれ実装されている。
１８が、導電パターン１５の所望の個所にチップ部品１
９がそれぞれ実装されている。
上述のようなセラミック多層印刷配線板は、セラミック
基板１０．１４を、所望の高電圧に耐える、板厚に形成
することが容易であるので、導電パターン１１、中間層
導体パターン１２、及び導電パターン１５間の絶縁耐力
の信頼度が高い。
基板１０．１４を、所望の高電圧に耐える、板厚に形成
することが容易であるので、導電パターン１１、中間層
導体パターン１２、及び導電パターン１５間の絶縁耐力
の信頼度が高い。
また、誘電体層を焼成することにより、簡単に、複数の
セラミック基板を接着積層することができるというメリ
ットがある。
セラミック基板を接着積層することができるというメリ
ットがある。
さらにまた、セラミック基板上の導体パターンにチップ
部品を実装することは容易である。よって、セラミック
基板の両外側面に、チップ部品を実装することができる
セラミンク多層印刷配線板である。
部品を実装することは容易である。よって、セラミック
基板の両外側面に、チップ部品を実装することができる
セラミンク多層印刷配線板である。
第３図において、セラミック基板１０及びセラミック基
板１４には、対応した位置に導電パターン１５゜中間層
導体パターン１２．及び導電パターン１１を、接続する
穴が設けられ、それぞれの穴には、穴埋め導体２３が埋
設されている。
板１４には、対応した位置に導電パターン１５゜中間層
導体パターン１２．及び導電パターン１１を、接続する
穴が設けられ、それぞれの穴には、穴埋め導体２３が埋
設されている。
そして、穴埋め導体２３を連通ずるスルーホール２０が
設けられ、例えば銅材よりなる導体ピン２１が、スルー
ホール２０を貫通している。導体ピン２１の両端部はそ
れぞれ、導電パターン１５．導電パターン１１に半田２
２により固着されている。
設けられ、例えば銅材よりなる導体ピン２１が、スルー
ホール２０を貫通している。導体ピン２１の両端部はそ
れぞれ、導電パターン１５．導電パターン１１に半田２
２により固着されている。
このように、導体ピン２１がスルーホール２０を貫通し
ているので、多数のセラミック基板を積層した場合に、
それぞれの導電パターン間の位置合わせが容易であり、
且つまた、セラミック基板が互いにずれる恐れもない。
ているので、多数のセラミック基板を積層した場合に、
それぞれの導電パターン間の位置合わせが容易であり、
且つまた、セラミック基板が互いにずれる恐れもない。
以上説明したように本発明は、導電パターン間の絶縁耐
力の信頼度が高く、またセラミック基板の積層接着が容
易で、且つまた、両外側面にチップ部品を実装−するこ
とができる等、実用上で優れた効果がある。
力の信頼度が高く、またセラミック基板の積層接着が容
易で、且つまた、両外側面にチップ部品を実装−するこ
とができる等、実用上で優れた効果がある。
第１図は本発明の１実施例の断面図、
第２図は中間層導体パターンの平面図、第３図は他の１
実施例の要所断面図、 第４図は従来のセラミック多層印刷配線板の断面図であ
る。 図において、 １、１０．１４はセラミック基板、 ２は第１の導体パターン、 ４は第２の導体パターン、 ３．１３は誘電体層、 ５、１６，１７．２３は穴埋め導体、 ６、１８．１９はチップ部品、 １１．１５は導電パターン、 １２は中間層導体パターン、 ２０はスルーホール、 ２１は導体ピンをそれぞれ示す。
実施例の要所断面図、 第４図は従来のセラミック多層印刷配線板の断面図であ
る。 図において、 １、１０．１４はセラミック基板、 ２は第１の導体パターン、 ４は第２の導体パターン、 ３．１３は誘電体層、 ５、１６，１７．２３は穴埋め導体、 ６、１８．１９はチップ部品、 １１．１５は導電パターン、 １２は中間層導体パターン、 ２０はスルーホール、 ２１は導体ピンをそれぞれ示す。
Claims (3)
- （１）一方の面に形成された導電パターンと他方の面に
形成された中間層導体パターンとが、所望に接続されて
なるセラミック基板が、該中間層導体パターンの空白部
を埋めてなる誘電体層により、接着積層されてなること
を特徴とするセラミック多層印刷配線板。 - （２）前記導電パターンと前記中間層導体パターンとを
接続する手段が、穴埋め導体であることを特徴とする特
許請求の範囲第１項に記載のセラミック多層印刷配線板
。 - （３）前記導電パターンと前記中間層導体パターン、及
び他方のセラミック基板の導電パターンとを接続する手
段が、それぞれの該セラミック基板に設けたスルーホー
ルを貫通する導体ピンであることを特徴とする特許請求
の範囲第１項に記載のセラミック多層印刷配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59260553A JPS61139093A (ja) | 1984-12-10 | 1984-12-10 | セラミツク多層印刷配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59260553A JPS61139093A (ja) | 1984-12-10 | 1984-12-10 | セラミツク多層印刷配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61139093A true JPS61139093A (ja) | 1986-06-26 |
Family
ID=17349554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59260553A Pending JPS61139093A (ja) | 1984-12-10 | 1984-12-10 | セラミツク多層印刷配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61139093A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02249294A (ja) * | 1989-03-23 | 1990-10-05 | Mitsubishi Mining & Cement Co Ltd | Ｌｃ内蔵形セラミックス基板 |
| JPH03257893A (ja) * | 1990-03-07 | 1991-11-18 | Fujitsu Ltd | 多層配線基板の製造方法 |
-
1984
- 1984-12-10 JP JP59260553A patent/JPS61139093A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02249294A (ja) * | 1989-03-23 | 1990-10-05 | Mitsubishi Mining & Cement Co Ltd | Ｌｃ内蔵形セラミックス基板 |
| JPH03257893A (ja) * | 1990-03-07 | 1991-11-18 | Fujitsu Ltd | 多層配線基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04263486A (ja) | 焼結導体配線基板とその製造方法 | |
| JPS5826826B2 (ja) | 集積回路用セラミック・パッケ−ジ | |
| JP4111222B2 (ja) | 表面実装型部品 | |
| JPS61139093A (ja) | セラミツク多層印刷配線板 | |
| JPH06224587A (ja) | シ−ルド層を有する可撓性回路基板 | |
| JP2712295B2 (ja) | 混成集積回路 | |
| TW202110293A (zh) | 高密度多層基板以及高密度多層基板的製造方法 | |
| WO2019198241A1 (ja) | 部品内蔵基板の製造方法及び部品内蔵基板 | |
| JPH01258446A (ja) | 混成集積回路の多層厚膜基板 | |
| JPH03280496A (ja) | 多層基板の電子部品実装構造及びその実装方法 | |
| JPS5998597A (ja) | 多層プリント配線板 | |
| US20020166697A1 (en) | Circuit board construction | |
| KR200158231Y1 (ko) | 멀티 세라믹 기판 | |
| JPH0274099A (ja) | 電子部品内蔵多層樹脂基板 | |
| JPS6362396A (ja) | スル−ホ−ルを有した基板構造 | |
| JPS6149499A (ja) | フレキシブル多層配線基板 | |
| KR20020065261A (ko) | 세라믹 적층 부품 및 그 제조 방법 | |
| JPH0546296Y2 (ja) | ||
| JPH0347341Y2 (ja) | ||
| JPH06851Y2 (ja) | セラミック多層配線基板 | |
| JPH039634B2 (ja) | ||
| JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
| JPH01194500A (ja) | 多層配線基板 | |
| JP3365777B6 (ja) | 多層プリント配線板の製造方法 | |
| JPH1065342A (ja) | 多層回路基板およびその製造方法 |