JPH01194500A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JPH01194500A JPH01194500A JP63018986A JP1898688A JPH01194500A JP H01194500 A JPH01194500 A JP H01194500A JP 63018986 A JP63018986 A JP 63018986A JP 1898688 A JP1898688 A JP 1898688A JP H01194500 A JPH01194500 A JP H01194500A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- parts
- holes
- substrate
- burying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract 6
- 239000010410 layer Substances 0.000 claims 3
- 239000002356 single layer Substances 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 12
- 239000004020 conductor Substances 0.000 abstract description 12
- 229910052802 copper Inorganic materials 0.000 abstract description 12
- 239000010949 copper Substances 0.000 abstract description 12
- 239000011347 resin Substances 0.000 abstract description 7
- 229920005989 resin Polymers 0.000 abstract description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052737 gold Inorganic materials 0.000 abstract description 3
- 239000010931 gold Substances 0.000 abstract description 3
- 238000007650 screen-printing Methods 0.000 abstract description 3
- 238000007747 plating Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 4
- 229910000831 Steel Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はプリント配線回路ハイブリッドＩＣ回路等のチ
ップ部品を高密度に実装する多層配線基板に関する。
ップ部品を高密度に実装する多層配線基板に関する。
（従来技術）
第２図は多層銅張り積層板を使用した従来の構造例の断
面図を示す。図において２００は両面銅張り板、２０１
は配線パターン、２０２はスルーホール１．２０３は配
線パターン、２０４はワイアボンドパッド部、２０５は
表面実装部品、２０６は能動ベアチップ部品、２０７は
ボンディングワイア、２０８はチップコート、２１０は
片面銅張り板、２１２はスルーホールを示す。
面図を示す。図において２００は両面銅張り板、２０１
は配線パターン、２０２はスルーホール１．２０３は配
線パターン、２０４はワイアボンドパッド部、２０５は
表面実装部品、２０６は能動ベアチップ部品、２０７は
ボンディングワイア、２０８はチップコート、２１０は
片面銅張り板、２１２はスルーホールを示す。
（発明が解決しようとする問題点）
本従来例は４層の多層例で、配線パターン２０１とスル
ーホール２０２を形成した両面銅張り板２．００の両面
に、接着剤を介して片面銅張り板２１０の銅張り面を外
側にして張り付け、多層銅張り積層板とし、両面銅張り
積層板と同じ様な方法で配線パターン２０３とスルーホ
ール２１２を形成する。さらに能動ベアチップ部品２０
６のワイアボンドパッド部２０４に金メツキを行い、基
板を完成させる。次に、表面実装部品２０５を半田付け
した後、能動ベアチップ部品２０６を接着し、ボンディ
ングワイア２０７で接着する。ベアチップ部は通常チッ
プコート２０８で保護している。
ーホール２０２を形成した両面銅張り板２．００の両面
に、接着剤を介して片面銅張り板２１０の銅張り面を外
側にして張り付け、多層銅張り積層板とし、両面銅張り
積層板と同じ様な方法で配線パターン２０３とスルーホ
ール２１２を形成する。さらに能動ベアチップ部品２０
６のワイアボンドパッド部２０４に金メツキを行い、基
板を完成させる。次に、表面実装部品２０５を半田付け
した後、能動ベアチップ部品２０６を接着し、ボンディ
ングワイア２０７で接着する。ベアチップ部は通常チッ
プコート２０８で保護している。
この例で明らかなように、通常の多層構造では配線パタ
ーンの多層化は出来るが、アナログ回路に見られる様な
部品の数が多い場合には表面実装のための面積が必要で
あるから、配線パターンの多層化では小形化できないと
いう欠点がある。
ーンの多層化は出来るが、アナログ回路に見られる様な
部品の数が多い場合には表面実装のための面積が必要で
あるから、配線パターンの多層化では小形化できないと
いう欠点がある。
（問題点を解決するための手段）
本発明はこれらの欠点を解決するために、従来表面実装
されていたチップ部品の一部を、基板内部に埋め込み３
次元の実装としたもので、立体化により小形化かえられ
るものである。
されていたチップ部品の一部を、基板内部に埋め込み３
次元の実装としたもので、立体化により小形化かえられ
るものである。
（実施例）
第１図は本発明の実施構成例の断面図である。
図中の１００は両面銅張り板、１０１は両面銅張り板１
００の銅パターン、１０２は両面銅張り板１００のスル
ーホール、１０３は導体パターン、１０５は大型表面実
装部品、１０７は能動ベアチップのボンディングワイア
、１０８はチップコート、１１０は絶縁層、１１１は接
続導体、１１２はバイアホール、１１３は埋め込み絶縁
樹脂、１２１は能動ベアチップ部品、１２２は小形受動
チップ部品である。
００の銅パターン、１０２は両面銅張り板１００のスル
ーホール、１０３は導体パターン、１０５は大型表面実
装部品、１０７は能動ベアチップのボンディングワイア
、１０８はチップコート、１１０は絶縁層、１１１は接
続導体、１１２はバイアホール、１１３は埋め込み絶縁
樹脂、１２１は能動ベアチップ部品、１２２は小形受動
チップ部品である。
本実施例を得るには、一般に使用されている両面銅張り
板と同様に、必要な銅パターン１０１とスルーホール１
０２を形成し、ざらに部品埋め込み用の穴１２０をあけ
て両面鋼張り板１００とする。またベアチップのワイア
ボンディング箇所には、金メツキをしておく。次に両面
銅張り板１００の部品埋め込み用の穴１２０に絶縁性の
樹脂１１３を充填し小型受動チップ部品１２２と能動ベ
アチップ部品１２１を電極は埋没しないようにして埋め
込み樹脂を硬化きせる。その後チップ部品接続導体を導
体ペーストをスクリーン印刷或は導体スパッタリングと
エツチング法などにより、接続導体１１１を形成し受動
チップ部品とパターン１０１を接続する。さらに能動ベ
アチップ部品１２１とパターン１０１をボンディングワ
イア１０７で接続し、チップコート１０８で保護する。
板と同様に、必要な銅パターン１０１とスルーホール１
０２を形成し、ざらに部品埋め込み用の穴１２０をあけ
て両面鋼張り板１００とする。またベアチップのワイア
ボンディング箇所には、金メツキをしておく。次に両面
銅張り板１００の部品埋め込み用の穴１２０に絶縁性の
樹脂１１３を充填し小型受動チップ部品１２２と能動ベ
アチップ部品１２１を電極は埋没しないようにして埋め
込み樹脂を硬化きせる。その後チップ部品接続導体を導
体ペーストをスクリーン印刷或は導体スパッタリングと
エツチング法などにより、接続導体１１１を形成し受動
チップ部品とパターン１０１を接続する。さらに能動ベ
アチップ部品１２１とパターン１０１をボンディングワ
イア１０７で接続し、チップコート１０８で保護する。
次にこの上に絶縁層１１０を形成するが、簡単な方法と
してはバイアホール１１２用の下穴をパターン化したス
クリーンで樹脂絶縁ペーストを印刷して硬化させる。ざ
らに導体パターン１０３はスクリーン印刷法或は、スパ
ッタリング法とパターンエツチングなどにより形°成し
、この時同時にバイアホール下穴にも導体が入り込むた
めバイアホール１１２が形成される。こうして得られた
多層構成の基板に大型表面実装部品１０５を半田付けし
完成する。
してはバイアホール１１２用の下穴をパターン化したス
クリーンで樹脂絶縁ペーストを印刷して硬化させる。ざ
らに導体パターン１０３はスクリーン印刷法或は、スパ
ッタリング法とパターンエツチングなどにより形°成し
、この時同時にバイアホール下穴にも導体が入り込むた
めバイアホール１１２が形成される。こうして得られた
多層構成の基板に大型表面実装部品１０５を半田付けし
完成する。
本実施例では、厚き１．６ｍｍの一般によく使われる両
面銅張り板１００を使用すると、小電力回路で数の比率
が多い受動チップ部品のチップコンデンサ、チップ抵抗
の大部分と、能動ベアチップ部品のほとｈとを埋め込む
ことができ、その結果基板表面の実装部品は大型の部品
だけとなり、基板面積は非常に小さくできる。
面銅張り板１００を使用すると、小電力回路で数の比率
が多い受動チップ部品のチップコンデンサ、チップ抵抗
の大部分と、能動ベアチップ部品のほとｈとを埋め込む
ことができ、その結果基板表面の実装部品は大型の部品
だけとなり、基板面積は非常に小さくできる。
また本発明実施例では、例えば能動ベアチップ部品の接
続はフィルムキャリアや導体印刷法なども使えると同時
に、絶縁層１１０には片面或は両面鋼張り板を用いて、
いわゆる多層積層基板と同様の構成が可能であることは
明らかである。また、両面銅張り板１００の上下両面に
複数層を形成することも可能である。
続はフィルムキャリアや導体印刷法なども使えると同時
に、絶縁層１１０には片面或は両面鋼張り板を用いて、
いわゆる多層積層基板と同様の構成が可能であることは
明らかである。また、両面銅張り板１００の上下両面に
複数層を形成することも可能である。
（発明の効果）
以上説明したように、本発明は３次元実装を可能にする
ことから小電力電気回路を小形に実現することが出来る
利点がある。
ことから小電力電気回路を小形に実現することが出来る
利点がある。
第１図は本発明の実施構成例の断面図、第２図は従来の
多層銅張り積層板を使用した構成例の断面図を示す。図
中の１００は両面銅張り板、１０１は両面銅張り板１０
０の銅パターン、１０２は両面銅張り板１００のスルー
ホール、１０３は導体パターン、１０５は大型表面実装
部品、１０７は能動ベアチップのボンディングワイア、
１０８はチップコート、１１０は絶縁層、１１１は接続
導体、１１２はバイアホール、１２０は埋め込み絶縁樹
脂、１２１は能動ベアチップ部品、１２２は小形受動チ
ップ部品である。 特許出願人 日本無線株式会社
多層銅張り積層板を使用した構成例の断面図を示す。図
中の１００は両面銅張り板、１０１は両面銅張り板１０
０の銅パターン、１０２は両面銅張り板１００のスルー
ホール、１０３は導体パターン、１０５は大型表面実装
部品、１０７は能動ベアチップのボンディングワイア、
１０８はチップコート、１１０は絶縁層、１１１は接続
導体、１１２はバイアホール、１２０は埋め込み絶縁樹
脂、１２１は能動ベアチップ部品、１２２は小形受動チ
ップ部品である。 特許出願人 日本無線株式会社
Claims (1)
- 絶縁基板内に受動チップ部品或は能動ベアチップ部品を
埋め込み、該チップ部品を内蔵した絶縁基板の片面もし
くは両面上に、導体層、絶縁層、或は抵抗層を各々単層
もしくは複数層形成し、表面上の片面或は両面に表面実
装部品を配置出来ることを特徴とした多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63018986A JPH01194500A (ja) | 1988-01-29 | 1988-01-29 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63018986A JPH01194500A (ja) | 1988-01-29 | 1988-01-29 | 多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01194500A true JPH01194500A (ja) | 1989-08-04 |
Family
ID=11986910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63018986A Pending JPH01194500A (ja) | 1988-01-29 | 1988-01-29 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01194500A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002271025A (ja) * | 2001-03-13 | 2002-09-20 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
| JP2002317121A (ja) * | 2000-12-25 | 2002-10-31 | Ngk Spark Plug Co Ltd | 埋め込み樹脂 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60109296A (ja) * | 1983-11-17 | 1985-06-14 | 三洋電機株式会社 | 印刷配線基板の接続方法 |
| JPS6059561B2 (ja) * | 1980-11-12 | 1985-12-25 | 日本板硝子株式会社 | 組成分布をもつ薄膜の形成方法 |
| JPS614267A (ja) * | 1984-06-18 | 1986-01-10 | Nec Corp | 三次元実装回路モジユ−ル |
-
1988
- 1988-01-29 JP JP63018986A patent/JPH01194500A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059561B2 (ja) * | 1980-11-12 | 1985-12-25 | 日本板硝子株式会社 | 組成分布をもつ薄膜の形成方法 |
| JPS60109296A (ja) * | 1983-11-17 | 1985-06-14 | 三洋電機株式会社 | 印刷配線基板の接続方法 |
| JPS614267A (ja) * | 1984-06-18 | 1986-01-10 | Nec Corp | 三次元実装回路モジユ−ル |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002317121A (ja) * | 2000-12-25 | 2002-10-31 | Ngk Spark Plug Co Ltd | 埋め込み樹脂 |
| JP2002271025A (ja) * | 2001-03-13 | 2002-09-20 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
| JP4697828B2 (ja) * | 2001-03-13 | 2011-06-08 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6324067B1 (en) | Printed wiring board and assembly of the same | |
| JP2001332866A (ja) | 回路基板及びその製造方法 | |
| JPH06120670A (ja) | 多層配線基板 | |
| KR20160059125A (ko) | 소자 내장형 인쇄회로기판 및 그 제조방법 | |
| JPH05343855A (ja) | 多層プリント配線板およびその製造方法 | |
| JPH02306690A (ja) | 表面実装用配線基板の製造方法 | |
| JPH0369191A (ja) | 電子部品内蔵の多層プリント基板 | |
| US6586687B2 (en) | Printed wiring board with high density inner layer structure | |
| KR101204083B1 (ko) | 전기소자 내장 다층 연성 인쇄회로기판 및 그 제조 방법 | |
| JPH1041631A (ja) | チップ埋め込み構造高密度実装基板の製造方法 | |
| JPH05343856A (ja) | 多層プリント配線板およびその製造方法 | |
| JPH01194500A (ja) | 多層配線基板 | |
| JPH11274734A (ja) | 電子回路装置およびその製造方法 | |
| JP2529987B2 (ja) | 多層印刷配線板装置の製造方法 | |
| JP2001291817A (ja) | 電子回路装置および多層プリント配線板 | |
| JP2001111195A (ja) | 回路基板の製造方法 | |
| US6395994B1 (en) | Etched tri-metal with integrated wire traces for wire bonding | |
| JPH0230199B2 (ja) | Fukugopurintohaisenbannoseizohoho | |
| EP0572232A2 (en) | A multilayer printed circuit board and method for manufacturing same | |
| JP4176283B2 (ja) | 可撓性微細多層回路基板の製造法 | |
| JPH06204664A (ja) | 多層化基板 | |
| JPH11145605A (ja) | プリント配線板 | |
| JP3880921B2 (ja) | 金属ベース配線基板及びその基板を使った高周波装置 | |
| JPH01183195A (ja) | 多層印刷配線板装置の製造方法 | |
| JP4015900B2 (ja) | チップ抵抗体を内蔵した多層プリント配線板の製造方法 |