JPH05343856A - 多層プリント配線板およびその製造方法 - Google Patents

多層プリント配線板およびその製造方法

Info

Publication number
JPH05343856A
JPH05343856A JP4173798A JP17379892A JPH05343856A JP H05343856 A JPH05343856 A JP H05343856A JP 4173798 A JP4173798 A JP 4173798A JP 17379892 A JP17379892 A JP 17379892A JP H05343856 A JPH05343856 A JP H05343856A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
substrate
hybrid module
inner layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4173798A
Other languages
English (en)
Other versions
JP3086332B2 (ja
Inventor
Masuo Matsumoto
満寿雄 松本
Fusao Orukawa
房雄 尾留川
Kozo Takahashi
高蔵 高橋
Sumisaburo Shirai
純三郎 白井
Mikiya Kojima
幹矢 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon CMK Corp
CMK Corp
Original Assignee
Nippon CMK Corp
CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon CMK Corp, CMK Corp filed Critical Nippon CMK Corp
Priority to JP04173798A priority Critical patent/JP3086332B2/ja
Priority to KR1019930010533A priority patent/KR940001773A/ko
Priority to EP19930304382 priority patent/EP0574207A3/en
Publication of JPH05343856A publication Critical patent/JPH05343856A/ja
Application granted granted Critical
Publication of JP3086332B2 publication Critical patent/JP3086332B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J43/00—Implements for preparing or holding food, not provided for in other groups of this subclass
    • A47J43/04—Machines for domestic use not covered elsewhere, e.g. for grinding, mixing, stirring, kneading, emulsifying, whipping or beating foodstuffs, e.g. power-driven
    • A47J43/07—Parts or details, e.g. mixing tools, whipping tools
    • A47J43/0716—Parts or details, e.g. mixing tools, whipping tools for machines with tools driven from the lower side
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J43/00—Implements for preparing or holding food, not provided for in other groups of this subclass
    • A47J43/04—Machines for domestic use not covered elsewhere, e.g. for grinding, mixing, stirring, kneading, emulsifying, whipping or beating foodstuffs, e.g. power-driven
    • A47J43/07—Parts or details, e.g. mixing tools, whipping tools
    • A47J43/08—Driving mechanisms
    • A47J43/085—Driving mechanisms for machines with tools driven from the lower side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Food Science & Technology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 電子部品の実装容量を増大させた構造とす
る。 【構成】 内層基板１のボンディングランド１３にハイ
ブリッドモジュール１４，１５をダイボンディングした
後、ハイブリッドモジュール１４，１５を挟むように外
層基板２，３を積層する。外層基板２，３に接続孔２
１，２２を形成した後、めっき処理してハイブリッドモ
ジュール１４，１５と外層基板２，３を電気的に接続す
る。ハイブリッドモジュール１４，１５は抵抗器，コン
デンサー，半導体チップなどの電子部品を配設してお
り、積層基板内部に電子部品を埋め込み状態で実装させ
たと同等の構造とする。積層基板の外面に電子部品を実
装するに加えて、内部に電子部品を実装するため、実装
容量が増大する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は多層プリント配線板およ
びその製造方法に関する。
【０００２】
【従来の技術】複数のプリント配線板を積層した多層プ
リント配線板は高密度の配線回路を必要とする機器に使
用されているが、ブラインドバイアホール、インタース
ティシャルバイアホールなどのように積層基板の内部の
回路を相互に接続する接続孔の併用により、さらに高密
度化が可能となっている。これに対し、電子部品におい
ても、極小チップが開発されると共に、チップネットワ
ーク抵抗器のような集合化がなされ、さらにはファイチ
ップＱＦＦのようなリードピッチの小さなＬＳＩが開発
されている。これらの電子部品は高度な半田付け技術の
開発に基づいて、プリント配線板表面への実装が可能と
なっている。
【０００３】
【発明が解決しようとする課題】以上のように多層プリ
ント配線板の配線回路の高密度化および電子部品の小型
化により、実装の高密度化がなされているが、電子部品
の実装は、その表面にだけ対して行われ、実装可能面積
が限られているところから実装容量の拡大には限界があ
る。
【０００４】本発明は上記事情を考慮してなされたもの
であり、表面への電子部品の実装よりも、さらに高密度
の実装が可能で、これにより実装容量を拡大させること
が可能な多層プリント配線板およびその製造方法を提供
することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成する本発
明の多層プリント配線板は、電子部品機能を備えたハイ
ブリッドモジュールが一のプリント配線板にダイボンデ
ィングされる共に、前記ハイブリッドモジュールを挟む
ように少なくとも１枚の他のプリント配線板が前記一の
プリント配線板に積層されていることを特徴とする。
【０００６】また、本発明の多層プリント配線板の製造
方法は、電子部品機能を備えたハイブリッドモジュール
を回路が形成された一の基板にダイボンディング工程
と、前記一の基板上に少なくとも１枚の他の基板を積層
した後、少なくともハイブリッドモジュールのランドに
対応した部分を除去して接続孔を形成する工程と、この
接続孔を介してハイブリッドモジュールと他の基板とを
導通状態とする工程とを備えていることを特徴とする。
【０００７】
【作用】上記構成の多層プリント配線板は、電子部品の
機能あるいは電子部品のネットワーク機能を備えたハイ
ブリッドモジュールをプリント配線板で挟むことによ
り、積層状態のプリント配線板の中に電子部品機能ある
いは電子回路機能を内蔵させた状態となる。従って多層
プリント配線板の内部に電子部品機能あるいは電子回路
機能を備えるため、その分、表裏面の実装スペースが広
くなり、高密度実装が可能となる。
【０００８】上記構成の製造方法は、一の基板にハイブ
リッドモジュールをダイボンディングした後、他の基板
を積層し、この他の基板に形状した接続孔を介してハイ
ブリッドモジュールと他の基板とを導通させるため、電
子部品機能あるいは電子回路機能を備えた多層プリント
配線板を確実に製造できる。
【０００９】
【実施例１】図１は本発明の一実施例の製造工程を、図
２ないし図８は各製造工程における断面図を示す。本実
施例は内層基板１の上下両面に２枚の外層基板２，３が
積層されることにより、上層の外層基板２の回路が第１
導体、内層基板２の上面の回路が第２導体、内層基板２
の下面の回路が第３導体、下層の外層基板３の回路が第
４導体となった４層構造の多層プリント配線板への適用
例を示す。
【００１０】まず、図２に示すように両面銅張積層板の
銅箔を露光、エッチング処理して、両面に回路１１やラ
ンド１２およびボンディングランド１３をパターン形成
し、これにより内層基板１を作成する。そして、内層基
板１を表面処理した後、そのボンディングランド１３
に、図３に示すようにハイブリッドモジュール１４，１
５をダイボンディングする。このとき、各ハイブリッド
モジュール１４，１５は導電性または非導電性接着剤を
介して、対応するボンディングランド１３にダイボンデ
ィングされる。
【００１１】ハイブリッドモジュールは電子部品の機能
を備えたものであり、例えば抵抗器やコンデンサーなど
の受動部品がセラミックス基板の上面あるいは内部に配
設されているもの、またはトランジスター、ダイオー
ド、ＩＣ、ＬＳＩなどの能動部品がセラミックス基板の
上面または内部に配設されているもの、さらには受動部
品および能動部品が混在状態で配設されているものを選
択できる。また、好ましくは、これらの受動部品および
能動部品がネットワーク状に電気的に接続されて回路を
形成したものが使用される。ハイブリッドモジュールは
これらの受動部品および能動部品と、内層基板１および
外層基板２，３のそれぞれの回路とを接続するためのラ
ンド（図示省略）が形成されている。このランドは、銅
およびその合金あるいは導電性金属のめっきにより形成
される。なお、ハイブリッドモジュールは後述するよう
に、内層基板１と外層基板２，３との間に挟まれた状態
で取り付けられることから、薄い外形々状が好ましい。
また、本実施例において、一方のハイブリッドモジュー
ル１４は抵抗器、コンデンサーなどの受動部品の複数が
電気的に接続された状態でアレー状に配設された回路モ
ジュールとなっており、他方のハイブリッドモジュール
１５は半導体チップが使用されたモジュールとなってい
る。
【００１２】図４はこのようなハイブリッドモジュール
１４，１５が内層基板１にダイボンディングされた後の
工程を示し、内層基板１の上下両面には外層基板２，３
が積層されている。外層基板２，３はいずれも、絶縁層
２ａ，３ａの片面に銅箔２ｂ，３ｂが積層された片面銅
張積層板が使用される。この外層基板２，３の積層の
後、外層基板２，３のそれぞれの銅箔２ｂ，３ｂを露
光、エッチング処理して、パターン除去した後、銅箔が
除去された部分に対応した絶縁層２ａ，３ａを除去して
接続孔を形成する（図５参照）。かかる絶縁層２ａ，３
ａの除去は化学的な溶解あるいはレーザー光照射により
行うことができる。
【００１３】図５は外層基板２，３に接続孔を形成した
状態を示す。本実施例において、接続孔は少なくともハ
イブリッドモジュール１４，１５のランドに対応した部
分に形成されるものであり、接続孔２１は内層基板１上
面のハイブリッドモジュール１４のランドに対応し、接
続孔２２は内層基板１下面のハイブリッドモジュール１
４のランドに対応し、接続孔２３は同じくハイブリッド
モジュール１５のランドに対応するように形成されてい
る。同図において、２４は内層基板１のランド１２に対
応した部分に形成された接続孔、２５は積層状態の基板
を貫通するように形成された接続孔であり、接続孔２４
は内層基板１のランド１２と上層の外層基板２のランド
との電気的接続を行うブラインドバイアホールとなり、
接続孔２５は内層基板１のランド１２と上下の外層基板
２，３のランドとの電気的接続を行うスルーホールとな
る。この場合、スルーホールとなる接続孔２５はドリル
あるいはパンチにより形成されるものである。
【００１４】かかる接続孔２１，２２，２３，２４およ
び２５の形成の後、無電解銅めっき、電解銅めっきなど
のめっき処理を行って、図６に示すように上下の外層基
板２，３の外面および接続孔２１，２２，２３，２４，
２５の内部にめっき層２７を被着させる。このめっき層
２７の被着により、各バイブリッド素子１４，１５のラ
ンドと外層基板２，３のランドとが導通状態となると共
に、接続孔２４はブラインドバイアホール、接続孔２５
はスルーホールとなる。従って、めっき層２７の被着に
より、ハイブリッドモジュール１４，１５と外層基板
２，３とが電気的に接続され、ハイブリッドモジュール
１４，１５は積層状態の基板の内部に埋め込まれた状態
で、電子部品または電子部品をネットワークに接続した
電子回路として機能することができる。
【００１５】次に、外層基板２，３の銅箔２ｂ，３ｂお
よびこの銅箔２ｂ，３ｂ上に被着しためっき層２７を露
光およびエッチング処理して、外層基板２，３に回路２
９およびランドを形成する。図７において、３０は内層
基板１および外層基板２，３を電気的に接続するための
ランドであり、ランド３１はハイブリッドモジュール１
４，１５と外層基板２，３とを電気的に接続するための
ランドである。そして、この回路２９およびランド３
０，３１の形成の後、外層基板２，３の外面にソルダー
レジスト３５を塗布して、図８に示す多層プリント配線
板とする。
【００１６】このような本実施例では、ハイブリッドモ
ジュール１４，１５を内層基板１と外層基板２，３との
間に挟んで、内層基板および外層基板と電気的に接続す
るため、所定の電子部品または電子部品を接続した電子
回路を積層基板内に埋め込む構造となる。このため、多
層プリント配線板の表裏両面に実装する電子部品に、さ
らに電子部品を追加実装することができるため、電子部
品の実装密度を飛躍的に向上させることができる。ま
た、ハイブリッドモジュール１４，１５と外層基板２，
３との電気的接続を、外層基板２，３への回路およびラ
ンドの形成と同時に行うことができるため、ワイヤボン
ディングなどの接続のための作業が不要となり、高能率
で、しかも高精度で接続することができる。しかも基板
内に埋め込まれたハイブリッドモジュール１４，１５は
めっき層２７を介して、外層基板２，３のランドと接続
されるため、熱伝導性が良好で、放熱効率が良く、温度
に影響されることのない作動が可能となっている。さら
に、ハイブリッドモジュール１４，１５は内層基板１お
よび外層基板２，３の銅箔により挟まれた状態となって
いるため、電磁波シールド性が確保され、ノイズを低減
することができる。
【００１７】本発明は上記実施例に限定されることな
く、種々変形が可能であり、例えば、２枚のプリント配
線板を積層しても良く、４枚以上のプリント配線板を積
層しても良い。また、ハイブリッドモジュールと外層基
板の接続においては、その接続孔内に導体ペーストを充
填して導通させても良い。さらにハイブリッドモジュー
ルとしては、セラミックス基板に電子部品を配設したも
の以外に、半導体チップなどの電子部品をハイブリッド
モジュールとしてそのまま内層基板にダイボンディング
しても良い。
【００１８】
【発明の効果】以上のとおり本発明は、電子部品または
電子回路の機能を備えたハイブリッドモジュールをプリ
ント配線板の内部に挟んで、電気的な接続を行うため、
電子部品の実装密度を増大させることができる。また、
ハイブリッドモジュールとプリント配線板との電気的な
接続を多層プリント配線板の製造と同時に行うことがで
きるため、高精度で、しかも効率の良い接続が可能とな
る。
【図面の簡単な説明】
【図１】本発明の一実施例の製造工程のブロック図。
【図２】内層基板の断面図。
【図３】ハイブリッドモジュールのダイボンディングを
示す断面図。
【図４】外層基板を積層した断面図。
【図５】接続孔形成を示す断面図。
【図６】めっき層被着を示す断面図。
【図７】回路形成を示す断面図。
【図８】製造された多層プリント配線板の断面図。
【符号の説明】
１ 内層基板 ２ 外層基板 ３ 外層基板 １４ ハイブリッドモジュール １５ ハイブリッドモジュール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 白井 純三郎 埼玉県入間郡三芳町藤久保1106 日本シイ エムケイ株式会社内 (72)発明者 小島 幹矢 埼玉県入間郡三芳町藤久保1106 日本シイ エムケイ株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 電子部品機能を備えたハイブリッドモジ
    ュールが一のプリント配線板にダイボンディングされる
    と共に、前記ハイブリッドモジュールを挟むように少な
    くとも一枚の他のプリント配線板が前記一のプリント配
    線板に積層されていることを特徴とする多層プリント配
    線板。
  2. 【請求項２】 前記ハイブリッドモジュールは抵抗器、
    コンデンサーおよび半導体チップの内の少なくとも一が
    ネットワークを形成するようにセラミックス基板に配設
    されたものである請求項１記載の多層プリント配線板。
  3. 【請求項３】 電子部品機能を備えたハイブリッドモジ
    ュールを回路が形成された一の基板にダイボンディング
    する工程と、前記一の基板上に少なくとも１枚の他の基
    板を積層した後、少なくともハイブリッドモジュールの
    ランドに対応した部分を除去して接続孔を形成する工程
    と、この接続孔を介してハイブリッドモジュールと他の
    基板とを導通状態とする工程とを備えていることを特徴
    とする多層プリント配線板の製造方法。
JP04173798A 1992-06-08 1992-06-08 多層プリント配線板の製造方法 Expired - Fee Related JP3086332B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP04173798A JP3086332B2 (ja) 1992-06-08 1992-06-08 多層プリント配線板の製造方法
KR1019930010533A KR940001773A (ko) 1992-06-08 1992-06-18 다층 인쇄배선판 및 그 제조방법
EP19930304382 EP0574207A3 (en) 1992-06-08 1993-06-04 Multilayer printed circuit board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04173798A JP3086332B2 (ja) 1992-06-08 1992-06-08 多層プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JPH05343856A true JPH05343856A (ja) 1993-12-24
JP3086332B2 JP3086332B2 (ja) 2000-09-11

Family

ID=15967358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04173798A Expired - Fee Related JP3086332B2 (ja) 1992-06-08 1992-06-08 多層プリント配線板の製造方法

Country Status (3)

Country Link
EP (1) EP0574207A3 (ja)
JP (1) JP3086332B2 (ja)
KR (1) KR940001773A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345559A (ja) * 2000-02-09 2001-12-14 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2002111222A (ja) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 多層基板
US7068519B2 (en) 1997-11-25 2006-06-27 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method manufacturing the same
JP2006245588A (ja) * 2005-03-02 2006-09-14 Samsung Electro Mech Co Ltd キャパシタ内蔵型プリント回路基板およびその製造方法
JP2006310822A (ja) * 2005-04-28 2006-11-09 Samsung Electro Mech Co Ltd ハイブリッド材料を用いたキャパシタ内蔵型プリント基板およびその製造方法
JP2007165932A (ja) * 2007-02-22 2007-06-28 Matsushita Electric Ind Co Ltd 多層基板
JP2007335675A (ja) * 2006-06-15 2007-12-27 Fuji Electric Systems Co Ltd 電源装置および電源装置の製造方法
JP2008545260A (ja) * 2005-07-04 2008-12-11 シュバイツァー エレクトロニク アーゲー 組み込まれた電気部品を備える多層プリント回路基板構造およびそれを製造するための方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20041525A (fi) 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USH416H (en) * 1981-08-31 1988-01-05 Rogers Corporation High capacitance flexible circuit
JPH01207992A (ja) * 1988-02-16 1989-08-21 Hitachi Ltd 回路配線板
JPH02164096A (ja) * 1988-12-19 1990-06-25 Matsushita Electric Ind Co Ltd 多層電子回路基板とその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7068519B2 (en) 1997-11-25 2006-06-27 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method manufacturing the same
JP2001345559A (ja) * 2000-02-09 2001-12-14 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2002111222A (ja) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 多層基板
JP2006245588A (ja) * 2005-03-02 2006-09-14 Samsung Electro Mech Co Ltd キャパシタ内蔵型プリント回路基板およびその製造方法
US7564116B2 (en) 2005-03-02 2009-07-21 Samsung Electro-Mechanics Co., Ltd. Printed circuit board with embedded capacitors therein and manufacturing process thereof
JP2006310822A (ja) * 2005-04-28 2006-11-09 Samsung Electro Mech Co Ltd ハイブリッド材料を用いたキャパシタ内蔵型プリント基板およびその製造方法
JP2008545260A (ja) * 2005-07-04 2008-12-11 シュバイツァー エレクトロニク アーゲー 組み込まれた電気部品を備える多層プリント回路基板構造およびそれを製造するための方法
JP2007335675A (ja) * 2006-06-15 2007-12-27 Fuji Electric Systems Co Ltd 電源装置および電源装置の製造方法
JP2007165932A (ja) * 2007-02-22 2007-06-28 Matsushita Electric Ind Co Ltd 多層基板

Also Published As

Publication number Publication date
EP0574207A3 (en) 1994-01-12
EP0574207A2 (en) 1993-12-15
JP3086332B2 (ja) 2000-09-11
KR940001773A (ko) 1994-01-11

Similar Documents

Publication Publication Date Title
JP4339739B2 (ja) 部品内蔵型多層基板
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
US8726495B2 (en) Multi-layer board manufacturing method thereof
US20120017435A1 (en) Method of manufacturing PCB having electronic components embedded therein
JP2001053447A (ja) 部品内蔵型多層配線基板およびその製造方法
JP3577421B2 (ja) 半導体装置用パッケージ
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
JPH05343855A (ja) 多層プリント配線板およびその製造方法
JP3086332B2 (ja) 多層プリント配線板の製造方法
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
US6586687B2 (en) Printed wiring board with high density inner layer structure
JP2500308B2 (ja) 多層印刷配線板の製造方法
JP2000216513A (ja) 配線基板及びそれを用いた製造方法
JP3179572B2 (ja) 多層プリント配線板およびその製造方法
JP2001308484A (ja) 回路基板及びその製造方法
KR100649683B1 (ko) 무선고주파용 인쇄회로기판 및 그 제조방법
KR100771320B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
JP3179564B2 (ja) 多層プリント配線板およびその製造方法
JP3168731B2 (ja) 金属ベース多層配線基板
JP2874734B2 (ja) 高周波デバイス用多層配線基板
JPH08181452A (ja) 多層プリント配線板の製造方法
JPH04133394A (ja) 多層プリント配線板
JP3877358B2 (ja) Ｉｃ搭載用多層プリント配線板
JP4015900B2 (ja) チップ抵抗体を内蔵した多層プリント配線板の製造方法
JPH0722720A (ja) 電子回路パッケージ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080707

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080707

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090707

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090707

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100707

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100707

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees