JP3877358B2 - Ic搭載用多層プリント配線板 - Google Patents

Ic搭載用多層プリント配線板 Download PDF

Info

Publication number
JP3877358B2
JP3877358B2 JP28768396A JP28768396A JP3877358B2 JP 3877358 B2 JP3877358 B2 JP 3877358B2 JP 28768396 A JP28768396 A JP 28768396A JP 28768396 A JP28768396 A JP 28768396A JP 3877358 B2 JP3877358 B2 JP 3877358B2
Authority
JP
Japan
Prior art keywords
heat sink
mounting
plating layer
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28768396A
Other languages
English (en)
Other versions
JPH10116933A (ja
Inventor
一 矢津
賢朗 木俣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP28768396A priority Critical patent/JP3877358B2/ja
Publication of JPH10116933A publication Critical patent/JPH10116933A/ja
Application granted granted Critical
Publication of JP3877358B2 publication Critical patent/JP3877358B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、放熱用のヒートシンクを備えるIC搭載用多層プリント配線板に関する。
【0002】
【従来の技術】
半導体集積回路を形成したチップ(以下、「IC」と称する。)の高周波数化に伴い、高誘電率のために信号伝搬速度の遅いセラミックスからなるICパッケージの代替として、低誘電率のため信号伝搬速度の早い樹脂製のプリント配線板からなるICパッケージが多く用いられるようになっている。ここで、ICの高周波数化に伴う発熱量の増大に対応するため、熱を効率的に逃がす金属製のヒートシンク板が、樹脂製ICパッケージにて多く用いられている。
【0003】
ところで、従来のIC搭載用樹脂製多層プリント配線板にあっては、例えば、図6(A)に示すように、中央に開口部40の穿設された複数の樹脂基板112A、112B、112Cを積層して積層体112を形成する。ここで、導体回路14fが、最下層の基板112Cの下面に形成されている。図6(B)に示すように、この導体回路14fに、ヒートシンク146を半田54にて固定する。そして、図6(C)に示すように、該ヒートシンク146の上に、IC52を導電性エポキシ樹脂56にて固定する。ここで、導電性エポキシ樹脂56は銀等の導電性金属を含み、IC52のアースラインは、該導電性エポキシ樹脂56、ヒートシンク146及び半田54を介して、積層体112の導体回路14fに接続される。
【0004】
図6を参照して上述した従来のIC搭載用多層プリント配線板においては、ヒートシンク114が、銅板にニッケルめっきを施し、該ニッケルめっき上に金めっきを施すことにより形成されている。ここで、表面に施されている金めっきは、半田濡れ性が良いため、該ヒートシンク146を半田54にて導体回路14fへ強固に固定できた。しかしながら、該金めっきは、エポキシ樹脂との密着性が低いため、ヒートシンク146にIC52を強固に固定することが困難であった。
【0005】
【発明が解決しようとする課題】
本発明は、以上の経緯を鑑みてなされたものであり、その解決しようとする課題は、ヒートシンクを半田にて積層体側に強固に固定し得ると共に、ICを樹脂接着剤にてヒートシンクへ強固に固定し得るIC搭載用多層プリント配線板を提供することにある。
【0006】
【課題を解決するための手段】
本発明に係るIC搭載用多層プリント配線板は、開口部を有する基板積層体と、金属板上のニッケルめっき層に酸化被膜が形成されないよう大気中に晒さない状態で、該ニッケルめっき層上に、厚み0.1μm〜2.0μmで空孔を有するパラジウムめっき層を形成し、ICが樹脂接着剤を介して載置されるヒートシンク板と、基板積層体の底面に配設され、ヒートシンク板が半田を介して固定される導電パターンと、を備えることを要旨とする。
【0007】
また、本発明に係るIC搭載用多層プリント配線板では、前記パラジウムめっき層の空孔によって前記ニッケルめっき層の酸化被膜を形成することを要旨とする。
【0008】
さらに、本発明に係るIC搭載用多層プリント配線板では、樹脂接着剤は、銀ペーストを混入することを要旨とする。
【0009】
請求項1の発明によれば、厚み0.1μm〜2.0μmで空孔を有するパラジウムめっき層が最外層に施されている。パラジウムは、半田濡れ性が高いと共に、金と比較して樹脂接着剤との密着性が高い。このため、ヒートシンクを半田にて積層体側へ強固に固定し得ると共に、ICを樹脂接着剤にてヒートシンクへ強固に固定することができる。即ち、ニッケルめっき層の一部に酸化被膜を形成させるため、金属酸化被膜との密着性の高い樹脂接着剤を介して、ICをヒートシンク板へ強固に固定することができる。
【0010】
また、請求項2の発明によれば、厚み0.1μm〜2.0μmで空孔を有するパラジウムめっき層が最外層に施されているため、半田濡れ性が高く、ヒートシンク板を半田にて積層体側へ強固に固定し得る。また、パラジウムめっき層の厚さが、下層のニッケルめっき層に酸化被膜を形成させ得る厚さである。即ち、ニッケルめっき層の一部に酸化被膜を形成させるため、金属酸化被膜との密着性の高い樹脂接着剤を介して、ICをヒートシンク板へ強固に固定することができる。
【0011】
また、請求項3の発明によれば、ヒートシンクにICを接着する樹脂接着剤は、銀ペーストを混入することによって導電性を持たせると共に熱導電性を高めている。これにより、ICとヒートシンクとを電気的に接続すると共に、ICにて発生した熱を効率的にヒートシンク側に逃がすことができる。
【0012】
【発明の実施の形態】
次に本発明に係るIC搭載用多層プリント配線板の製造方法の実施例を図面によって説明する。
図1(A)に示すように、ガラスエポキシ樹脂板11aの両面に銅箔11b、11bをラミネートした銅張積層板11から成る基板12A、12B、12Cを出発材料とし、両面の銅箔11bを常法に従い、パターン状にエッチングすることにより、図1(B)に示すように基板12Aの上面に外層導体回路となる導体回路14aを、また、下面に内層導体回路となる導体回路14bを形成する。同様に、基板12Bの上下面に内層導体回路となる導体回路14c、14dを形成する。更に、基板12Cの上面に内層導体回路となる導体回路14eを、また、下面に外層導体回路となる導体回路14fを形成する。
【0013】
本実施態様では、基板12A、12B、12Cとしてガラスエポキシ樹脂の銅張積層板11を用いるが、基板材料としては、ガラスビスマレイミドトリアジン樹脂、ガラスポリイミド樹脂等の基板やポリエチレンテレフタレート、ポリフェニルスルホン、ポイリミド等のフィルムや射出成形基板等を使用することができる。
【0014】
また、導体回路の形成方法としては、テンティング法、半田剥離法、フルアディティブ法等の常法、予め電解銅めっき等で導体回路を形成し、接着剤やプリプレグに転写させる転写法等が用いることができる。
【0015】
引き続き、図1(C)に示すように、基板12A、12B、12Cの略中央部に金型パンチング加工によりIC搭載用の開口部40を設ける。この開口部40の形成は、金型によるパンチング加工の他にエンドミルによる切削加工等により行なうことができる。また、開口部の穿設は、導体回路の形成前であっても形成後であっても良い。射出成形基板の場合には、射出成形の際に形成しておいてもよい。
【0016】
次に、図2(D)、図2(E)に示すように基板12A、12B、12Cを、予め基板12A、12B、12Cの開口部40に対応する開口部18aを設けた接着剤18を介して貼り合わせる。即ち、基板12Aの上面にエッチングにより形成した導体回路14aと、基板12Cの下面に形成した導体回路14fとをIC搭載用多層プリント配線板の外層導体回路として露出させるように基板12A、12B、12Cを積層する。ここで、接着剤としては接着シートを使用する。この接着剤18には、予め接着剤を印刷し、開口部をパッチング加工等で形成した接着シート、プリプレグ等が使われる。望ましくは、基板と同材質のものがよく、ガラスエポキシ樹脂板11aには、ガラスエポキシを浸漬させたプリプレグが望ましい。
【0017】
次に、基板12A、12B、12Cを積層して成る積層体12の所定位置にドリル孔明け加工により図2(F)に示すようにスルーホール用貫通孔20を設ける。その後、図3(G)に示すように常法により積層体12全体にめっき触媒を付けた後、無電解銅めっきして導体被膜22を、0.1から5.0μm、好ましくは1μm付着する。そして、積層体12の両面にドライフィルムレジストをラミネートした後、図3(H)に示すように露光、現像によって開口部40のみをエッチングレジスト30によりマスクし、図3(I)に示すように貫通孔20及び貫通孔20の開口部の周囲に、銅めっき層26を少なくとも5〜40μm、好ましくは20μm厚付けする。即ち、少なくともスルーホール用貫通孔20内壁の導体被膜の厚さを5から40μmとしてスルーホール24を完成する。この後、エッチングレジスト30を過マンガン酸カリウムにより剥膜除去する。そして、図3(J)に示すようにエッチングにより不要な導体被膜22を除去する。
【0018】
この方法では、スルーホール24完成後に、開口部40に設けられたエッチングレジスト30を除去し、開口部40内の導体被膜22をエッチングにより除去する。この際に、基板表面に残存しているめっき触媒も同時に除去されるため、回路間(例えば、ボンディングパッド50間)におけるめっき触媒の残存に起因する絶縁不良が起き難い。
【0019】
図1〜図3を参照して上述したように導体回路を形成した後に、図4(K)に示すようにICと電気的に接続されるボンディングパッド50、ヒートシンクが接続される導体回路14f、チップ部品実装部を除いてソルダーマスクレジスト36で保護を行い、引き続き、ボンディングパッド50上にニッケル−金めっき又は銀めっき(図示せず)を施す。これは、後述するようにIC52とボンディングパッド50とを金又はアルミワイヤーでワイヤーボンディングする際の接続を容易にするためである。なお、TAB実装やフリップチップ実装する場合には、半田めっきを施す。
【0020】
次に、図4(L)に示すように外部リ一ドピン42をスルーホール24に半田付けすることにより取り付ける。本実施態様では、IC搭載用多層プリント配線板をマザーボードに実装するに際して、スルーホール実装する。なお、スルーホール実装ではなく、表面実装する場合には、チップキャリアと同様に実装用パッドが基板の外周付近に配役される。また、マルチチップモジュールの様な形態を成す場合には、コネクター接続端子が設けられる。
【0021】
本実施態様では、発熱量の大きいICを用いるため、図4(L)に示すように開口部40の裏面側の導体回路14fに半田54を介してヒートシンク46を取り付ける。このヒートシンク46の製造方法について、図5を参照して説明する。
【0022】
この実施態様では、図5(A)に示すようにヒートシンクとして銅板60を用いる。ここで、銅板を用いる理由は、図1を参照して上述した積層体12を構成する基板12A、12B、12Cが、該基板表面上の導体回路14a〜14fの剥離を防止するため、該導体回路14a〜14fを構成する銅箔の熱膨張率とほぼ等しいガラスエポキシ樹脂板を用いているため、該ガラスエポキシ樹脂板の熱膨張率(即ち、銅の熱膨張率)に等しい銅板を用いるのである。ここでは、銅板を用いているが、この代わりに放熱性の高いアルミニウム板、或いは、耐腐食性の高いステンレス板等を用いることができる。
【0023】
図5(B)に示すように、銅板60に、2〜10μmのニッケルめっき層62を電解めっきにより形成する。引き続き、ニッケルめっき層62を形成する際に付着した酸性成分を水洗いし、ニッケルめっき層62に酸化被膜が形成されないよう大気中に晒さない状態で、図5(C)に示すように0.1〜4μmのPdめっき層64をフラッシュめっきにより形成する。ここで、Pdめっき層64の厚みは、0.1〜2.0μmが好ましい。この理由は、Pdめっき層64の厚みを0.1〜2.0μmと薄くすることで、該Pdめっき層64の空孔を通して下層のニッケルめっき層62の一部に酸化被膜を形成させる。即ち、ニッケルめっき層62に酸化被膜を形成させることにより、金属酸化被膜との密着性の高い樹脂接着剤を介して、後述するようにICをヒートシンクへ強固に固定させる。また更に、Pdめっき層64の厚みは、0.1〜0.5μmが特に好ましい。これは、0.1μm未満ではピンホールが発生し易くなり、他方、0.5μmを越えるとコストが高くなるからである。
【0024】
なお、Pdめっき層64の厚みを4.0μmを越えるようにすることも可能である。厚みを厚くしても、Pdめっき層は、従来技術のAuめっき層と比較して樹脂接着剤との密着性が高いので、後述するようにICをヒートシンクへ強固に固定することができる。
【0025】
図4(L)を参照して上述したように開口部40の裏面側の導体回路14fに半田54を介してヒートシンク46を取り付ける際に、ヒートシンク46の表面に被覆されたPdめっき層64は、半田濡れ性が高いため、半田54にてヒートシンク46を導体回路14fへ強固に固定できる。
【0026】
引き続き、図4(M)に示すように、銀ペーストを含み導電性を有するエポキシ樹脂接着剤56にて、ヒートシンク46上にIC52を固定する。ここで、ヒートシンク46にIC52を接着する樹脂接着剤は、銀ペーストを混入することによって導電性を持たせると共に熱導電性を高めている。これにより、ICとヒートシンク46とを電気的に接続すると共に、ICにて発生した熱を効率的にヒートシンク46側に逃がす。しかしながら、該導電性エポキシ樹脂接着剤は、通常のエポキシ樹脂接着剤よりも、種々の金属材料が混ぜられている分だけ接着力が劣る。これに対して上述したように、Pb層を設け、エポキシ系等の樹脂接着剤との密着性を改善してあるため、本実施態様の該ヒートシンク46は、該IC52を強固に固定することができる。なお、導電性エポキシ樹脂接着剤56は、ヒートシンク46へIC52のアースライン(図示せず)を接続し、半田54を介して導体回路14f側へ連結している。
【0027】
その後、図4(N)に示すように該ICの入出力端子52aとボンディングパッド50との間をボンディングワイヤー54にて接続する。なお、図中に示さないが、ヒートシンク46の下面にてアルミニウム、或いは、銅製の放熱フィンが銀等を含む高熱伝導性の樹脂接着剤を介して取り付けられる。
【0028】
【発明の効果】
請求項1のIC搭載用多層プリント配線板においては、ヒートシンクの最外層に半田濡れ性が高いと共に、樹脂接着剤との密着性が高いパラジウムめっきが形成されているため、ヒートシンクを半田にて積層体側へ強固に固定し得ると共に、ICを樹脂接着剤にてヒートシンクへ強固に固定することができる。
【0029】
また、請求項1、2の発明によれば、ヒートシンクの最外層にパラジウムめっきが下層のニッケルめっきに酸化被膜を形成させ得る厚さに形成されている。即ち、ニッケルめっきに酸化被膜を形成させるため、金属酸化被膜との密着性の高い樹脂接着剤を介して、ICをヒートシンクへ強固に固定することができる。
【図面の簡単な説明】
【図1】本発明の実施態様に係るIC搭載用多層プリント配線板の製造方法を示す工程概略図である。
【図2】本発明の実施態様に係るIC搭載用多層プリント配線板の製造方法を示す工程概略図である。
【図3】本発明の実施態様に係るIC搭載用多層プリント配線板の製造方法を示す工程概略図である。
【図4】本発明の実施態様に係るIC搭載用多層プリント配線板の製造方法を示す工程概略図である。
【図5】ヒートシンクの製造方法を示す工程概略図である。
【図6】従来技術のIC搭載用多層プリント配線板の製造方法を示す工程概略図である。
【符号の説明】
12A、12B、12C 基板
14a〜14f 導体回路
40 開口部
46 ヒートシンク
50 ボンディングパッド
52 IC
54 半田
56 樹脂接着剤
60 銅板
62 ニッケルめっき層
64 Pdめっき層

Claims (3)

  1. 開口部を有する基板積層体と、
    金属板上のニッケルめっき層に酸化被膜が形成されないよう大気中に晒さない状態で、該ニッケルめっき層上に、厚み0.1μm〜2.0μmで空孔を有するパラジウムめっき層を形成し、ICが樹脂接着剤を介して載置されるヒートシンク板と、
    前記基板積層体の底面に配設され、前記ヒートシンク板が半田を介して固定される導電パターンと、
    を備えることを特徴とするIC搭載用多層プリント配線板。
  2. 前記パラジウムめっき層の空孔によって前記ニッケルめっき層の酸化被膜を形成するとを特徴とする請求項1に記載のIC搭載用多層プリント配線板。
  3. 前記樹脂接着剤は、銀ペーストを混入することを特徴とする請求項1に記載のIC搭載用多層プリント配線板。
JP28768396A 1996-10-09 1996-10-09 Ic搭載用多層プリント配線板 Expired - Fee Related JP3877358B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28768396A JP3877358B2 (ja) 1996-10-09 1996-10-09 Ic搭載用多層プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28768396A JP3877358B2 (ja) 1996-10-09 1996-10-09 Ic搭載用多層プリント配線板

Publications (2)

Publication Number Publication Date
JPH10116933A JPH10116933A (ja) 1998-05-06
JP3877358B2 true JP3877358B2 (ja) 2007-02-07

Family

ID=17720382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28768396A Expired - Fee Related JP3877358B2 (ja) 1996-10-09 1996-10-09 Ic搭載用多層プリント配線板

Country Status (1)

Country Link
JP (1) JP3877358B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030010887A (ko) * 2001-07-27 2003-02-06 삼성전기주식회사 비지에이 기판의 제조방법

Also Published As

Publication number Publication date
JPH10116933A (ja) 1998-05-06

Similar Documents

Publication Publication Date Title
US5599747A (en) Method of making circuitized substrate
US7923367B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
US6711812B1 (en) Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages
WO2003067656A1 (fr) Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur
US20050199929A1 (en) Capacitor device and semiconductor device having the same, and capacitor device manufacturing method
KR20010020468A (ko) 순차적으로 적층된 집적회로 패키지
JP2003209366A (ja) フレキシブル多層配線基板およびその製造方法
JP2003318327A (ja) プリント配線板および積層パッケージ
US5953594A (en) Method of making a circuitized substrate for chip carrier structure
US20010016370A1 (en) Low cost decal material used for packaging
US6221694B1 (en) Method of making a circuitized substrate with an aperture
JP2000332160A (ja) キャビティダウン型半導体パッケージ
US6207354B1 (en) Method of making an organic chip carrier package
KR100393271B1 (ko) 다층 전자부품탑재용 기판의 제조 방법
US6110650A (en) Method of making a circuitized substrate
JPH05343856A (ja) 多層プリント配線板およびその製造方法
JP3877358B2 (ja) Ic搭載用多層プリント配線板
JP2001077536A (ja) 電子回路内蔵プリント配線板およびその製造方法
WO1994025984A1 (en) Ic package and method of its manufacture
JP3988629B2 (ja) 電子装置
JP3868557B2 (ja) Ic搭載用多層プリント配線板の製造方法
JP4037520B2 (ja) 半導体パッケージの製造方法
JP2002043745A (ja) 配線基板及びそれを用いた半導体装置
JP2872531B2 (ja) 半導体モジュール基板,及びそれを用いた半導体装置
JP2001274203A (ja) 2メタル基板とbga構造

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061031

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091110

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131110

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees