JP2003318327A - プリント配線板および積層パッケージ - Google Patents

プリント配線板および積層パッケージ

Info

Publication number
JP2003318327A
JP2003318327A JP2002119779A JP2002119779A JP2003318327A JP 2003318327 A JP2003318327 A JP 2003318327A JP 2002119779 A JP2002119779 A JP 2002119779A JP 2002119779 A JP2002119779 A JP 2002119779A JP 2003318327 A JP2003318327 A JP 2003318327A
Authority
JP
Japan
Prior art keywords
semiconductor chip
solder resist
printed wiring
package substrate
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002119779A
Other languages
English (en)
Inventor
Norio Matsumoto
規雄 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Chemicals Inc
Original Assignee
Mitsui Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Chemicals Inc filed Critical Mitsui Chemicals Inc
Priority to JP2002119779A priority Critical patent/JP2003318327A/ja
Publication of JP2003318327A publication Critical patent/JP2003318327A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]

Abstract

(57)【要約】 【課題】 本発明は、半導体チップを搭載するプリント
配線板の厚さを薄型にし、かつこれを積層体にできる構
造のプリント配線板を提供することを目的とする。 【解決手段】 パッケージ基板中央付近のソルダーレジ
ストを除去し、半導体チップ401を収納するキャビティ
を形成する。半導体チップをフリップチップ実装するこ
とにより、実装に掛かる部材高さは50μmとなる。導体
配線につながるソルダーレジストの開口部408a、408bに
は導電性物質411a、411bをソルダーレジストの表面とほ
ぼ同程度に充填することにより、キャビティ側のパッド
を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップを実
装するためのプリント配線板に関し、さらに詳しくは、
半導体チップを収納した基板をさらに積層して一体化す
る積層パッケージ用のプリント配線板に関する。
【０００２】
【従来の技術】半導体チップは、一般に、1μm以下の線
幅の配線で構成されており、外部との接続パッドは50μ
mピッチ程度となっている。一方、電子部品を実装し、
各部品のパッドを導体配線で接続するマザーボードは、
生産性を考慮して200μmピッチが下限である。そこで、
半導体チップは、リードフレームなどのピッチ変換部を
介してマザーボードに実装される。最近では、ピン数の
増加に対応するため、リードフレームの代わりに、プリ
ント配線板を用いることがある。半導体チップを直接実
装できるプリント配線板をパッケージ基板と呼ぶ。
【０００３】パッケージ基板は、マザーボードとの接続
パッドが面状に配置されており、部品の周辺部にしかパ
ッドを形成できないリードフレームに比べ、同一のパッ
ドピッチでも単位面積あたりのパッド数を多くすること
ができる。図４に従来のパッケージ基板の断面構造を示
す。パッケージ基板105を使用した半導体部品は、半導
体チップ101、半導体チップをパッケージ基板105に固着
する接着剤102、半導体チップ101とパッケージ基板の電
気的接続を行う金ワイヤ104および接続部と半導体チッ
プを保護するモールド樹脂103とからなる。パッケージ
基板は、基本的にはマザーボードと同様の工程で製造す
るが、マザーボードよりも小さい領域で配線加工をおこ
なうため、100μm以下のピッチで配線を形成することが
できる。
【０００４】パッケージ基板は次のようにして製造す
る。図７(a)〜図９(k)に各工程途中での断面図を示す。
ガラスクロスにエポキシなどの樹脂を含浸させた絶縁板
601の両面に銅箔602を貼り付けた銅張り積層板を準備す
る。次に、絶縁層を通して導通を取る部分にドリルで穴
603をあけ、穴の内壁に銅メッキ604を析出させた基板を
得る。この基板の両面に感光性ドライフィルムを貼り付
け、配線パターンを描画したマスクを密着させて露光し
たのち、現像することによりエッチングレジスト605と
する。基板をエッチング液に浸漬して、不要な銅箔およ
び銅メッキを除去したのち、エッチングレジストを剥離
することにより、所望の導体配線606を得る。導体配線
の内、外部との接続部であるパッドを除いて樹脂製の保
護皮膜で覆う。この保護皮膜はソルダーレジストと呼ば
れる。ペースト状の感光性インクをスクリーン印刷法に
より塗工したのち乾燥させて、感光性の樹脂皮膜607を
形成する。マスクフィルムを用いて露光し、現像により
不要部分を除去してソルダーレジスト608を得る。一般
に、膜厚は25μm程度である。また、保護皮膜に覆われ
ていないパッド609の表面に金メッキを析出させるなど
の保護処理を施して、パッケージ基板を完成させる。
【０００５】パッケージ基板の厚さは、絶縁層601の板
厚とソルダーレジスト608の膜厚の合計となる。従来、
半導体チップの実装によるパッケージ基板の上・下面の
非対称性に起因して発生するソリを低減するため、絶縁
層の厚さを200μm以上としている。また、ソルダーレジ
ストの膜厚は両面でそれぞれ25μmであるので、パッケ
ージ基板の板厚は250μm以上となる。
【０００６】半導体チップをパッケージ基板に実装する
には次のようにする。図９( i )〜図9 (k)に工程途中で
の断面図を示す。まず、パッケージ基板703の所定の場
所に半導体チップ701を銀ペーストなどの接着剤702で固
着する。パッケージ基板のパッド705と半導体チップの
パッド706を金ワイヤ704で接続する。パッドと金ワイヤ
との接続においては、超音波圧着法が用いられる。次
に、接続部や半導体チップを保護するために樹脂707で
モールドして半導体部品を得る。
【０００７】半導体チップの実装における高さは、接着
剤702の厚さ20μmと半導体チップ701の厚さ100μmと金
ワイヤ704の高さ100μmとモールド樹脂707の余裕寸法30
μmの合計であり、250μmとなる。したがって、半導体
部品の厚さは500μm程度となる。
【０００８】最近、電子機器の小型化に伴い、半導体部
品の小型化が要求されている。小型化の方策の一つとし
て、複数の半導体チップを積み重ねて、1つのパッケー
ジ基板に実装する方法がある。
【０００９】例えば、デジタル信号処理デバイス（DS
P）とメモリの半導体チップを1つのパッケージ基板に実
装する。DSPはデータ処理用のバッファ用記憶装置を必
要とするが、DSPはロジック系であり、メモリチップと
プロセスが異なるため、同一のチップにすることが困難
である。そのため、従来は2つの半導体部品を同一のマ
ザーボードに実装していた。この2つのチップを積み重
ねることにより、実装面積が約半分になる。一方、高さ
は半導体チップの薄型化により対処する。このように、
2つの半導体チップを積層した半導体部品の断面構造を
図５に示す。
【００１０】半導体チップ201を重ねる場合には、半導
体チップの厚さを50μm程度まで薄型化する。実装に掛
かる高さである金ワイヤ204の高さとモールド樹脂203の
余裕寸法は、ひとつの半導体チップを実装する場合と同
じであるが、接着剤202の厚さと半導体チップ201の厚さ
が2つずつ加わるため、270μmとなる。したがって、半
導体チップを積層した半導体部品の高さは520μmとな
り、半導体チップがひとつの場合の高さ500μmとほぼ同
一である。
【００１１】しかしながら、半導体チップの薄型化に伴
い、半導体チップのパッドに金ワイヤを接続する際に半
導体チップにクラックが発生する問題が顕在化してき
た。また、複数のチップを積層するタイプでは機能拡張
などの変更を行う場合、パッケージ基板の配線を変更す
る必要がある。たとえば、前述のDSPモジュールにおい
て、バッファメモリの容量の異なる部品を設計する場
合、DSPチップは同一でもメモリチップのパッド数や配
列が異なるため、パッケージ基板の設計をやり直す必要
がある。
【００１２】このような問題を解決するために、図６に
示すように、パッケージ基板の上下にパッド308、309を
設け、パッケージ単位で積層する方法がある。パッド30
8、309の配列を規格化しておくことにより、機能変更が
容易になる。たとえば、DSPモジュールの場合、容量の
異なるメモリ部品とDSP部品を組み合わせることによ
り、容易にメモリ容量の異なるモジュールをラインアッ
プ化することができる。パッケージ基板は、中央付近に
ザグリ加工によりキャビティを形成し、半導体チップ30
1を収納する。しかしながら、このような基板の場合、
パッケージ基板の厚さを薄くすることが困難である。ザ
グリ加工の場合、機械的な寸法精度±50μmに加え、絶
縁体にガラスクロスが入っている場合、キャビティ底部
の表面粗さが大きくなるため、ザグリ部分の寸法公差は
±75μmである。この寸法公差を考慮すると、ザグリ部
分の深さは半導体チップ50μmおよびその実装に掛かる
部材高さ100μmに加え、寸法公差の2倍である150μmの
寸法余裕が必要となる。また、残る部分の板厚は、ザグ
リ加工時の変形を防止するため、絶縁層の板厚は200μm
以上が必要である。さらに、下面のソルダーレジスト30
6の厚さ25μmを考慮すると、半導体部品の高さは525μm
が下限となる。したがって、2つのデバイスを積層する
と、部品高さは1mm以上となり、チップ積層の場合の約2
倍となり、電子機器の小型化と整合しない。
【００１３】
【発明が解決しようとする課題】すなわち、本発明は、
半導体チップを搭載するプリント配線板の厚さを薄型に
し、かつこれを積層体にできる構造のプリント配線板を
提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明は、絶縁板と、絶
縁板の両面に形成された導体配線と、導体配線を保護す
るソルダーレジスト膜とを備えたプリント配線板であっ
て、プリント配線板の少なくとも片面に半導体チップを
収納するためにソルダーレジスト膜を除去したキャビテ
ィが形成されており、キャビティの深さが半導体チップ
の厚さと前記半導体チップを前記導体配線と接続するた
めに必要な部材高さの合計と同一かあるいはそれ以上で
あることを特徴とするプリント配線板である。前記ソル
ダーレジスト膜の一部には前記導体配線の一部につなが
る開口部があり、前記開口部は導電性物質で充填されて
いることが好ましい。
【００１５】また本発明は、これらの複数のプリント配
線板にそれぞれ半導体チップが搭載され、複数のプリン
ト配線板が積層されたことを特徴とする積層パッケージ
である。
【００１６】本発明を図を用いて説明する。ここでは半
導体チップを直接実装できるプリント配線板であるパッ
ケージ基板として説明する。図１は本発明よるパッケー
ジ基板の断面を示している。ポリイミドなどの絶縁材料
からなる絶縁層410の両面に、銅箔からなる導体層412が
配線パターン状に形成されている。絶縁層にはスルーホ
ール413a,413bが設けられ、この内壁面に銅メッキ層が
形成されて、両面の導体層412が電気的に接続される。
導体層412を保護するためにソルダーレジスト404がパッ
ケージ基板の表面に形成され表裏面には必要に応じて接
続パッド406,407,409a,409b,408a,408bとなる孔が設け
られている。図１の上面には半導体チップ401を搭載す
るために、ソルダーレジストを除去したキャビティが設
けられ、このキャビティ内に半導体チップ401と樹脂402
が充填埋め込まれている。
【００１７】本発明によれば、図１に示した半導体部品
の断面構造のように、パッケージ基板中央付近のソルダ
ーレジストを除去し、半導体チップ401を収納するキャ
ビティが形成されている。半導体チップをフリップチッ
プ実装することにより、実装に掛かる部材高さは50μm
となる。また、プリップチップ実装ではチップ背面を露
出することができるため、モールド樹脂をかぶせるため
の寸法余裕をとる必要がない。そのため、キャビティ深
さは100μmで十分である。キャビティを形成する側のソ
ルダーレジスト皮膜を100μmに厚くすることにより、半
導体チップを収納するのに十分な深さを得る。キャビテ
ィ外壁と半導体チップとの隙間にはペースト状の樹脂40
2をアンダーフィル樹脂として充填する。前記樹脂402に
より、半導体チップは強固にパッケージ基板に固着さ
れ、一体化する。
【００１８】また、導体配線につながり接続パッド408
a、408bとなるソルダーレジストの開口部には導電性物
質411a、411bをソルダーレジストの表面とほぼ同程度に
充填することにより、キャビティ側のパッドを形成す
る。基板の絶縁層410を100μm、下面のソルダーレジス
ト膜厚406を25μmとすると、半導体部品の高さは225μm
となる。基板の絶縁層は薄いが、キャビティを形成する
面のソルダーレジスト404の膜厚が100μmと厚いため、
実装時のソリは問題にならない。
【００１９】次に、本発明に掛かるパッケージ基板の製
造方法を図２(a)〜図3(f)を用いて説明する。まず、従
来技術で説明した方法で、図２に示すような両面に導体
回路を持つ基板801を作製する。この時点で、ソルダー
レジストは形成されていない。まず、下面のソルダーレ
ジスト802を形成する。感光性樹脂あるいは熱硬化性樹
脂により、パッド開口部を除き、樹脂皮膜を形成する。
このソルダーレジストの厚さは、板厚を薄く仕上げるた
めに、1回の塗工にすることが好ましい。次に、キャビ
ティを形成する側のソルダーレジストを形成する。感光
性樹脂によるソルダーレジストを形成するのが好ましい
が、開口部の形成方法によっては、熱硬化性樹脂であっ
てもかまわない。この樹脂皮膜は所望のキャビティ深さ
に応じた膜厚が必要である。一方、スクリーン印刷で
は、一回の塗工で得られる皮膜803の膜厚は25μm程度な
ので、塗工・乾燥を繰り返し、所望の膜厚となる樹脂皮
膜804を得る。その後、キャビティなどの開口部分をマ
スクで覆い、露光・現像・硬化することにより、キャビ
ティ805のあるパッケージ基板を得る。熱硬化性樹脂を
用いた場合は、レーザー加工により、不要なソルダーレ
ジスト皮膜を除去する。
【００２０】次に、パッド807の表面にニッケルメッキ
および金メッキを順に析出させ、パッド表面を酸化など
の腐食から保護する。さらに、キャビティ側のパッド開
口部内にハンダなどの導電性物質806を充填する。ハン
ダの場合、ハンダペーストを開口穴に印刷し、リフロー
によりパッドと一体化させ、充填する。また、ソルダー
レジスト表面からの突出寸法を一様にするために、プレ
スすることもある。
【００２１】次に、図３に示すようにして半導体チップ
をパッケージ基板に実装する。半導体チップ901にはあ
らかじめ金バンプなどの金属突起902が形成されてい
る。この金属突起をパッケージ基板側の接続パッドに位
置あわせを行い、超音波圧着などで電気的接続を確保す
る。その後、アンダーフィル樹脂などのペースト樹脂90
3を半導体チップとパッケージ基板の隙間に流し込み、
加熱して硬化させる。
【００２２】
【発明の実施の形態】図２を用いて更に詳しく説明す
る。絶縁層801の厚さが100μmの両面基板（三井化学社
製 BN300S）をベースとした。ソルダーレジスト皮膜と
して、100メッシュのスクリーン版を用いて感光性樹脂
（太陽インキ社製 PSR4000-AUS5）を塗工した。下面に
は１回の塗工により、23μmの膜厚が得られた。塗工
後、80℃の乾燥機に30分放置し、皮膜の溶剤を乾燥させ
た。この膜にマスクフィルムを密着させ、UV露光機によ
りソルダーレジストの皮膜を残す部分にUV光を放射し
た。つぎに、30℃、1％炭酸ソーダ水溶液に30分間浸漬
することにより不要な皮膜を除去したのち、150℃の乾
燥機に30分間放置することにより、ソルダーレジスト皮
膜を完全に硬化させたこれにより下面のソルダーレジス
ト802を形成した。次に、上面にも同様に100メッシュの
スクリーン版を用いて感光性樹脂を塗工した。一回の塗
工ごとに80℃、10分の乾燥条件で溶剤を乾燥させた。4
回の塗工を行い、膜厚が102μmの樹脂皮膜804を得た。4
回目の乾燥は80℃、30分として、マスクフィルムとのタ
ックを防止した。下面と同様にマスクフィルムを用い
て、露光・現像・硬化を行い、上面のソルダーレジスト
809を形成した。
【００２３】次に、ソルダーレジストに覆われていない
パッド807に電解メッキ法によりニッケルメッキ5μmお
よび金メッキ0.5μmを析出させた。上面のキャビティ部
を除くパッドに該当するソルダーレジスト開口部に、メ
タルマスクを用いて、ハンダペースト（タムラ製作所社
製 RMA-20-21）を印刷した。これを、ピーク温度が250
℃の赤外線式の窒素リフロー炉に入れ、ハンダを溶融さ
せ、パッドと固着させ、導電性物質806を形成した。ソ
ルダーレジスト表面を越えるハンダを、質量5kgの円筒
状の金属ローラーを基板の上を転がしてプレスし、パッ
ケージ基板全体で一様な高さとなるようにした。上記の
方法により、板厚が225μmのキャビティつきパッケージ
基板を得ることができた。
【００２４】次に、上記のパッケージ基板に半導体チッ
プを実装した。半導体チップは50μmの厚さで、あらか
じめ、50μmの金バンプを形成しておいた。この金バン
プがパッケージ基板のパッドと整合するように位置あわ
せを行い、超音波圧着した。その結果、半導体チップの
背面とキャビティ外壁の上面は同一平面となった。その
後、半導体チップとパッケージ基板との隙間およびキャ
ビティとの隙間にアンダーフィル樹脂（日立化成社製 C
EL-C-3720）を注入し、150℃、30分で硬化させた。半導
体部品としての高さは、パッケージ基板の厚さと同一の
225μmとなった。
【００２５】また図１に示す２つ以上のパッケージを高
さ方向に積層することにより積層パッケージが得られ
る。その時にパッケージ底部のパッド部409a、409bの深
さを10μｍと浅くしておけば、接続パッド408a,408bと
なるソルダーレジストに設けられた開口部に充填された
導電性物質411が上部のパッケージの底部に設けられた
パッド部（409a、409b に相当）に突き当てられて、高
さ方向の導電性が得られる。
【００２６】
【発明の効果】従来技術では実現できなかった250μm以
下のキャビティつきパッケージ基板を実現した。
【図面の簡単な説明】
【図１】本発明のパッケージの構造
【図２】本発明によるパッケージ基板の製造方法（その
１）
【図３】本発明によるパッケージ基板の実装方法（その
２）
【図４】従来のパッケージ構造
【図５】従来の積層チップ型のパッケージ構造
【図６】従来のモジュール指向のパッケージ構造
【図７】従来のパッケージの製造方法（その１）
【図８】従来のパッケージの製造方法（その２）
【図９】従来のパッケージの実装工程（その３）
【符号の説明】
１０１ 半導体チップ、 １０２ 接着剤、 １０３
モールド樹脂 １０４ 金ワイヤ、 １０５ パッケージ基板、 １０６ ソルダーレジスト皮膜、 １０７ 接続パ
ッド ２０１ 半導体チップ、 ２０２ 接着剤 ２０３ モールド樹脂、 ２０４ 金ワイヤ、 ２０５
パッケージ基板 ２０６ ソルダーレジスト皮膜、 ２０７ 接続パッ
ド ３０１ 半導体チップ、 ３０２ 接着剤、 ３０３
モールド樹脂 ３０４ 金ワイヤ、 ３０５ パッケージ基板 ３０６ ソルダーレジスト皮膜、 ３０７ 接続パ
ッド ３０８ パッド、 ３０９ パッド、 ４０１ 半導
体チップ ４０２ 樹脂、 ４０３ 金バンプ、４０４ ソルダ
ーレジスト外壁 ４０５ パッケージ基板、 ４０６ ソルダーレジス
ト皮膜 ４０７、４０８ａ、４０８ｂ 接続パッド ４０９ａ、４０９ｂ パッド部 ４１０ 絶縁層 ４１１ 導電性物質、 ６０１ 絶縁板、 ６０２
銅箔 ６０３ 穴、 ６０４ 銅メッキ、 ６０５ エッ
チングレジスト ６０６ 導体配線、 ６０７ 感光性樹脂皮膜 ６０８ ソルダーレジスト皮膜、 ６０９ 接続
パッド ７０１ 半導体チップ、 ７０２ 接着剤 ７０３ パッケージ基板、 ７０４ 金ワイヤ ７０５ 接続パッド（基板側）、 ７０６ 接続パッド
（半導体チップ側） ７０７ モールド樹脂、 ８０１ 導体配線を形成
した基板 ８０２ ソルダーレジスト皮膜、 ８０３ 感光性樹
脂皮膜 ８０４ 積層された感光性樹脂皮膜、 ８０５ キャ
ビティ ８０６ 導電性物質、 ８０７ 接続パッド ８０８ ソルダーレジスト外壁、 ９０１ 半導体チ
ップ ９０２ 金属突起、 ９０３ 樹脂

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】絶縁板と、絶縁板の両面に形成された導体
    配線と、導体配線を保護するソルダーレジスト膜とを備
    えたプリント配線板であって、プリント配線板の少なく
    とも片面に半導体チップを収納するためにソルダーレジ
    スト膜を除去したキャビティが形成されており、キャビ
    ティの深さが半導体チップの厚さと前記半導体チップを
    前記導体配線と接続するために必要な部材高さの合計と
    同一かあるいはそれ以上であることを特徴とするプリン
    ト配線板。
  2. 【請求項２】前記ソルダーレジスト膜の一部には前記導
    体配線の一部につながる開口部があり、前記開口部は導
    電性物質で充填されていることを特徴とする請求項１に
    記載のプリント配線板。
  3. 【請求項３】請求項１または２に記載の複数のプリント
    配線板にそれぞれ半導体チップが搭載され、複数のプリ
    ント配線板が積層されたことを特徴とする積層パッケー
    ジ。
JP2002119779A 2002-04-22 2002-04-22 プリント配線板および積層パッケージ Pending JP2003318327A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002119779A JP2003318327A (ja) 2002-04-22 2002-04-22 プリント配線板および積層パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002119779A JP2003318327A (ja) 2002-04-22 2002-04-22 プリント配線板および積層パッケージ

Publications (1)

Publication Number Publication Date
JP2003318327A true JP2003318327A (ja) 2003-11-07

Family

ID=29536230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002119779A Pending JP2003318327A (ja) 2002-04-22 2002-04-22 プリント配線板および積層パッケージ

Country Status (1)

Country Link
JP (1) JP2003318327A (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016819A (ja) * 2006-07-06 2008-01-24 Samsung Electro-Mechanics Co Ltd パッケージオンパッケージのボトム基板及びその製造方法
JP2016506078A (ja) * 2012-12-20 2016-02-25 インヴェンサス・コーポレイション 封止されたボンド要素を有する超小型電子パッケージングのための構造体
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US10062661B2 (en) 2011-05-03 2018-08-28 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US10115678B2 (en) 2015-10-12 2018-10-30 Invensas Corporation Wire bond wires for interference shielding
US10128216B2 (en) 2010-07-19 2018-11-13 Tessera, Inc. Stackable molded microelectronic packages
CN109065509A (zh) * 2018-08-10 2018-12-21 付伟 带有单围堰及外移通孔的芯片封装结构及其制作方法
US10170412B2 (en) 2012-05-22 2019-01-01 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10297582B2 (en) 2012-08-03 2019-05-21 Invensas Corporation BVA interposer
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10529636B2 (en) 2014-01-17 2020-01-07 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
CN111146092A (zh) * 2020-01-16 2020-05-12 深圳市志金电子有限公司 封装基板制造工艺
US10658302B2 (en) 2016-07-29 2020-05-19 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10756049B2 (en) 2011-10-17 2020-08-25 Invensas Corporation Package-on-package assembly with wire bond vias
US10806036B2 (en) 2015-03-05 2020-10-13 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016819A (ja) * 2006-07-06 2008-01-24 Samsung Electro-Mechanics Co Ltd パッケージオンパッケージのボトム基板及びその製造方法
US10128216B2 (en) 2010-07-19 2018-11-13 Tessera, Inc. Stackable molded microelectronic packages
US11424211B2 (en) 2011-05-03 2022-08-23 Tessera Llc Package-on-package assembly with wire bonds to encapsulation surface
US10593643B2 (en) 2011-05-03 2020-03-17 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US10062661B2 (en) 2011-05-03 2018-08-28 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US11735563B2 (en) 2011-10-17 2023-08-22 Invensas Llc Package-on-package assembly with wire bond vias
US11189595B2 (en) 2011-10-17 2021-11-30 Invensas Corporation Package-on-package assembly with wire bond vias
US10756049B2 (en) 2011-10-17 2020-08-25 Invensas Corporation Package-on-package assembly with wire bond vias
US10510659B2 (en) 2012-05-22 2019-12-17 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10170412B2 (en) 2012-05-22 2019-01-01 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10297582B2 (en) 2012-08-03 2019-05-21 Invensas Corporation BVA interposer
JP2016506078A (ja) * 2012-12-20 2016-02-25 インヴェンサス・コーポレイション 封止されたボンド要素を有する超小型電子パッケージングのための構造体
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US10290613B2 (en) 2013-11-22 2019-05-14 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10629567B2 (en) 2013-11-22 2020-04-21 Invensas Corporation Multiple plated via arrays of different wire heights on same substrate
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10529636B2 (en) 2014-01-17 2020-01-07 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US11404338B2 (en) 2014-01-17 2022-08-02 Invensas Corporation Fine pitch bva using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US10806036B2 (en) 2015-03-05 2020-10-13 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10559537B2 (en) 2015-10-12 2020-02-11 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US11462483B2 (en) 2015-10-12 2022-10-04 Invensas Llc Wire bond wires for interference shielding
US10115678B2 (en) 2015-10-12 2018-10-30 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US10325877B2 (en) 2015-12-30 2019-06-18 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10658302B2 (en) 2016-07-29 2020-05-19 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
CN109065509A (zh) * 2018-08-10 2018-12-21 付伟 带有单围堰及外移通孔的芯片封装结构及其制作方法
CN111146092B (zh) * 2020-01-16 2023-02-03 深圳市志金电子有限公司 封装基板制造工艺
CN111146092A (zh) * 2020-01-16 2020-05-12 深圳市志金电子有限公司 封装基板制造工艺

Similar Documents

Publication Publication Date Title
JP2003318327A (ja) プリント配線板および積層パッケージ
KR101119303B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
US9627309B2 (en) Wiring substrate
US9627308B2 (en) Wiring substrate
KR101058621B1 (ko) 반도체 패키지 및 이의 제조 방법
JP6504665B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
US8132320B2 (en) Circuit board process
TWI483363B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
US20080315398A1 (en) Packaging substrate with embedded chip and buried heatsink
US20110314667A1 (en) Method of manufacturing printed circuit board including electronic component embedded therein
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
KR20010020468A (ko) 순차적으로 적층된 집적회로 패키지
KR20100130555A (ko) 배선기판 및 그 제조방법
JP2011211194A (ja) 配線板及びその製造方法
JP2008218979A (ja) 電子パッケージ及びその製造方法
JPH11233678A (ja) Ｉｃパッケージの製造方法
KR20100133317A (ko) 배선기판의 제조방법
US9852970B2 (en) Wiring substrate
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
TW201427522A (zh) 承載電路板、承載電路板的製作方法及封裝結構
KR20140143567A (ko) 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법
JP3691995B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
US9693455B1 (en) Integrated circuit packaging system with plated copper posts and method of manufacture thereof
JP6699043B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060328