KR101058621B1 - 반도체 패키지 및 이의 제조 방법 - Google Patents

반도체 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR101058621B1
KR101058621B1 KR1020090067512A KR20090067512A KR101058621B1 KR 101058621 B1 KR101058621 B1 KR 101058621B1 KR 1020090067512 A KR1020090067512 A KR 1020090067512A KR 20090067512 A KR20090067512 A KR 20090067512A KR 101058621 B1 KR101058621 B1 KR 101058621B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
carrier substrate
disposed
layer
forming
Prior art date
Application number
KR1020090067512A
Other languages
English (en)
Other versions
KR20110010015A (ko
Inventor
안진용
류창섭
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090067512A priority Critical patent/KR101058621B1/ko
Priority to US12/591,313 priority patent/US20110018123A1/en
Priority to JP2009277816A priority patent/JP2011029585A/ja
Publication of KR20110010015A publication Critical patent/KR20110010015A/ko
Application granted granted Critical
Publication of KR101058621B1 publication Critical patent/KR101058621B1/ko
Priority to JP2012015077A priority patent/JP5607086B2/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 반도체 패키지 및 이의 제조 방법에 관한 것으로, 제 1 및 제 2 개구부를 갖는 절연체; 상기 제 1 개구부 내부에 배치된 능동소자; 상기 제 2 개구부 내부에 배치된 수동소자; 상기 절연체 하부에 배치되며, 상기 수동소자의 하부를 커버하는 보호부재; 상기 절연체상에 배치되며 상기 능동소자와 전기적으로 접속된 빌드업층; 및 상기 빌드업층과 전기적으로 접속된 외부접속수단;을 포함할 수 있다.
반도체 패키지, 빌드업, 휨, 캐리어, 코아리스

Description

반도체 패키지 및 이의 제조 방법{Semiconductor package and method of manufacturing the same}
본 발명은 반도체 패키지 및 이의 제조 방법에 관한 것으로, 구체적으로 코아리스(coreless) 반도체 패키지 및 이의 제조 방법에 관한 것이다.
최근 전자제품이 소형화, 경량화되는 추세에 따라, 이에 구비되는 반도체 소자 부품 또한 소형화 및 박형화되는 추세에 있다. 이와 같은 기술 추세에 대응하기 위해서 반도체 소자를 패키지 기판에 실장하는 반도체 패키지의 기술에 대한 관심이 높아지고 있다.
이와 같은 반도체 패키지는 패키지 기판, 상기 패키지 기판 상면에 범프볼에 의해 실장된 반도체 칩, 상기 반도체 칩을 밀봉하는 몰딩부재, 상기 패키지 기판 하면에 배치되어 상기 반도체 칩과 외부 회로부, 예컨대 메인보드 기판과 서로 전기적으로 연결하기 위한 솔더볼을 포함할 수 있다.
최근에는 전자기기의 고성능화 및 소형화됨에 따라, 패키지 기판에 실장되는 반도체칩의 수가 증가되고 있으며, 이로 인해 패키지 기판의 회로 복잡도 및 밀집도가 증가할 뿐만 아니라 소형화 회로에 대한 요구가 증가하고 있다.
이에 따라, 패키지 기판은 코아층을 중심으로 양면에 배치된 다층의 회로층을 구비한다. 이와 같이, 패키지 기판이 다층의 회로층을 구비할 경우, 배선 밀도를 증가시킬 수 있다.
그러나, 패키지 기판의 다층의 회로층은 두꺼운 코아층의 양면에 각각 빌드업 방식을 통해 형성함에 따라, 패키지 기판의 두께가 두꺼워질 수 있을 뿐만 아니라, 이로 인해, 반도체칩과 외부회로부간의 신호전달 속도가 저하되는 문제점이 있었다.
또한, 다층의 회로층을 형성하는 공정에서 패키지 기판의 휨과 같은 변형이 야기될 수 있다. 이와 같은, 패키지 기판의 휨 문제는 반도체 칩과 패키지 기판간의 접합 불량 또는 패키지 기판과 메인보드 기판간의 접합 불량을 야기할 수 있어, 반도체 패키지의 신뢰성을 저하시킬 뿐만 아니라 양산성을 저하시키는 요인이 될 수 있다.
따라서, 본 발명은 종래 반도체 패키지에서 발생될 수 있는 문제점을 해결하기 위하여 창안된 것으로서, 코아리스 반도체 패키지 및 이의 제조 방법을 제공함에 그 목적이 있다.
본 발명의 목적은 반도체 패키지를 제공하는 것이다. 상기 반도체 패키지는 제 1 및 제 2 개구부를 갖는 절연체; 상기 제 1 개구부 내부에 배치된 능동소자; 상기 제 2 개구부 내부에 배치된 수동소자; 상기 절연체 하부에 배치되며, 상기 수동소자의 하부를 커버하는 보호부재; 상기 절연체상에 배치되며 상기 능동소자와 전기적으로 접속된 빌드업층; 및 상기 빌드업층과 전기적으로 접속된 외부접속수단;을 포함할 수 있다.
여기서, 상기 보호부재는 상기 능동소자의 하면을 커버할 수 있다.
또한, 상기 보호부재는 상기 제 1 개구부와 대응되도록 배치되어 상기 능동소자의 하면을 노출하는 관통부를 구비할 수 있다.
또한, 상기 능동소자 하면에 부착된 방열부재를 더 포함할 수 있다.
또한, 상기 능동소자 하면을 포함한 상기 보호부재의 하면에 배치된 방열부재를 더 포함할 수 있다.
또한, 상기 관통부를 형성하기 위한 상기 보호부재의 식각면은 상기 능동소자의 측면과 마주할 수 있다.
또한, 상기 절연체의 하면과 상기 능동소자의 하면은 일직선상에 배치될 수 있다.
또한, 상기 빌드업층을 다층으로 형성되며, 상기 각 빌드업층에 구비되어 층간 접속을 위한 비아들은 일렬로 적층될 수 있다.
본 발명의 다른 목적은 반도체 패키지의 제조 방법을 제공하는 것이다. 상기 제조 방법은 캐리어 기판을 제공하는 단계; 상기 캐리어 기판의 양면에 제 1 및 제 2 개구부를 구비하는 절연체를 각각 적층하는 단계; 상기 제 1 개구부와 대응된 상기 캐리어 기판 양면에 배치된 능동소자와 상기 제 2 개구부와 대응된 상기 캐리어 기판의 양면에 배치된 수동소자와 상기 능동소자와 전기적으로 연결되는 적어도 한층 이상의 빌드업층을 포함하는 반도체 패키지를 각각 형성하는 단계; 상기 캐리어 기판으로부터 상기 반도체 패키지를 분리하며, 상기 수동소자를 포함한 상기 반도체 패키지 하부에 보호부재를 형성하는 단계; 및 상기 반도체 패키지상에 외부접속수단을 형성하는 단계;를 포함할 수 있다.
여기서, 상기 캐리어 기판은 지지층과 상기 지지층의 양면에 각각 배치된 이형층과 상기 이형층상에 배치된 접착층을 포함할 수 있다.
또한, 상기 캐리어 기판으로부터 상기 반도체 패키지를 분리하며, 상기 수동소자를 포함한 상기 반도체 패키지 하부에 보호부재를 형성하는 단계는,
상기 이형층으로부터 분리되어 상기 반도체 패키지의 하부면에 배치되는 상기 접착층을 제거하는 단계; 및 상기 반도체 패키지의 하부면에 보호부재를 형성하는 단계를 포함할 수 있다.
또한, 상기 캐리어 기판으로부터 상기 반도체 패키지를 분리하며, 상기 수동소자를 포함한 상기 반도체 패키지 하부에 보호부재를 형성하는 단계는,
또한, 상기 이형층으로부터 분리되어 상기 반도체 패키지의 하부면에 배치되 는 상기 접착층을 잔존시켜 상기 보호부재로 이용할 수 있다.
또한, 상기 접착층은 금속박막 또는 절연필름을 포함할 수 있다.
또한, 상기 보호부재에 상기 능동소자의 하면을 노출하는 관통부를 형성하는 단계를 더 포함할 수 있다.
또한, 상기 능동소자의 하면에 방열부재를 부착하는 단계를 더 포함할 수 있다.
또한, 상기 빌드업층을 다층으로 형성하며, 상기 각 빌드업층에 구비되어 층간 접속을 위한 비아들은 일렬로 적층되도록 형성할 수 있다.
또한, 상기 캐리어 기판 양면에 각각 반도체 패키지를 형성하는 단계에서,
상기 빌드업층상에 솔더 레지스트층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 목적은 반도체 패키지의 제조 방법을 제공하는 것이다. 상기 제조 방법은 캐리어 기판을 제공하는 단계; 상기 캐리어 기판의 양면에 관통부를 구비하는 보호부재와 상기 보호부재 상에 배치되며 제 1 및 제 2 개구부를 포함한 절연체를 형성하는 단계; 상기 제 1 개구부와 대응된 상기 캐리어 기판 양면에 배치된 능동소자와 상기 제 2 개구부와 대응된 상기 캐리어 기판의 양면에 배치된 수동소자와 상기 능동소자와 전기적으로 연결되는 적어도 한층 이상의 빌드업층을 포함하는 반도체 패키지를 각각 형성하는 단계; 상기 캐리어 기판으로부터 상기 보호부재를 포함한 상기 반도체 패키지를 분리하는 단계; 및 상기 반도체 패키지상에 외부접속수단을 형성하는 단계;를 포함할 수 있다.
여기서, 상기 절연체와 상기 보호부재를 형성하는 단계는, 상기 관통부를 구비한 보호부재를 상기 캐리어 기판의 양면에 각각 형성하는 단계; 및 상기 각 보호부재 상에 상기 관통부와 대응된 상기 제 1 개구부와 상기 제 1 개구부의 주변에 배치된 상기 제 2 개구부를 구비한 절연체를 각각 적층하는 단계;를 포함할 수 있다.
또한, 상기 캐리어 기판은 지지층과 상기 지지층의 양면에 각각 배치된 이형층과 상기 각 이형층상에 배치된 접착층을 포함할 수 있다.
또한, 상기 캐리어 기판으로부터 상기 반도체 패키지를 분리하는 단계에서,
상기 이형층으로부터 분리되어 상기 접착층은 상기 능동소자와 접촉하며 상기 반도체 패키지의 하부면에 배치되어 방열부재로 사용될 수 있다.
또한, 상기 캐리어 기판으로부터 상기 반도체 패키지를 분리하는 단계에서,
상기 이형층으로부터 분리되어 상기 능동소자와 접촉하며 상기 반도체 패키지의 하부면에 배치되는 접착층을 제거하는 단계를 포함할 수 있다.
또한, 상기 반도체 패키지를 분리하는 단계 이후에, 상기 관통부에 의해 노출된 상기 능동소자상에 방열부재를 부착하는 단계를 더 포함할 수 있다.
또한, 상기 접착층은 금속박막 또는 절연필름을 포함할 수 있다.
또한, 상기 빌드업층을 다층으로 형성하며, 상기 각 빌드업층에 구비되어 층간 접속을 위한 비아들은 일렬로 적층되도록 형성할 수 있다.
또한, 상기 캐리어 기판 양면에 각각 반도체 패키지를 형성하는 단계에서,
상기 빌드업층상에 솔더 레지스트층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 반도체 패키지는 코아를 구비하지 않은 코아리스 패키지 기판으로 형성함으로써, 패키지 기판의 두께를 줄일 수 있고, 이와 함께 반도체 패키지의 신호전달 속도를 향상시킬 수 있다.
또한, 본 발명의 반도체 패키지는 캐리어 기판의 양면에서 각각 반도체 패키지를 제조함에 따라, 제조공정중에 발생하는 패키지 기판의 휨 문제를 개선함과 동시에 생산성을 향상시킬 수 있다.
또한, 본 발명의 반도체 패키지는 내부에 수동소자 및 능동소자를 내장하고 있어, 반도체 패키지의 강성을 향상시킬 수 있다.
또한, 반도체 패키지의 하부면에 보호부재를 구비하여, 외부에 노출될 수 있는 수동소자를 보호할 수 있어, 반도체 패키지의 신뢰성을 확보할 수 있다.
또한, 반도체 패키지를 제조하기 위한 캐리어 기판의 일부인 접착층을 반도체 패키지의 보호부재 또는 방열부재로 이용할 수도 있어, 공정을 단순화시킬 수 있으며, 공정 비용을 줄일 수 있다.
이하, 본 발명의 실시예들은 반도체 패키지의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되 어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 패키지의 단면도이다.
도 1을 참조하면, 본 발명의 제 1 실시예에 따른 반도체 패키지(100)는 보호부재(110), 절연체(120), 능동소자(140), 수동소자(130), 빌드업층(150) 및 외부 접속수단(180)을 포함할 수 있다.
보호부재(110)는 절연물질로 이루어질 수 있다. 예컨대, 보호부재(110)는 솔더 레지스트로 이루어질 수 있다.
절연체(120)는 보호부재(110)상에 배치된다. 절연체(120)는 절연재질로써, 예컨대 PPG(Prepreg)나 ABF(Ajimonoto build-up film)로 이루어질 수 있다. 절연체(120)는 관통된 제 1 및 제 2 개구부(121, 122)를 구비할 수 있다. 여기서, 제 1 개구부(121)와 제 2 개구부(122)를 통해, 절연체(120)로부터 보호부재(110)가 노출될 수 있다.
능동소자(140)는 제 1 개구부(121)에 의해 노출된 보호부재(100)상에 배치될 수 있다. 즉, 보호부재(110)는 능동소자(140)의 하부면을 커버하도록 형성될 수 있다. 이에 따라, 절연체(120)의 하면과 능동소자(140)의 하면은 일직선상에 배치될 수 있다. 또한, 능동소자(140)의 예로서는 반도체 소자로써, 다이오드 및 트랜지스터등일 수 있으며, 본 발명의 실시예에서 이를 한정하는 것은 아니다. 이에 더하여, 능동소자(140)의 상부에 후술 될 빌드업층(150)과 전기적으로 접촉되는 콘택패 드(141)가 배치되어 있을 수 있다.
수동소자(130)는 제 2 개구부(122)에 의해 노출된 보호부재(100)상에 배치될 수 있다. 즉, 보호부재(110)는 수동소자(130)의 하부면을 커버하도록 형성될 수 있어, 수동소자(130)를 외부 환경으로부터 보호받을 수 있다. 또한, 수동소자(130)의 예로서는 MLCC, 저항 및 인덕터등일 수 있으나, 본 발명의 실시예에서 이를 한정하는 것은 아니다.
이에 더하여, 도면에는 도시되지 않았으나, 절연체(120)의 내부에 회로가 내장되어 있을 수 있다. 여기서, 회로는 수동소자(130)와 전기적으로 연결되어 있을 수도 있다. 이때, 회로의 일부가 절연체(120)의 하부에 노출되어 있을 수 있다. 이때, 보호부재(110)는 노출된 회로를 커버함으로써, 회로를 외부로부터 보호할 수 있다.
빌드업층(150)은 능동소자(140)를 포함한 절연체(120)상에 배치된다. 이때. 빌드업층(150)은 능동소자(140)와 외부회로부, 예컨대 메인보드 기판을 서로 전기적으로 연결하는 역할을 할 수 있다.
빌드업층(150)은 절연층(151), 절연층(151)을 관통하며 층간 접속을 하는 비아(152) 및 비아(152)와 전기적으로 연결되며 절연층(151)상에 배치된 회로층(153)을 포함할 수 있다. 여기서, 빌드업층(150)은 적어도 1층 이상의 다층으로 이루어질 수 있다. 이때, 다층의 빌드업층(150)의 층간 접속을 위한 비아(152)들은 일렬로 적층되도록 형성될 수 있다. 이에 따라, 능동소자(140)로부터 외부회로부인 메인보드 기판간의 전기적 이동 통로는 단축될 수 있을 뿐만 아니라, 별도의 접속수 단, 예컨대 범프없이 직접적으로 전기적으로 연결됨에 따라, 능동소자(140)와 메인보드 기판간의 신호전달 속도를 증대시킬 수 있다.
이에 더하여, 다층의 빌드업층(150) 중 최상층의 빌드업층은 메인보드 기판과 전기적으로 접속되기 위한 패드(160)를 구비할 수 있다.
또한, 빌드업층(150)상에 패드(160)를 노출하는 솔더 레지스트층(170)이 배치되어, 최외층의 회로층을 외부로부터 보호하며, 패드(160)와 후술 될 외부 접속수단(180)간의 쇼트 불량을 방지할 수 있다.
또한, 솔더 레지스트층(170)으로부터 노출된 패드(144)와 전기적으로 접속된 외부 접속수단(180), 예컨대 솔더볼이 배치되어 있다. 여기서, 외부 접속수단(180)에 의해, 반도체 패키지와 메인보드 기판은 서로 전기적으로 연결될 수 있다.
본 발명의 실시예에서와 같이, 반도체 패키지는 코어를 구비하지 않는 코어리스 패키지 기판으로써 패키지 기판의 두께를 줄일 수 있으며, 신호 전달 속도를 증대시킬 수 있다.
또한, 반도체 패키지는 층간 접속을 위한 비아들을 일렬로 적층시킴에 따라, 신호 전달 속도를 더욱 증대시킬 수 있다.
또한, 반도체 패키지는 패키지 기판 내부에 수동소자 및 능동소자를 내부에 내장하고 있어, 반도체 패키지의 강성을 향상시킬 수 있다.
또한, 반도체 패키지는 하부에 보호부재를 구비함으로써, 외부에 노출될 수 있는 수동소자나 회로를 보호할 수 있어, 반도체 패키지의 신뢰성을 확보할 수 있다.
이하, 도 2 내지 도 9를 참조하여, 본 발명의 제 1 실시예에 따른 반도체 패키지의 제조 방법을 더욱 상세하게 설명하기로 한다.
도 2 내지 도 9는 본 발명의 제 1 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도 2를 참조하면, 본 발명의 제 1 실시예에 따른 반도체 패키지를 제조하기 위해, 먼저 캐리어 기판(200)의 양면에 각각 절연체(120)를 제공한다.
캐리어 기판(200)은 지지층(210), 지지층(210)의 양면에 각각 배치된 이형층(220) 및 각 이형층(220)상에 배치된 접착층(230)을 포함할 수 있다.
지지층(210)은 캐리어 기판(200)의 몸체를 지지할 수 있는 재질, 예컨대 플라스틱 또는 금속으로 이루어질 수 있다.
이형층(220)은 지지층(210)의 양면에 각각 배치될 수 있다. 이형층(220)은 접착층(230)으로부터 용이하게 분리될 수 있는 재질로써, 이형필름으로 이루어질 수 있다. 여기서, 이형층(220)은 지지층(210)의 에지를 노출하며 지지층(210)상에 배치될 수 있다.
접착층(230)은 이형층(220)을 포함한 지지층(210) 양면에 각각 배치될 수 있다. 접착층(230)은 지지층(210)을 완전하게 커버하도록 배치되며, 이형층(220)으로부터 노출된 지지층(210)의 에지상에도 배치될 수 있다.
접착층은 절연필름 또는 금속박막, 예컨대 구리박막으로 이루어질 수 있다.
접착층으로부터 이형층(220)을 분리하기 위해, 이형층(220)과 지지층(210)간 의 접착력은 이형층(220)과 접착층(230)간의 접착력보다 클 수 있다. 이때, 이형층(220)은 지지층(210)의 에지와 접착층(230)의 접착으로 인해 캐리어 기판(200)에 고정되어 있을 수 있다. 이로써, 지지층의 에지를 절단할 경우, 이형층(220)으로부터 접착층(230)을 분리할 수 있다.
절연체(120)는 몸체를 관통하는 제 1 및 제 2 개구부(121, 122)를 구비할 수 있다. 여기서, 절연체(120)의 제 1 및 제 2 개구부(121, 122)는 일반적인 가공, 예컨대 펀칭 가공, 레이저 가공 및 워터젯(water-jet) 가공등에 의해 형성할 수 있다.
또한, 절연체(120)로 사용하는 재질의 예로서는 PPG(Prepreg)나 ABF(Ajimonoto build-up film)일 수 있다.
도 3을 참조하면, 캐리어 기판(200)의 양면에 각각 절연체(120)를 적층한다. 이때, 절연패턴(120)의 개구부(121)는 캐리어 기판(200), 특히 접착층(230)을 노출할 수 있다.
도 4를 참조하면, 절연체(120)로부터 노출된, 즉 제 1 개구부(121)와 대응된 캐리어 기판(200)의 양면에 각각 능동소자(140)를 실장한다. 여기서, 능동소자(140)를 실장은 캐리어 기판(200)의 양면에 각각 도포된 접착층에 의해 수행될 수 있다. 이때, 능동소자(140)의 상면에 각각 콘택패드(141)가 배치되어 있을 수 있다. 능동소자(140)의 예로서는 다이오드 및 트랜지스터등일 수 있으며, 본 발명의 실시예에서 이를 한정하는 것은 아니다.
능동소자(140)의 실장과 함께 제 2 개구부(122)와 대응된 캐리어 기판(200) 의 양면에 각각 수동소자(130)를 실장한다. 수동소자(130)의 예로서는 MLCC, 저항 및 인덕터가 내장되어 있을 수 있으며, 본 발명의 실시예에서 수동소자(130)의 종류에 대해서 한정하는 것은 아니다.
이에 더하여, 절연체(120)의 내부에 회로가 더 내장되어 있을 수 있다.
도 5를 참조하면, 능동소자(140)를 포함한 캐리어 기판(200)의 양면에 능동소자(140)와 전기적으로 연결되는 적어도 한층 이상의 빌드업층(150)을 각각 형성한다.
빌드업층(150)을 형성하기 위해, 능동소자(140)를 포함한 캐리어 기판(200)의 양면에 각각 절연층(151)을 형성한다. 여기서, 절연층(151)을 형성하는 재질의 예로서는 에폭시 수지일 수 있다. 그러나, 본 발명의 실시예에서 절연층(151)의 재질에 대해서 한정하는 것은 아니다.
이후, 절연층(151)에 레이저 가공, CNC 드릴 또는 포토리소그래피 공정을 이용하여 능동소자(140)의 콘택패드(141)를 노출하는 비아홀을 형성한다.
이후, 비아홀을 포함하는 각 절연층(151)에 무전해 도금 및 전해도금을 수행하여 동박을 형성한 후, 동박을 식각하여 콘택패드(141)와 전기적으로 연결된 비아(152)와 회로층(153)을 형성할 수 있다. 이로써, 절연층(151) 및 절연층(151)을 관통하며 콘택패드(141)와 전기적으로 접속된 비아(152) 및 회로층(153)을 포함한 빌드업층(150)을 캐리어 기판(200)의 양면에 각각 형성할 수 있다.
본 발명의 실시예에서 비아(152)는 무전해도금 및 전해도금을 형성하는 공정에서 형성되는 것으로 설명하였으나, 이에 한정되는 것은 아니며, 비아(152)는 별도로 비아홀 내부에 도전성 페이스트를 충진하여 형성될 수도 있다.
여기서, 빌드업층(150)을 반복적으로 형성하여, 캐리어 기판(200)의 양면상에 각각 다층의 빌드업층(150)을 형성할 수 있다.
이때, 각 빌드업층(150)에 구비된 비아(152)들은 일렬로 배치되도록 적층시킬 수 있다. 이로써, 패키지 기판내에서의 층간 접속을 위한 전기 이동로가 감소될 수 있어, 반도체 패키지의 신호 전달 속도를 줄일 수 있다. 이는 패키지 기판이 코어리스 기판이기 때문에 가능하다. 즉, 종래 코어를 구비한 패키지 기판은 층간 접속을 위해, 코어를 관통하는 PTH(plated through hole)를 구비하게 되고, 결국, 종래 패키지 기판은 층간 접속을 위해 적층된 비아들사이에 PTH를 구비하게 되므로, 본 발명과 같이, 층간 접속을 위해 비아만을 일렬로 적층시킬 수 없었다.
또한, 캐리어 기판(200)의 양면에서 각각 빌드업층(150)을 형성함에 따라, 빌드업층(150)을 형성하는 빌드업 공정에서 발생되는 수축이 캐리어 기판(200)의 양면에서 서로 상충되도록 발생함에 따라, 빌드업 공정에서 패키지 기판이 휘어지는 것을 방지할 수 있다.
이에 더하여, 다층의 빌드업층(150) 중 최상층의 빌드업층에는 메인보드 기판과 전기적으로 접속되기 위한 패드(160)가 형성되어 있을 수 있다.
이후, 패드를 포함하는 최상층의 빌드업층(150)을 각각 덮는 솔더 레지스트층(170)을 형성할 수 있다.
이에 따라, 캐리어 기판(200)의 양면에 능동소자(140)를 포함한 절연체(120)와 절연체(120)상에 배치된 빌드업층(150)을 포함하는 반도체 패키지(100)를 각각 형성할 수 있다.
도 6을 참조하면, 캐리어 기판(200)의 라우팅 선(RL)을 따라, 도 7에서와 같이 캐리어 기판(200)에 라우팅 공정을 수행한다. 여기서, 라우팅 공정에서 캐리어 기판(200)의 에지부분, 즉 서로 접착하고 있는 접착층(230)과 지지층(210)이 절단됨에 따라, 이형층(220)과 접착층(230)은 자연적으로 분리될 수 있다. 이로써, 캐리어 기판(200)으로부터 반도체 패키지(100)를 용이하게 분리할 수 있다.
도 8을 참조하면, 캐리어 기판(200)으로부터 분리된 반도체 패키지(100)의 하부에는 접착층(230)이 잔존할 수 있다. 여기서, 접착층(230)이 절연필름으로 형성될 경우, 접착층(230)을 잔존시켜 보호부재(110)로 이용할 수도 있다.
그러나, 접착층(230)이 금속박막으로 형성될 경우, 도 9에서와 같이 접착층(230)을 제거한 후, 반도체 패키지(100)의 하부에 절연재질로 이루어진 보호부재(110)를 별도로 형성할 수 있다. 여기서, 보호부재(110)는 솔더 레지스트를 도포하여 형성할 수 있다.
이에 따라, 보호부재(110)는 외부로 노출될 수 있는 수동소자(130)의 하부면이나 회로를 보호할 수 있다.
이후, 솔더 레지스트층(170)에 노광 및 현상공정을 수행하여, 반도체 패키지(100)의 패드(160)를 노출시킨다. 이후, 패드(160)와 전기적으로 연결되며, 외부 회로부, 예컨대 메인보드 기판과의 접속을 위한 외부 접속수단(180), 예컨대 솔더볼을 반도체 패키지(100)에 형성한다.
따라서, 본 발명의 제 1 실시예에서와 같이, 캐리어 기판의 각 일측면상에 각각 반도체 패키지를 형성함에 따라, 형성공정에서 발생할 수 있는 반도체 패키지 기판의 휨을 방지할 수 있다.
또한, 한번의 공정을 통해 적어도 2 개의 반도체 패키지를 제조할 수 있어, 생산성을 향상시킬 수 있다.
이하, 도 10을 참조하여, 본 발명의 제 2 실시예에 따른 반도체 패키지를 설명하기로 한다. 여기서, 보호부재 및 방열부재를 제외하고 앞서 설명한 제 1 실시예에 따른 반도체 패키지와 동일한 구성을 가질 수 있다. 이에 따라, 제 2 실시예에서 제 1 실시예와 반복된 설명은 생략하여 설명하기로 한다.
도 10은 본 발명의 제 2 실시예에 따른 반도체 패키지의 단면도이다.
도 10을 참조하면, 본 발명의 제 2 실시예에 따른 반도체 패키지는 제 1 및 제 2 개구부(121, 122)를 갖는 절연체(120), 제 1 개구부(121) 내부에 배치된 능동소자(140), 제 2 개구부(122) 내부에 배치된 수동소자(130), 수동소자(130)의 하부를 커버하며, 절연체(120) 하부에 배치된 보호부재(110), 절연체(120)상에 배치되며 능동소자(140)와 전기적으로 접속된 빌드업층(150) 및 빌드업층((150)과 전기적으로 접속된 외부접속수단(180)을 포함할 수 있다.
여기서, 보호부재(110)는 절연체(120)의 제 1 개구부(121)와 대응된 관통부(111)를 구비할 수 있다. 이에 따라, 능동소자(140)의 하부면은 관통부(111)로 인해 외부에 노출할 수 있다. 이로써, 능동소자(140)로부터 발생된 열을 외부로 방출시킬 수 있다.
이에 더하여, 관통부(111)에 의해 노출된 능동소자(140) 하부에 방열부재(300)가 부착되어 있을 수 있다. 방열부재(300)는 능동소자(140)로부터 발생된 열을 더욱 효과적으로 외부로 방출시킴으로써, 반도체 패키지의 신뢰성을 확보할 수 있다.
이하, 도 11 및 도 12를 참조하여, 본 발명의 제 2 실시예에 따른 반도체 패키지의 제조 방법을 설명하기로 한다. 여기서, 보호부재 및 방열부재를 형성하는 것을 제외하고 앞서 설명한 제 1 실시예에 따른 반도체 패키지의 제조 방법에 의해 제조됨에 따라, 제 1 실시예에 따른 반도체 패키지의 제조공정과 반복된 설명은 생략하여 설명하기로 한다.
도 11 내지 도 12는 본 발명의 제 2 실시예에 따른 반도체 패키지의 제조 공정을 설명하기 위한 단면도들이다.
도 11을 참조하면, 캐리어 기판(도 2의 200)의 양면에 각각 반도체 패키지(100)를 제조한 후, 캐리어 기판(200)으로부터 반도체 패키지(100)를 분리한다.
이후, 반도체 패키지(100)하부에 보호부재(110)를 형성한다. 여기서, 보호부재(110)는 캐리어 기판(200)으로부터 반도체 패키지(100)를 분리하는 과정에서 반도체 패키지(100)의 하부면에 잔존하는 캐리어 기판(200)의 접착층(도2의 230)으로 이용할 수 있다.
또는, 접착층(230)을 제거한 후, 반도체 패키지(100)의 하부에 별도로 보호부재(110)를 형성할 수도 있다.
도 12를 참조하면, 반도체 패키지(100)상에 배치된 솔더 레지스트층(170)에 노광 및 현상공정을 수행하여, 반도체 패키지(100)의 패드(160)를 노출시킨다. 이후, 패드(160)와 전기적으로 연결되며, 외부 회로부, 예컨대 메인보드 기판과의 접속을 위한 외부접속수단(180), 예컨대 솔더볼을 반도체 패키지(100)에 형성한다.
이후, 보호부재(110)에 노광 및 현상공정을 수행하여, 능동소자(140)의 하부면을 노출하는 관통부(111)를 형성할 수 있다. 이로써, 능동소자(140)는 외부로부터 노출되어, 능동소자(140)로부터의 열을 효과적으로 외부로 방출할 수 있다.
이에 더하여, 노출된 능동소자(140)의 하부면에 별도의 방열부재(300)를 더 부착할 수 있다. 이로써, 반도체 패키지(100)는 능동소자(140)로부터의 열을 더욱 효과적으로 방출할 수 있다.
이하, 도 13을 참조하여, 본 발명의 제 3 실시예에 따른 반도체 패키지를 설명하기로 한다. 여기서, 보호부재를 제외하고 앞서 설명한 제 1 실시예에 따른 반도체 패키지와 동일한 구성을 가질 수 있다. 이에 따라, 제 3 실시예에서 제 1 실시예와 반복된 설명은 생략하여 설명하기로 한다.
도 13은 본 발명의 제 3 실시예에 따른 반도체 패키지의 단면도이다.
도 13을 참조하면, 본 발명의 제 3 실시예에 따른 반도체 패키지는 제 1 및 제 2 개구부(121, 122)를 갖는 절연체(120), 제 1 개구부(121) 내부에 배치된 능동소자(140), 제 2 개구부(122) 내부에 배치된 수동소자(130), 수동소자(130)의 하부를 커버하며, 절연체(120) 하부에 배치된 보호부재(110), 절연체(120)상에 배치되 며 능동소자(140)와 전기적으로 접속된 빌드업층(150) 및 빌드업층((150)과 전기적으로 접속된 외부접속수단(180)을 포함할 수 있다.
여기서, 보호부재(110)는 몸체를 관통하는 관통부(111)를 구비할 수 있다. 이때, 관통부(111)는 제 1 개구부(121)와 대응되도록 배치될 수 있다. 이에 따라, 관통부(111)에 의해, 능동소자(140)의 하부는 외부에 노출될 수 있다.
또한, 관통부(111)의 식각면은 능동소자(140)의 측면에 배치될 수 있다. 이에 따라, 보호부재(110)의 하면과 능동소자(140)의 하면은 서로 일직선상에 배치될 수 있다. 이는, 제조공정에 있어서, 캐리어 기판에 양면에 각각 관통부(111)를 구비한 보호부재(110)와 제 1 및 제 2 개구부(121, 122)를 구비한 절연체(120)는 적층시킨 후, 능동소자를 실장하는 후속 공정이 이루어지기 때문이다. 이에 대해서는 상세하게 후술하기로 한다.
이에 더하여, 반도체 패키지(100)는 관통부(111)에 의해 노출된 능동소자(140)와 접촉되는 접착층(430)을 더 포함할 수 있다. 여기서, 접착층(430)은 능동소자(140)로부터 발생된 열을 외부로 방출하는 방열부재의 역할을 할 수 있다. 이때, 접착층(430), 즉 방열부재는 보호부재(110)의 하부면까지 연장되어 배치될 수 있다.
이하, 도 14 및 도 16을 참조하여, 본 발명의 제 3 실시예에 따른 반도체 패키지의 제조 방법을 설명하기로 한다. 여기서, 보호부재를 형성하는 것을 제외하고 앞서 설명한 제 1 실시예에 따른 반도체 패키지의 제조 방법에 의해 제조됨에 따 라, 제 1 실시예에 따른 반도체 패키지의 제조공정과 반복된 설명은 생략하여 설명하기로 한다.
도 14 내지 도 16은 본 발명의 제 3 실시예에 따른 반도체 패키지의 제조 공정을 설명하기 위한 단면도들이다.
도 14를 참조하면, 캐리어 기판(400)의 양면에 각각 보호부재(110)와 절연체(120)를 형성한다. 여기서, 캐리어 기판(400)은 지지층(410), 지지층(410)의 양면에 각각 배치된 이형층(420), 각 이형층(420)상에 배치된 접착층(430)을 포함할 수 있다.
캐리어 기판(400)의 양면에 관통부(111)를 구비한 보호부재(110)를 형성한다. 여기서, 보호부재(110)를 형성하기 위해, 캐리어 기판(400)의 양면에 보호층을 형성한 후, 보호층에 노광 및 현상 공정을 거쳐 관통부(111)를 형성할 수 있다. 이때, 보호층을 형성하는 재질의 예로서는 솔더 레지스트일 수 있다. 보호부재(110)를 형성하는 다른 예로서는, 보호부재에 일반적인 가공 공정, 예컨데 펀칭 가공, 레이저 가공 및 워터젯(water-jet) 가공하여 관통부를 형성한 후, 캐리어 기판(400)의 양면에 적층시킬 수도 있다.
이후, 각 보호부재(110)상에 제 1 및 제 2 개구부(121, 122)를 갖는 절연체(120)를 적층한다. 이때, 제 1 개구부(121)와 관통부(111)는 서로 대응되도록 보호부재(110)상에 절연체(120)를 적층시키도록 한다. 이로써, 제 1 개구부(121)와 관통부(111)에 의해 캐리어 기판(400)은 외부에 노출될 수 있다. 한편, 제 2 개구부(122)에 의해 보호부재(110)는 외부에 노출될 수 있다.
여기서, 절연체(120)의 제 1 및 제 2 개구부(121, 122)는 일반적인 가공, 예컨대 펀칭 가공, 레이저 가공 및 워터젯(water-jet) 가공등에 의해 형성할 수 있다. 또한, 절연체(120)로 사용하는 재질의 예로서는 PPG(Prepreg)나 ABF(Ajimonoto build-up film)일 수 있다.
도 15를 참조하면, 제 1 개구부(121)와 관통부(111)에 의해 노출된 캐리어 기판(400)의 양면에 각각 능동소자(140)를 실장한다. 또한, 제 2 개구부(121)에 의해 노출된 보호부재(110)상에 수동소자(130)를 실장한다.
이후, 절연체(120)상에 능동소자(140)와 전기적으로 연결된 빌드업층(150)을 형성한다.
이후, 빌드업층(150)상에 솔더 레지스트층(170)을 형성한 후, 라운팅 선(RL)을 따라 캐리어 기판(400)의 에지를 절단함으로써, 도 16에서와 같이, 캐리어 기판(400)으로부터 반도체 패키지(100)를 분리할 수 있다. 이때, 반도체 패키지(100)의 하부면에 캐리어 기판(400)의 접착층(430)이 잔존할 수 있다. 접착층(431)은 관통부(111)에 의해 노출된 능동소자(140)와 접촉하며 보호부재(110)의 하부면에 배치될 수 있다. 여기서, 캐리어 기판(400)의 접착층(430)은 열전도율이 큰 금속박막, 예컨대 Cu 포일로 이루어질 수 있다. 이에 따라, 반도체 패키지(100)의 하부에 잔존된 접착층(430)은 능동소자(140)로부터 발생된 열을 외부에 방출하기 위한 방열부재의 역할을 수행할 수 있다.
이후, 솔더 레지스트층(170)에 노광 및 현상공정을 수행하여, 반도체 패키지(100)의 패드(160)를 노출시킨후, 패드(160)와 전기적으로 연결되며, 외부 회로 부, 예컨대 메인보드 기판과의 접속을 위한 외부접속수단(180), 예컨대 솔더볼을 반도체 패키지(100)에 형성한다.
따라서, 본 발명의 실시예에서 반도체 패키지를 형성하기 위한 캐리어 기판의 일부인 접착층을 반도체 패키지의 방열부재로 이용할 수 있어, 공정을 단순화시킬 수 있을 뿐만 아니라, 공정비용을 절감할 수 있다.
이하, 도 17을 참조하여, 본 발명의 제 4 실시예에 따른 반도체 패키지를 설명하기로 한다. 여기서, 보호부재를 제외하고 앞서 설명한 제 2 실시예에 따른 반도체 패키지와 동일한 구성을 가질 수 있다. 이에 따라, 제 4 실시예에서 제 2 실시예와 반복된 설명은 생략하여 설명하기로 한다.
도 17은 본 발명의 제 4 실시예에 따른 반도체 패키지의 단면도이다.
도 17을 참조하면, 본 발명의 제 4 실시예에 따른 반도체 패키지는 제 1 및 제 2 개구부(121, 122)를 갖는 절연체(120), 제 1 개구부(121) 내부에 배치된 능동소자(140), 제 2 개구부(122) 내부에 배치된 수동소자(130), 수동소자(130)의 하부를 커버하며, 절연체(120) 하부에 배치된 보호부재(110), 절연체(120)상에 배치되며 능동소자(140)와 전기적으로 접속된 빌드업층(150) 및 빌드업층((150)과 전기적으로 접속된 외부접속수단(180)을 포함할 수 있다.
여기서, 보호부재(110)는 제 1 개구부(121)와 연장된 관통부(111)를 구비할 수 있다. 이때, 능동소자(140)의 하면은 관통부(111)에 의해 노출될 수 있어, 능동소자(140)는 외부로 효과적으로 열을 방출할 수 있다.
이에 더하여, 외부에 노출된 능동소자(140) 하부에 방열부재(300)를 부착하여, 능동소자(140)로부터의 열을 외부에 더욱 효과적으로 방출할 수 있다.
이하, 도 18 및 도 20을 참조하여, 본 발명의 제 4 실시예에 따른 반도체 패키지의 제조 방법을 설명하기로 한다. 여기서, 보호부재를 형성하는 것을 제외하고 앞서 설명한 제 2 실시예에 따른 반도체 패키지의 제조 방법에 의해 제조됨에 따라, 제 4 실시예에 따른 반도체 패키지의 제조공정과 반복된 설명은 생략하여 설명하기로 한다.
도 18 내지 도 20은 본 발명의 제 4 실시예에 따른 반도체 패키지의 제조 공정을 설명하기 위한 단면도들이다.
도 18을 참조하면, 캐리어 기판(도 14의 400)의 양면에 각각 반도체 패키지(100)를 제조한 후, 캐리어 기판(400)으로부터 반도체 패키지(100)를 분리한다.
여기서, 캐리어 기판(200)으로부터 반도체 패키지(100)를 분리하는 과정에서 반도체 패키지(100)의 하부면에 캐리어 기판(400)의 접착층(도 14의 430)이 잔존할 수 있다. 이때, 접착층(430)은 절연필름 또는 금속박막일 수 있다.
도 19를 참조하면, 접착층(430)은 반도체 패키지(100)로부터 제거한다. 여기서, 접착층(430)은 습식공정 또는 건식공정을 통해 제거될 수 있다. 이때, 접착층(430)을 제거하는 공정에서, 보호부재(110)는 절연체(120)로부터 노출된 수동소자(130) 또는 회로를 보호하는 역할을 할 수 있다.
도 20을 참조하면, 반도체 패키지(100)에 형성된 솔더 레지스트층(170)에 노 광 및 현상공정을 수행하여, 반도체 패키지(100)의 패드(160)를 노출시킨다. 이후, 패드(160)와 전기적으로 연결되며, 외부 회로부, 예컨대 메인보드 기판과의 접속을 위한 외부접속수단(180), 예컨대 솔더볼을 반도체 패키지(100)에 형성한다.
이후, 반도체 패키지(100)의 하부, 즉 능동소자(140)의 하부면에 방열부재(300)를 부착함으로써, 방열효과를 갖는 반도체 패키지를 형성할 수 있다.
따라서, 본 발명의 실시예에서 캐리어 기판의 양면에 각각 반도체 패키지를 제조함으로써, 반도체 패키지를 형성하는 과정에서 발생할 수 있는 패키지 기판의 휨문제를 개선할 수 있다.
또한, 캐리어 기판의 양면에 각각 반도체 패키지를 제조함에 따라, 한번의 공정을 통해 적어도 2 개의 반도체 패키지를 제조할 수 있어, 생산성을 향상시킬 수 있다.
또한, 캐리어 기판을 이용하여 반도체 패키지를 제조함에 따라, 패키지 기판은 코어를 구비하지 않아도 되므로, 반도체 패키지의 두께를 줄일 수 있으며, 또한 반도체 패키지의 신호전달 속도를 향상시킬 수 있다.
또한, 반도체 패키지는 수동소자 및 능동소자를 내부에 실장하고 있어, 반도체 패키지의 강성을 증대시킬 수 있다.
또한, 반도체 패키지의 하부면에 보호부재를 구비하여, 외부에 노출될 수 있는 수동소자를 보호할 수 있어, 반도체 패키지의 신뢰성을 확보할 수 있다.
또한, 반도체 패키지를 제조하기 위한 캐리어 기판의 일부인 접착층을 반도 체 패키지의 보호부재 또는 방열부재로 이용할 수도 있어, 공정을 단순화시킬 수 있으며, 공정 비용을 줄일 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 패키지의 단면도이다.
도 2 내지 도 9는 본 발명의 제 1 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도 10은 본 발명의 제 2 실시예에 따른 반도체 패키지의 단면도이다.
도 11 내지 도 12는 본 발명의 제 2 실시예에 따른 반도체 패키지의 제조 공정을 설명하기 위한 단면도들이다.
도 13은 본 발명의 제 3 실시예에 따른 반도체 패키지의 단면도이다.
도 14 내지 도 16은 본 발명의 제 3 실시예에 따른 반도체 패키지의 제조 공정을 설명하기 위한 단면도들이다.
도 17은 본 발명의 제 4 실시예에 따른 반도체 패키지의 단면도이다.
도 18 내지 도 20은 본 발명의 제 4 실시예에 따른 반도체 패키지의 제조 공정을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 패키지 110 : 보호부재
120 : 절연체 130 : 수동소자
140 : 능동소자 150 : 빌드업층
160 : 패드 170 : 솔더 레지스트층
180 : 외부 접속수단 200, 400 : 캐리어 기판
300 : 방열부재

Claims (26)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 지지층과 상기 지지층의 양면에 각각 배치된 이형층과 상기 이형층상에 배치된 접착층을 포함하는 캐리어 기판을 제공하는 단계;
    상기 캐리어 기판의 양면에 제 1 및 제 2 개구부를 구비하는 절연체를 각각 적층하는 단계;
    상기 제 1 개구부와 대응된 상기 캐리어 기판 양면에 배치된 능동소자와 상기 제 2 개구부와 대응된 상기 캐리어 기판의 양면에 배치된 수동소자와 상기 능동소자와 전기적으로 연결되는 적어도 한층 이상의 빌드업층을 포함하는 반도체 패키지를 각각 형성하는 단계;
    상기 캐리어 기판으로부터 상기 반도체 패키지를 분리하며, 상기 수동소자를 포함한 상기 반도체 패키지 하부에 보호부재를 형성하는 단계; 및
    상기 반도체 패키지상에 외부접속수단을 형성하는 단계;를 포함하고,
    상기 캐리어 기판으로부터 상기 반도체 패키지를 분리하며, 상기 수동소자를 포함한 상기 반도체 패키지 하부에 보호부재를 형성하는 단계는,
    상기 이형층으로부터 분리되어 상기 반도체 패키지의 하부면에 배치되는 상기 접착층을 제거하는 단계; 및
    상기 반도체 패키지의 하부면에 보호부재를 형성하는 단계를 포함하는 반도체 패키지의 제조 방법.
  12. 지지층과 상기 지지층의 양면에 각각 배치된 이형층과 상기 이형층상에 배치된 접착층을 포함하는 캐리어 기판을 제공하는 단계;
    상기 캐리어 기판의 양면에 제 1 및 제 2 개구부를 구비하는 절연체를 각각 적층하는 단계;
    상기 제 1 개구부와 대응된 상기 캐리어 기판 양면에 배치된 능동소자와 상기 제 2 개구부와 대응된 상기 캐리어 기판의 양면에 배치된 수동소자와 상기 능동소자와 전기적으로 연결되는 적어도 한층 이상의 빌드업층을 포함하는 반도체 패키지를 각각 형성하는 단계;
    상기 캐리어 기판으로부터 상기 반도체 패키지를 분리하며, 상기 수동소자를 포함한 상기 반도체 패키지 하부에 보호부재를 형성하는 단계; 및
    상기 반도체 패키지상에 외부접속수단을 형성하는 단계;를 포함하고,
    상기 캐리어 기판으로부터 상기 반도체 패키지를 분리하며, 상기 수동소자를 포함한 상기 반도체 패키지 하부에 보호부재를 형성하는 단계는,
    상기 이형층으로부터 분리되어 상기 반도체 패키지의 하부면에 배치되는 상기 접착층을 잔존시켜 상기 보호부재로 이용하는 반도체 패키지의 제조 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 캐리어 기판을 제공하는 단계;
    상기 캐리어 기판의 양면에 관통부를 구비하는 보호부재와 상기 보호부재 상에 배치되며 제 1 및 제 2 개구부를 포함한 절연체를 형성하는 단계;
    상기 제 1 개구부와 대응된 상기 캐리어 기판 양면에 배치된 능동소자와 상기 제 2 개구부와 대응된 상기 캐리어 기판의 양면에 배치된 수동소자와 상기 능동소자와 전기적으로 연결되는 적어도 한층 이상의 빌드업층을 포함하는 반도체 패키지를 각각 형성하는 단계;
    상기 캐리어 기판으로부터 상기 보호부재를 포함한 상기 반도체 패키지를 분리하는 단계; 및
    상기 반도체 패키지상에 외부접속수단을 형성하는 단계;를 포함하고,
    상기 절연체와 상기 보호부재를 형성하는 단계는,
    상기 관통부를 구비한 보호부재를 상기 캐리어 기판의 양면에 각각 형성하는 단계; 및
    상기 각 보호부재 상에 상기 관통부와 대응된 상기 제 1 개구부와 상기 제 1 개구부의 주변에 배치된 상기 제 2 개구부를 구비한 절연체를 각각 적층하는 단계;
    를 포함하는 반도체 패키지의 제조 방법.
  20. 삭제
  21. 지지층과 상기 지지층의 양면에 각각 배치된 이형층과 상기 이형층상에 배치된 접착층을 포함하는 캐리어 기판을 제공하는 단계;
    상기 캐리어 기판의 양면에 관통부를 구비하는 보호부재와 상기 보호부재 상에 배치되며 제 1 및 제 2 개구부를 포함한 절연체를 형성하는 단계;
    상기 제 1 개구부와 대응된 상기 캐리어 기판 양면에 배치된 능동소자와 상기 제 2 개구부와 대응된 상기 캐리어 기판의 양면에 배치된 수동소자와 상기 능동소자와 전기적으로 연결되는 적어도 한층 이상의 빌드업층을 포함하는 반도체 패키지를 각각 형성하는 단계;
    상기 캐리어 기판으로부터 상기 보호부재를 포함한 상기 반도체 패키지를 분리하는 단계; 및
    상기 반도체 패키지상에 외부접속수단을 형성하는 단계;를 포함하고,
    상기 캐리어 기판으로부터 상기 반도체 패키지를 분리하는 단계에서,
    상기 이형층으로부터 분리되는 상기 접착층은 상기 능동소자와 접촉하며 상기 반도체 패키지의 하부면에 배치되어 방열부재로 사용되는 반도체 패키지의 제조 방법.
  22. 지지층과 상기 지지층의 양면에 각각 배치된 이형층과 상기 이형층상에 배치된 접착층을 포함하는 캐리어 기판을 제공하는 단계;
    상기 캐리어 기판의 양면에 관통부를 구비하는 보호부재와 상기 보호부재 상에 배치되며 제 1 및 제 2 개구부를 포함한 절연체를 형성하는 단계;
    상기 제 1 개구부와 대응된 상기 캐리어 기판 양면에 배치된 능동소자와 상기 제 2 개구부와 대응된 상기 캐리어 기판의 양면에 배치된 수동소자와 상기 능동소자와 전기적으로 연결되는 적어도 한층 이상의 빌드업층을 포함하는 반도체 패키지를 각각 형성하는 단계;
    상기 캐리어 기판으로부터 상기 보호부재를 포함한 상기 반도체 패키지를 분리하는 단계; 및
    상기 반도체 패키지상에 외부접속수단을 형성하는 단계;를 포함하고,
    상기 캐리어 기판으로부터 상기 반도체 패키지를 분리하는 단계에서,
    상기 이형층으로부터 분리되어 상기 능동소자와 접촉하며 상기 반도체 패키지의 하부면에 배치되는 접착층을 제거하는 단계를 포함하는 반도체 패키지의 제조 방법.
  23. 제 22 항에 있어서,
    상기 반도체 패키지를 분리하는 단계 이후에, 상기 관통부에 의해 노출된 상기 능동소자상에 방열부재를 부착하는 단계를 더 포함하는 반도체 패키지의 제조 방법.
  24. 삭제
  25. 삭제
  26. 삭제
KR1020090067512A 2009-07-23 2009-07-23 반도체 패키지 및 이의 제조 방법 KR101058621B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090067512A KR101058621B1 (ko) 2009-07-23 2009-07-23 반도체 패키지 및 이의 제조 방법
US12/591,313 US20110018123A1 (en) 2009-07-23 2009-11-16 Semiconductor package and method of manufacturing the same
JP2009277816A JP2011029585A (ja) 2009-07-23 2009-12-07 半導体パッケージ及びこれの製造方法
JP2012015077A JP5607086B2 (ja) 2009-07-23 2012-01-27 半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090067512A KR101058621B1 (ko) 2009-07-23 2009-07-23 반도체 패키지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110010015A KR20110010015A (ko) 2011-01-31
KR101058621B1 true KR101058621B1 (ko) 2011-08-22

Family

ID=43496550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090067512A KR101058621B1 (ko) 2009-07-23 2009-07-23 반도체 패키지 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US20110018123A1 (ko)
JP (2) JP2011029585A (ko)
KR (1) KR101058621B1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055473B1 (ko) * 2009-12-15 2011-08-08 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
US8618654B2 (en) 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
US8618652B2 (en) * 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8421245B2 (en) 2010-12-22 2013-04-16 Intel Corporation Substrate with embedded stacked through-silicon via die
TWI418003B (zh) 2011-04-28 2013-12-01 Unimicron Technology Corp 嵌埋電子元件之封裝結構及其製法
KR101283821B1 (ko) * 2011-05-03 2013-07-08 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
WO2013095444A1 (en) 2011-12-21 2013-06-27 Intel Corporation Packaged semiconductor die and cte-engineering die pair
JP6124513B2 (ja) * 2012-05-17 2017-05-10 新光電気工業株式会社 半導体装置及びその製造方法
WO2014054803A1 (ja) * 2012-10-04 2014-04-10 Jx日鉱日石金属株式会社 多層プリント配線基板の製造方法及びベース基材
WO2014054811A1 (ja) * 2012-10-04 2014-04-10 Jx日鉱日石金属株式会社 多層プリント配線基板の製造方法及びベース基材
KR102107038B1 (ko) * 2012-12-11 2020-05-07 삼성전기주식회사 칩 내장형 인쇄회로기판과 그를 이용한 반도체 패키지 및 칩 내장형 인쇄회로기판의 제조방법
JP2014116548A (ja) * 2012-12-12 2014-06-26 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
US9455218B2 (en) 2013-03-28 2016-09-27 Intel Corporation Embedded die-down package-on-package device
US9000599B2 (en) 2013-05-13 2015-04-07 Intel Corporation Multichip integration with through silicon via (TSV) die embedded in package
JP6293436B2 (ja) * 2013-08-09 2018-03-14 新光電気工業株式会社 配線基板の製造方法
TWI499364B (zh) * 2014-01-03 2015-09-01 Subtron Technology Co Ltd 核心基材與線路板的製作方法
KR102425753B1 (ko) * 2015-06-01 2022-07-28 삼성전기주식회사 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지
US9899239B2 (en) 2015-11-06 2018-02-20 Apple Inc. Carrier ultra thin substrate
EP3206229B1 (en) * 2016-02-09 2020-10-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Methods of manufacturing flexible electronic devices
EP3255665B1 (en) * 2016-06-08 2022-01-12 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic device with component carrier and method for producing it
US11189576B2 (en) * 2016-08-24 2021-11-30 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
EP3302006A1 (en) 2016-09-30 2018-04-04 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier comprising at least one heat pipe and method for producing said component carrier
KR200487645Y1 (ko) * 2016-12-07 2018-10-16 대광아이앤디(주) 테이프 커팅기
US10325868B2 (en) 2017-04-24 2019-06-18 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
CN107123604A (zh) * 2017-06-01 2017-09-01 中芯长电半导体（江阴）有限公司 一种双面成型的封装方法
EP3483921A1 (en) * 2017-11-11 2019-05-15 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding known-good component in known-good cavity of known-good component carrier material with pre-formed electric connection structure
US10546817B2 (en) * 2017-12-28 2020-01-28 Intel IP Corporation Face-up fan-out electronic package with passive components using a support
KR102102389B1 (ko) * 2018-09-18 2020-04-21 전자부품연구원 고전력 및 고주파수 응용을 위한 반도체 패키지 및 그 제조방법
CN111341750B (zh) 2018-12-19 2024-03-01 奥特斯奥地利科技与系统技术有限公司 包括有导电基部结构的部件承载件及制造方法
KR102128289B1 (ko) 2019-08-23 2020-06-30 주식회사 엔테로바이옴 아커만시아 뮤시니필라 eb-amdk27 균주 및 그의 용도
US11562949B2 (en) 2020-06-17 2023-01-24 Texas Instruments Incorporated Semiconductor package including undermounted die with exposed backside metal

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002047162A2 (en) * 2000-12-08 2002-06-13 Intel Corporation Microelectronic package having an integrated heat sink and build-up layers
US20060115931A1 (en) * 2004-11-26 2006-06-01 Phoenix Precision Technology Corporation Semiconductor package substrate with embedded chip and fabrication method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
JP4303563B2 (ja) * 2003-11-12 2009-07-29 大日本印刷株式会社 電子装置および電子装置の製造方法
TW200611385A (en) * 2004-09-29 2006-04-01 Phoenix Prec Technology Corp Carried structure of integrated semiconductor element and method for fabricating the same
TWI237885B (en) * 2004-10-22 2005-08-11 Phoenix Prec Technology Corp Semiconductor device having carrier embedded with chip and method for fabricating the same
TWI269423B (en) * 2005-02-02 2006-12-21 Phoenix Prec Technology Corp Substrate assembly with direct electrical connection as a semiconductor package
TWI283010B (en) * 2005-08-10 2007-06-21 Phoenix Prec Technology Corp Chip embedded package structure and fabrication method thereof
TWI290820B (en) * 2005-10-13 2007-12-01 Phoenix Prec Technology Corp Circuit board structure of integrated optoelectronic component
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
US20080099910A1 (en) * 2006-08-31 2008-05-01 Ati Technologies Inc. Flip-Chip Semiconductor Package with Encapsulant Retaining Structure and Strip
JP4866268B2 (ja) * 2007-02-28 2012-02-01 新光電気工業株式会社 配線基板の製造方法及び電子部品装置の製造方法
US7759212B2 (en) * 2007-12-26 2010-07-20 Stats Chippac, Ltd. System-in-package having integrated passive devices and method therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002047162A2 (en) * 2000-12-08 2002-06-13 Intel Corporation Microelectronic package having an integrated heat sink and build-up layers
US20060115931A1 (en) * 2004-11-26 2006-06-01 Phoenix Precision Technology Corporation Semiconductor package substrate with embedded chip and fabrication method thereof

Also Published As

Publication number Publication date
JP5607086B2 (ja) 2014-10-15
JP2011029585A (ja) 2011-02-10
JP2012080144A (ja) 2012-04-19
US20110018123A1 (en) 2011-01-27
KR20110010015A (ko) 2011-01-31

Similar Documents

Publication Publication Date Title
KR101058621B1 (ko) 반도체 패키지 및 이의 제조 방법
US9516740B2 (en) Electronic component embedded substrate and method for manufacturing electronic component embedded substrate
KR101077410B1 (ko) 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
CN108074883B (zh) 半导体封装件、其制造方法以及使用其的电子元件模块
US9093459B2 (en) Package structure having a semiconductor component embedded therein and method of fabricating the same
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
KR101985020B1 (ko) 배선기판의 제조방법
US8049114B2 (en) Package substrate with a cavity, semiconductor package and fabrication method thereof
US20080315398A1 (en) Packaging substrate with embedded chip and buried heatsink
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
TWI465171B (zh) 承載電路板、承載電路板的製作方法及封裝結構
US20070190764A1 (en) Method for manufacturing a substrate with cavity
US10674604B2 (en) Printed wiring board and method for manufacturing the same
US9247654B2 (en) Carrier substrate and manufacturing method thereof
KR102222608B1 (ko) 인쇄회로기판 및 그 제조방법
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2003318327A (ja) プリント配線板および積層パッケージ
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
TWI487080B (zh) 無核心層之封裝基板及其製法
CN108257875B (zh) 芯片封装基板、芯片封装结构及二者的制作方法
KR101015762B1 (ko) 반도체 패키지의 제조 방법
US20200260595A1 (en) Circuit carrier and manifacturing method thereof
KR101109214B1 (ko) 패키지 기판 및 그 제조방법
KR101130608B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee