CN107123604A - 一种双面成型的封装方法 - Google Patents

一种双面成型的封装方法 Download PDF

Info

Publication number
CN107123604A
CN107123604A CN201710403484.8A CN201710403484A CN107123604A CN 107123604 A CN107123604 A CN 107123604A CN 201710403484 A CN201710403484 A CN 201710403484A CN 107123604 A CN107123604 A CN 107123604A
Authority
CN
China
Prior art keywords
carrier
double
packing
naked core
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710403484.8A
Other languages
English (en)
Inventor
何志宏
吕娇
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201710403484.8A priority Critical patent/CN107123604A/zh
Publication of CN107123604A publication Critical patent/CN107123604A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本发明提供一种双面成型的封装方法，包括以下步骤：S1在载体的上下两面分别固定两组裸芯；S2将上下两面固定了裸芯的载体放置于成型模具内，填充成型复合物，使载体的上下两面都被成型复合物包裹，然后合模封装成型；S3脱模，并将封装成型的裸芯与载体分离。本发明结合传统的面朝上成型和面朝下成型模具，可以在一次合模成型中双面成型，即同时完成两组裸芯的封装成型，大大提高了成型工具的每小时产量，提高了成型设备的吞吐量，从而可提高封装产量。

Description

一种双面成型的封装方法
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种双面成型的封装方法及封装件。
背景技术
由于智能手机等终端设备向轻薄短小化的发展越来越快，专门针对于小型化、薄膜化以及低成本化的晶圆级封装技术的重要性不断提高。扇出型晶圆级封装(FOWLP：Fan-out WLP)技术目前最适合高要求的移动/无线市场，并且对其它关注高性能和小尺寸的市场，也具有很强的吸引力。
成型工艺是扇出型晶圆级封装的关键步骤。对于传统的成型工艺，依据裸芯的放置方向分为两种成型方式，面朝上(face up)成型和面朝下(face down)成型。然而不论是面朝上成型还是面朝下成型，每次成型加工只能制作一片成型晶圆，这导致了目前较低的每小时产量(UPH，output per hour)。对于大批量的生产加工，由于目前较低的UPH，成型设备的吞吐量会对产品产量造成限制。
因此，如何提高成型工具的UPH，提高成型设备的吞吐量，已成为本领域技术人员亟待解决的一个重要问题。
发明内容
鉴于以上所述现有技术，本发明的目的在于提供一种双面成型的封装方法，用于解决现有技术中成型设备吞吐量较低的问题。
为实现上述目的及其他相关目的，本发明提供一种双面成型的封装方法，包括以下步骤：
S1在载体的上下两面分别固定两组裸芯；
S2将上下两面固定了裸芯的载体放置于成型模具内，填充成型复合物，使载体的上下两面都被成型复合物包裹，然后合模封装成型；
S3脱模，并将封装成型的裸芯与载体分离。
可选地，步骤S1包括如下子步骤：
S1101提供一载体，所述载体具有第一表面和第二表面，在所述载体的第一表面上固定第一组裸芯；
S1102在所述载体的第一表面上形成保护层，所述保护层包裹所述第一组裸芯；
S1103在所述载体的第二表面上固定第二组裸芯；
S1104去除所述保护层。
进一步优选地，所述载体为平板型，材料选自硅、氧化硅、金属、玻璃或陶瓷中的一种或多种。
进一步优选地，所述保护层为聚合物或胶带；采用旋涂或粘贴胶带的方法形成。
进一步优选地，去除所述保护层的方法为消融、剥离、刻蚀、化学剂溶解或胶带释放。
进一步优选地，采用键合或贴装的方法将所述第一组裸芯和第二组裸芯固定在所述载体上。
可选地，步骤S1包括如下子步骤：
S1201提供第一载体和第二载体，在所述第一载体的正面固定第一组裸芯，在所述第二载体的正面固定第二组裸芯；
S1202利用粘结层将所述第一载体的背面和所述第二载体的背面粘结在一起，使所述第一载体和第二载体粘结为一体作为成型的载体，所述第一组裸芯和第二组裸芯分别位于粘结为一体的载体的上下两面。
进一步优选地，所述第一载体和第二载体的材料选自硅、氧化硅、金属、玻璃或陶瓷中的一种或多种；所述第一载体和第二载体均为平板型。
进一步优选地，所述粘结层为聚合物或胶带，采用旋涂或粘贴胶带的方法形成。
进一步优选地，采用键合或贴装的方法在所述第一载体的正面固定第一组裸芯，以及在所述第二载体的正面固定第二组裸芯。
可选地，步骤S1中，两组裸芯两两相对的固定在载体的上下两面。
可选地，所述成型模具包括顶凹槽和底凹槽，分别用于填充包裹载体上表面和下表面的成型复合物。
可选地，所述成型复合物为可固化材料，包括聚合物基材料、树脂基材料、聚酰亚胺、环氧树脂。
可选地，形成所述成型复合物的方法为采用真空层压或旋涂的压缩成型、印刷、传递模塑或液封成型。
可选地，在所述成型模具表面形成有释放层。
如上所述，本发明的双面成型的封装方法，具有以下有益效果：
本发明的双面成型封装方法结合传统的面朝上(face up)成型和面朝下(facedown)成型模具，可以在一次合模成型中双面成型，即同时完成两组裸芯(die)的封装成型，大大提高了成型工具的UPH，提高了成型设备的吞吐量，从而提高了封装产量。
附图说明
图1显示为本发明提供的双面成型的封装方法的示意图。
图2a-2d显示为本发明实施例一中在载体的上下两面分别固定两组裸芯的示意图。
图3a-3d显示为本发明实施例二中在载体的上下两面分别固定两组裸芯的示意图。
图4a-4d显示为本发明实施例提供的双面成型的封装方法的工艺流程示意图。
元件标号说明
101 载体
1011 第一载体
1012 第二载体
1013 粘结层
201 第一组裸芯
202 第二组裸芯
301 保护层
401 顶凹槽
402 底凹槽
500 成型复合物
600 释放层
S1～S3 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1，本发明提供一双面成型的封装方法，包括以下步骤：
S1在载体的上下两面分别固定两组裸芯；
S2将上下两面固定了裸芯的载体放置于成型模具内，填充成型复合物，使载体的上下两面都被成型复合物包裹，然后合模封装成型；
S3脱模，并将封装成型的裸芯与载体分离。
该封装方法可以利用传统的面朝上(face up)成型和面朝下(face down)成型的成型模具，在一次合模成型中双面成型，即同时完成两组裸芯的封装成型，大大提高了成型工具的UPH，提高了成型设备的吞吐量，从而提高了封装产量。
下面通过具体的实例来详细说明本发明的技术方案。
首先，为了实现双面成型，在放置裸芯时，需要将多颗裸芯根据需要固定在载体的上下两面。即步骤S1在载体的上下两面分别固定两组裸芯。具体地，实现步骤S1可以有两种方法：
实施例一
请参阅图2a-2d，本实施例提供一种实现步骤S1的方法，包括以下子步骤：
S1101提供一载体101，所述载体101具有第一表面和第二表面，在所述载体101的第一表面上固定第一组裸芯201，如图2a所示。所述载体101的材料可以选自硅、氧化硅、金属、玻璃或陶瓷中的一种或多种，或其他类似物，优选为金属或者玻璃。所述载体101可以为平板型，如圆形平板。本实施例中所述载体101为具有一定厚度的金属圆形平板。
S1102在所述载体101的第一表面上形成保护层301，所述保护层301包裹所述第一组裸芯201，如图2b所示。其中，所述保护层301可以为聚合物、胶带或其他类似物，例如非导电膜(non-conductive film)；形成所述保护层301的方法可以是旋涂、粘贴胶带或其他适合的方法。
S1103在所述载体101的第二表面上固定第二组裸芯202，如图2c所示。
S1104去除所述保护层301，如图2d所示。具体地，去除所述保护层301的方法可以为消融、剥离、刻蚀、化学剂溶解、胶带释放或其他适合的方法。
在所述载体101上固定所述第一组裸芯201和第二组裸芯202可以采用键合或贴装等方法。
所述第一组裸芯201和第二组裸芯202在载体上的摆放位置可以根据实际需要进行设计，数量可以是一个或多个，本发明对此不作限制。
实施例二
请参阅图3a-3d，本实施例提供另一种实现步骤S1的方法，包括以下子步骤：
S1201提供第一载体1011和第二载体1012，在所述第一载体1011的正面固定第一组裸芯201，在所述第二载体1012的正面固定第二组裸芯202，如图3a、图3b所示。所述第一载体1011和第二载体1012的材料可以选自硅、氧化硅、金属、玻璃或陶瓷中的一种或多种，或其他类似物，优选为金属或者玻璃。所述第一载体1011和第二载体1012均为平板型，如圆形平板。本实施例中所述第一载体1011和第二载体1012均为金属圆形平板。
S1202利用粘结层1013将所述第一载体1011的背面和所述第二载体1012的背面粘结在一起，使所述第一载体1011和第二载体1012粘结为一体作为成型的载体101，所述第一组裸芯201和第二组裸芯202分别位于粘结为一体的载体101的上下两面。如图3c所示，可以先在其中一块载体，第一载体1011或第二载体1012，的背面形成粘结层1013，然后再将另一块载体，第二载体1012或第一载体1011的背面粘到粘结层1013上，如图3d所示。
其中，所述粘结层1013可以为聚合物、胶带或其他类似物，本实施例中，可以采用裸芯粘结膜(die attach film)、非导电膜(non-conductive film)等。形成所述粘结层1013的方法为旋涂、粘贴胶带或其他适合的方法。
具体地，在所述第一载体1011的正面固定第一组裸芯201，以及在所述第二载体1012的正面固定第二组裸芯202可以采用键合或贴装等方法。
接下来的工艺流程如图4a-4d所示，其中，为了一次合模成型获得两片相同的成型芯片，这两组裸芯可以是相同的，两组裸芯201，202两两相对的固定在载体101上下两面。
如图4a所示，将上下两面固定了裸芯的载体101放置于成型模具内，填充成型复合物500，使载体101的上下两面都被成型复合物500包裹。
其中，所述成型模具可以包括顶凹槽401和底凹槽402，分别用于填充包裹载体101上表面和下表面的成型复合物500。本实施例中，顶凹槽401可以采用传统的面朝上(faceup)成型模具，底凹槽402可以采用传统的面朝下(face down)成型模具，然后如图4b所示，合模封装成型。
具体地，所述成型复合物500可以是可固化材料，例如可以是聚合物基材料、树脂基材料、聚酰亚胺、环氧树脂或其他类似物。形成所述成型复合物500的方法可以是采用真空层压或旋涂的压缩成型、印刷、传递模塑或液封成型或其他适合的成型方法。
合模封装成型后，如图4c所示脱模，最后如图4d所示将封装成型的裸芯与载体101分离。为了便于脱模，在所述成型模具表面可以先形成释放层600再填充成型复合物500。封装成型后，可以通过剥离(de-bond)工艺将成型后的晶圆片与载体101和粘结层分离，根据载体及工艺选择的不同，剥离(de-bond)的方式有热剥离(加热之后粘附层失去粘性)、激光剥离(激光照射后粘附层失去粘性)等方法。
综上所述，本发明的双面成型封装方法结合传统的面朝上(face up)成型和面朝下(face down)成型模具，可以在一次合模成型中双面成型，即同时完成两组裸芯(die)的封装成型，大大提高了成型工具的UPH，提高了成型设备的吞吐量，从而提高了封装产量。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (15)

1.一种双面成型的封装方法，其特征在于，包括以下步骤：
S1在载体的上下两面分别固定两组裸芯；
S2将上下两面固定了裸芯的载体放置于成型模具内，填充成型复合物，使载体的上下两面都被成型复合物包裹，然后合模封装成型；
S3脱模，并将封装成型的裸芯与载体分离。
2.根据权利要求1所述的双面成型的封装方法，其特征在于，步骤S1包括如下子步骤：
S1101提供一载体，所述载体具有第一表面和第二表面，在所述载体的第一表面上固定第一组裸芯；
S1102在所述载体的第一表面上形成保护层，所述保护层包裹所述第一组裸芯；
S1103在所述载体的第二表面上固定第二组裸芯；
S1104去除所述保护层。
3.根据权利要求2所述的双面成型的封装方法，其特征在于：所述载体为平板型，材料选自硅、氧化硅、金属、玻璃或陶瓷中的一种或多种。
4.根据权利要求2所述的双面成型的封装方法，其特征在于：所述保护层为聚合物或胶带；采用旋涂或粘贴胶带的方法形成。
5.根据权利要求2所述的双面成型的封装方法，其特征在于：去除所述保护层的方法为消融、剥离、刻蚀、化学剂溶解或胶带释放。
6.根据权利要求2所述的双面成型的封装方法，其特征在于：采用键合或贴装的方法将所述第一组裸芯和第二组裸芯固定在所述载体上。
7.根据权利要求1所述的双面成型的封装方法，其特征在于，步骤S1包括如下子步骤：
S1201提供第一载体和第二载体，在所述第一载体的正面固定第一组裸芯，在所述第二载体的正面固定第二组裸芯；
S1202利用粘结层将所述第一载体的背面和所述第二载体的背面粘结在一起，使所述第一载体和第二载体粘结为一体作为成型的载体，所述第一组裸芯和第二组裸芯分别位于粘结为一体的载体的上下两面。
8.根据权利要求7所述的双面成型的封装方法，其特征在于：所述第一载体和第二载体的材料选自硅、氧化硅、金属、玻璃或陶瓷中的一种或多种；所述第一载体和第二载体均为平板型。
9.根据权利要求7所述的双面成型的封装方法，其特征在于：所述粘结层为聚合物或胶带，采用旋涂或粘贴胶带的方法形成。
10.根据权利要求7所述的双面成型的封装方法，其特征在于：采用键合或贴装的方法在所述第一载体的正面固定第一组裸芯，以及在所述第二载体的正面固定第二组裸芯。
11.根据权利要求1所述的双面成型的封装方法，其特征在于：步骤S1中，两组裸芯两两相对的固定在载体的上下两面。
12.根据权利要求1所述的双面成型的封装方法，其特征在于：所述成型模具包括顶凹槽和底凹槽，分别用于填充包裹载体上表面和下表面的成型复合物。
13.根据权利要求1所述的双面成型的封装方法，其特征在于：所述成型复合物为可固化材料，包括聚合物基材料、树脂基材料、聚酰亚胺、环氧树脂。
14.根据权利要求1所述的双面成型的封装方法，其特征在于：形成所述成型复合物的方法为采用真空层压或旋涂的压缩成型、印刷、传递模塑或液封成型。
15.根据权利要求1所述的双面成型的封装方法，其特征在于：在所述成型模具表面形成有释放层。
CN201710403484.8A 2017-06-01 2017-06-01 一种双面成型的封装方法 Pending CN107123604A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710403484.8A CN107123604A (zh) 2017-06-01 2017-06-01 一种双面成型的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710403484.8A CN107123604A (zh) 2017-06-01 2017-06-01 一种双面成型的封装方法

Publications (1)

Publication Number Publication Date
CN107123604A true CN107123604A (zh) 2017-09-01

Family

ID=59729188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710403484.8A Pending CN107123604A (zh) 2017-06-01 2017-06-01 一种双面成型的封装方法

Country Status (1)

Country Link
CN (1) CN107123604A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110571197A (zh) * 2019-08-07 2019-12-13 广东芯华微电子技术有限公司 一种多芯片嵌入式abf封装结构及其制造方法
CN110581109A (zh) * 2019-08-07 2019-12-17 广东芯华微电子技术有限公司 一种多芯片嵌入式异构封装结构及其制造方法
CN110690190A (zh) * 2019-10-24 2020-01-14 广东气派科技有限公司 一种引线框双面焊接组装的封装方法及封装结构
CN110718474A (zh) * 2019-09-03 2020-01-21 深圳市裕展精密科技有限公司 封装方法、离型件及其制作方法
CN110892521A (zh) * 2019-10-12 2020-03-17 长江存储科技有限责任公司 用于裸片对裸片进行键合的方法和结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110018123A1 (en) * 2009-07-23 2011-01-27 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same
CN104078453A (zh) * 2013-03-28 2014-10-01 英特尔公司 嵌入式管芯在下的封装上封装器件
CN104103528A (zh) * 2014-07-22 2014-10-15 华进半导体封装先导技术研发中心有限公司 一种扇出型方片级半导体芯片封装工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110018123A1 (en) * 2009-07-23 2011-01-27 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same
CN104078453A (zh) * 2013-03-28 2014-10-01 英特尔公司 嵌入式管芯在下的封装上封装器件
CN104103528A (zh) * 2014-07-22 2014-10-15 华进半导体封装先导技术研发中心有限公司 一种扇出型方片级半导体芯片封装工艺

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110571197A (zh) * 2019-08-07 2019-12-13 广东芯华微电子技术有限公司 一种多芯片嵌入式abf封装结构及其制造方法
CN110581109A (zh) * 2019-08-07 2019-12-17 广东芯华微电子技术有限公司 一种多芯片嵌入式异构封装结构及其制造方法
CN110718474A (zh) * 2019-09-03 2020-01-21 深圳市裕展精密科技有限公司 封装方法、离型件及其制作方法
CN110892521A (zh) * 2019-10-12 2020-03-17 长江存储科技有限责任公司 用于裸片对裸片进行键合的方法和结构
US11798914B2 (en) 2019-10-12 2023-10-24 Yangtze Memory Technologies Co., Ltd. Methods and structures for die-to-die bonding
CN110690190A (zh) * 2019-10-24 2020-01-14 广东气派科技有限公司 一种引线框双面焊接组装的封装方法及封装结构

Similar Documents

Publication Publication Date Title
CN107123604A (zh) 一种双面成型的封装方法
CN105140213B (zh) 一种芯片封装结构及封装方法
CN105161431A (zh) 晶圆级芯片封装方法
CN105514087A (zh) 双面扇出型晶圆级封装方法及封装结构
CN101409266B (zh) 封装结构
CN105514071B (zh) 一种扇出型芯片的封装方法及封装结构
CN105185717A (zh) 晶圆级芯片封装方法
TW200818350A (en) Semiconductor packaging method by using large panel size
CN105742198B (zh) 管芯接合器及其使用方法
CN105489516A (zh) 一种扇出型芯片的封装方法及封装结构
CN105206539A (zh) 扇出型封装制备方法
CN110148588B (zh) 一种扇出型天线封装结构及其封装方法
CN107634076A (zh) Cmos图像传感器扇出型封装结构及其制备方法
CN104332456A (zh) 晶圆级扇出型堆叠封装结构及其制造工艺
CN105097566A (zh) 一种晶圆级扇出封装的制作方法
CN107393885A (zh) 扇出型封装结构及其制备方法
CN107195551A (zh) 扇出型叠层封装结构及其制备方法
GB2625013A (en) Interconnection between chips by bridge chip
CN107452728A (zh) 集成图像传感器芯片及逻辑芯片的封装方法
CN105161465A (zh) 晶圆级芯片封装方法
CN207517662U (zh) 扇出型封装结构
CN110459481A (zh) 半导体元件的封装方法及其对位模具
CN102431950A (zh) 一种双层mems器件堆叠封装件及其生产方法
CN207217505U (zh) 半导体结构及扇出型封装结构
CN104201166B (zh) 一种tsv转接板及其制造工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170901