CN105206539A - 扇出型封装制备方法 - Google Patents

扇出型封装制备方法 Download PDF

Info

Publication number
CN105206539A
CN105206539A CN201510553354.3A CN201510553354A CN105206539A CN 105206539 A CN105206539 A CN 105206539A CN 201510553354 A CN201510553354 A CN 201510553354A CN 105206539 A CN105206539 A CN 105206539A
Authority
CN
China
Prior art keywords
resin layer
insulating resin
chip
fan
out package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510553354.3A
Other languages
English (en)
Inventor
陈�峰
陆原
刘一波
林挺宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201510553354.3A priority Critical patent/CN105206539A/zh
Publication of CN105206539A publication Critical patent/CN105206539A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供了一种扇出型封装制备方法，通过在涂覆临时键合胶的承载片上制作第一绝缘树脂层，并在第一绝缘树脂层上形成开口，第一绝缘树脂层上的开口作为芯片贴装的对准标记，解决了FOWLP封装钝化层与芯片贴装的对准精度问题。同时，无需在承载片上制作对准标记点，减少了工艺流程，降低了成本。

Description

扇出型封装制备方法
技术领域
本发明涉及一种扇出型封装（FOWLP）制备方法，属于集成电路芯片封装技术领域。
背景技术
实现扇出型封装目前有三种不同的工艺路线，各有优缺点。最常见的也是最早出现的就是英飞凌提出的eWLB方案。此方案将合格管芯（Gooddie）重组且正面朝下（facedown）贴装在dummy晶圆上，整体进行塑封，重构晶圆,dummy晶圆拆键合后进行表面RDL布线、植球，最后切割成单个封装体，从而实现I/O管脚（pin）扇出。这种使用dummy晶圆为载板的封装技术的缺点在于使用成本较高、生产效率较低。另一方面，虽然可以解决I/O数限制的问题，但是由于使用包覆塑封料，其强度偏低，使扇出结构的支撑强度不够，在薄型封装中难以应用；包覆塑封料较大的热膨胀系数使得工艺过程翘曲较大，设备可加工能力较低，良率损失较大；而且较大的热膨胀系数导致芯片位置对准精度不高，细间距（finepitch）实现困难；包封树脂较为昂贵，不利于产品的低成本化。同时由于再布线是在塑封完以后进行，多芯片三维封装也难以实现。另一种方案是高精度的photodefine扇出封装。此方案将合格管芯（Gooddie）重组且正面朝上（faceup）贴装在dummy晶圆上,使用光敏性材料涂覆整个晶圆表面并利用RDL等技术把I/OPin扇出。鉴于晶圆光刻技术精度高的特点，这种方式有机会实现细间距和多层芯片堆叠。然而超薄芯片技术、光敏性厚胶材料选择、大尺寸晶圆可能出现的翘曲问题以及较高的成本是该方案面临的挑战。还有一种方案是embeddedpackage。此方案利用基板生产工艺，通常采用双马来酰亚胺三嗪树脂（BTresin）基板来实现再布线和内外部的互连，将有源或无源芯片埋入基板中，通过基板的布线，将芯片I/OPin扇出。然而基板占封装成本的很大一部分，同时由于受到基板工艺中钻孔精度的影响，在实现三维多芯片堆叠的时候同样非常困难。
InfineoneWLP封装如图1所示，芯片1正面朝下（FaceDown）方式通过胶膜贴到承载片上，然后进行塑封（见塑封体2），塑封完成后将胶膜及承载片去除漏出芯片1正面。后续通过RDL(RedistributionLine：再布线)工艺（见再布线层3）完成如图1所示的FOWLP（扇出型封装）封装结构。贴装过程中需要预先在承载片上制作对准标记，增加了承载片的制作成本。同时承载片上有一层胶膜，会影响贴片设备影像识别系统的识别精度。
另一种TSMCFOWLP封装结构。参见专利CN102856279A的TSMC封装结构图6。其实现方法为在芯片上通过电镀方法得到凸点，然后将芯片正面朝上贴到承载片上，并进行塑封；塑封完成后通过打磨漏出凸点；后续进行RDL工艺完成焊盘布局并植球得到图示结构。从封装结构上看，这种方法的芯片凸点没有露出塑封体外，因此在工艺上需要额外的打磨才可以把I/O引出，导致封装成本增加。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种FOWLP封装方法，通过先制作第一绝缘树脂层并形成开口，芯片贴装时第一绝缘树脂层对准芯片焊盘的方法，提高FOWLP工艺的封装精密程度。
按照本发明提供的技术方案，所述的扇出型封装制备方法包括以下步骤：
1.承载片表面涂覆临时键合胶，临时键合胶表面再涂覆第一绝缘树脂层，第一绝缘树脂层表面形成开口；
2.将芯片倒贴在承载片上第一绝缘树脂层表面，以第一绝缘树脂层上的开口作为芯片贴装的对准标记，使芯片的焊盘对准第一绝缘树脂层的开口；承载片可以是圆形、方形或不规则图形；
3.在第一绝缘树脂层表面覆盖第二绝缘树脂层，将芯片包裹住；
4.去除承载片和临时键合胶；
5.在第一绝缘树脂层和芯片表面形成导电线路，导电线路与芯片的焊盘相连接；
6.在导电线路上覆盖第三绝缘树脂层，并在第三绝缘树脂层表面开窗，露出部分导电线路；
7.在露出的导电线路上制作焊球。
其中，所述芯片包括有源芯片和/或无源芯片，芯片表面有焊盘。
所述临时键合胶可通过加热、机械、化学、激光方式中的一种或多种去除。
所述第一绝缘树脂层和第三绝缘树脂层为光敏性树脂；涂覆方式为机械方式，包括旋涂、喷涂、压合、印刷、溅射工艺中的一种或多种。第一绝缘树脂层与第三绝缘树脂层可以为相同材料。
所述第二绝缘树脂层为有机树脂或含有填料的有机树脂。第二绝缘树脂层通过点胶、热压、塑封、印刷、旋涂、喷涂方式中的一种或多种制作。
所述第二绝缘树脂层是一层或多层结构。
所述导电线路可以为一层或多层。
本发明的优点是：本发明通过在涂覆临时键合胶的承载片上制作第一绝缘树脂层，并在第一绝缘树脂层上形成开口，第一绝缘树脂层上的开口作为芯片贴装的对准标记，解决了FOWLP封装钝化层与芯片贴装的对准精度问题。同时，无需在承载片上制作对准标记点，减少了工艺流程，降低了成本。
附图说明
图1是现有技术1封装结构示意图。
图2是晶圆减薄及切割步骤。
图3是承载片表面涂覆临时键合胶步骤。
图4是临时键合胶表面涂覆第一绝缘树脂层步骤。
图5是将芯片倒贴在第一绝缘树脂层表面步骤。
图6是在第一绝缘树脂层上面覆盖第二绝缘树脂层步骤。
图7是去除承载片和临时键合胶步骤。
图8是在第一绝缘树脂层表面形成导电线路步骤。
图9是在图8基础上表面再覆盖一层第三绝缘树脂层，以及在第三绝缘树脂层表面开窗步骤。
图10是焊球制作步骤。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。
该方案基本工艺流程如下：
1、晶圆减薄及切割，如图2所示。
晶圆厂出厂的晶圆减薄到指定厚度（如50~700um），并切割成单个芯片101，芯片表面有焊盘102。
2、承载片103表面涂覆临时键合胶104，如图3所示。
承载片103可以是圆形或方形，承载片可以是玻璃、硅、金属或有机材料等。
临时键合胶104涂覆方式为机械方式，包括旋涂、喷涂、压合、印刷、溅射等工艺，厚度一般在0.1~50um。
3、临时键合胶104表面涂覆第一绝缘树脂层105，再在第一绝缘树脂层105表面形成开口，如图4所示。
第一绝缘树脂层105为光敏性树脂。涂覆方式为机械方式，包括旋涂、喷涂、压合、印刷、溅射等工艺，厚度3~30um。
4、将芯片101倒贴在第一绝缘树脂层105表面，以第一绝缘树脂层上的开口作为芯片贴装的对准标记，使芯片101的焊盘102对准第一绝缘树脂层105的开口处，如图5所示。
多个芯片不局限为单一种类芯片。芯片可以是有源芯片，也可以是无源芯片。
5、在第一绝缘树脂层105上面覆盖第二绝缘树脂层106，第二绝缘树脂层106将芯片101包裹住，如图6所示。
第二绝缘树脂层106为有机树脂或含有填料的有机树脂，第二绝缘树脂层106可以是一层或多层结构。第二绝缘树脂层106可以通过点胶、热压、塑封、印刷、旋涂、喷涂等方式制作。
6、去除承载片103和临时键合胶104，如图7所示。
临时键合胶104可以通过加热、机械、化学、激光等方式去除。
7、在第一绝缘树脂层105表面形成导电线路107，导电线路107与芯片101的焊盘102相连接，如图8所示。
导电线路107可以通过图形电镀、化学镀、溅射、印刷等方式制作。导电线路可以为一层或多层。
8、在第一绝缘树脂层105和导电线路107表面再覆盖一层第三绝缘树脂层109，在第三绝缘树脂层109表面开窗，露出部分导电线路107，如图9所示。
第三绝缘树脂层109为光敏性树脂。涂覆方式为机械方式，包括旋涂、喷涂、压合、印刷、溅射等工艺，厚度3~50um。第三绝缘树脂层109与第一绝缘树脂层105可以为相同材料。
9、在露出的导电线路107表面形成焊球108，如图10所示。
焊球108为金属材料，包括锡、铅、铜、银、金、铋等金属或其合金。形成焊球108的方法包括印刷、植球、激光烧结、电镀、化学镀、溅射等方法。

Claims (10)

1.扇出型封装制备方法，其特征是，包括以下步骤：
（1）承载片表面涂覆临时键合胶，临时键合胶表面再涂覆第一绝缘树脂层，第一绝缘树脂层表面形成开口；
（2）将芯片倒贴在承载片上第一绝缘树脂层表面，以第一绝缘树脂层上的开口作为芯片贴装的对准标记，使芯片的焊盘对准第一绝缘树脂层的开口；
（3）在第一绝缘树脂层表面覆盖第二绝缘树脂层，将芯片包裹住；
（4）去除承载片和临时键合胶；
（5）在第一绝缘树脂层和芯片表面形成导电线路，导电线路与芯片的焊盘相连接；
（6）在导电线路上覆盖第三绝缘树脂层，并在第三绝缘树脂层表面开窗，露出部分导电线路；
（7）在露出的导电线路上制作焊球。
2.如权利要求1所述的扇出型封装制备方法，其特征是，所述芯片包括有源芯片和/或无源芯片，芯片表面有焊盘。
3.如权利要求1所述的扇出型封装制备方法，其特征是，所述临时键合胶通过加热、机械、化学、激光方式中的一种或多种去除。
4.如权利要求1所述的扇出型封装制备方法，其特征是，所述第一绝缘树脂层和第三绝缘树脂层为光敏性树脂；涂覆方式为机械方式，包括旋涂、喷涂、压合、印刷、溅射工艺中的一种或多种。
5.如权利要求1所述的扇出型封装制备方法，其特征是，所述第二绝缘树脂层为有机树脂或含有填料的有机树脂。
6.如权利要求1所述的扇出型封装制备方法，其特征是，所述第二绝缘树脂层是一层或多层结构。
7.如权利要求1所述的扇出型封装制备方法，其特征是，所述第二绝缘树脂层通过点胶、热压、塑封、印刷、旋涂、喷涂方式中的一种或多种制作。
8.如权利要求1所述的扇出型封装制备方法，其特征是，所述导电线路为一层或多层。
9.如权利要求1所述的扇出型封装制备方法，其特征是，所述第一绝缘树脂层与第三绝缘树脂层为相同材料。
10.如权利要求1所述的扇出型封装制备方法，其特征是，所述承载片为圆形、方形或不规则图形。
CN201510553354.3A 2015-09-01 2015-09-01 扇出型封装制备方法 Pending CN105206539A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510553354.3A CN105206539A (zh) 2015-09-01 2015-09-01 扇出型封装制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510553354.3A CN105206539A (zh) 2015-09-01 2015-09-01 扇出型封装制备方法

Publications (1)

Publication Number Publication Date
CN105206539A true CN105206539A (zh) 2015-12-30

Family

ID=54954130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510553354.3A Pending CN105206539A (zh) 2015-09-01 2015-09-01 扇出型封装制备方法

Country Status (1)

Country Link
CN (1) CN105206539A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105070671A (zh) * 2015-09-10 2015-11-18 中芯长电半导体（江阴）有限公司 一种芯片封装方法
CN106601635A (zh) * 2016-08-25 2017-04-26 合肥祖安投资合伙企业(有限合伙) 芯片封装工艺以及芯片封装结构
CN106601634A (zh) * 2016-08-25 2017-04-26 合肥祖安投资合伙企业(有限合伙) 芯片封装工艺以及芯片封装结构
CN108928802A (zh) * 2017-05-27 2018-12-04 北京万应科技有限公司 芯片晶圆封装方法、微机电系统封装方法及微机电系统
CN108962772A (zh) * 2018-07-19 2018-12-07 通富微电子股份有限公司 封装结构及其形成方法
CN108962766A (zh) * 2018-07-19 2018-12-07 通富微电子股份有限公司 封装结构及其形成方法
CN109037082A (zh) * 2018-07-19 2018-12-18 通富微电子股份有限公司 封装结构及其形成方法
TWI669790B (zh) * 2016-09-29 2019-08-21 南韓商三星電子股份有限公司 扇出型半導體封裝
CN111199924A (zh) * 2018-11-16 2020-05-26 恒劲科技股份有限公司 半导体封装结构及其制作方法
CN111627865A (zh) * 2019-02-27 2020-09-04 恒劲科技股份有限公司 一种半导体封装结构及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101477956A (zh) * 2008-01-04 2009-07-08 南茂科技股份有限公司 小片重新配置的封装结构及封装方法
CN102832181A (zh) * 2011-06-13 2012-12-19 矽品精密工业股份有限公司 芯片尺寸封装件
CN103681372A (zh) * 2013-12-26 2014-03-26 华进半导体封装先导技术研发中心有限公司 扇出型圆片级三维半导体芯片的封装方法
CN103745936A (zh) * 2014-02-08 2014-04-23 华进半导体封装先导技术研发中心有限公司 扇出型方片级封装的制作方法
CN103956327A (zh) * 2014-04-28 2014-07-30 华进半导体封装先导技术研发中心有限公司 一种激光拆键合工艺方法及系统
CN104241217A (zh) * 2014-06-25 2014-12-24 中国科学院微电子研究所 一种芯片背面裸露的扇出型封装结构及制造方法
CN204348708U (zh) * 2014-12-24 2015-05-20 南通富士通微电子股份有限公司 一种扇出型圆片级芯片倒装封装结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101477956A (zh) * 2008-01-04 2009-07-08 南茂科技股份有限公司 小片重新配置的封装结构及封装方法
CN102832181A (zh) * 2011-06-13 2012-12-19 矽品精密工业股份有限公司 芯片尺寸封装件
CN103681372A (zh) * 2013-12-26 2014-03-26 华进半导体封装先导技术研发中心有限公司 扇出型圆片级三维半导体芯片的封装方法
CN103745936A (zh) * 2014-02-08 2014-04-23 华进半导体封装先导技术研发中心有限公司 扇出型方片级封装的制作方法
CN103956327A (zh) * 2014-04-28 2014-07-30 华进半导体封装先导技术研发中心有限公司 一种激光拆键合工艺方法及系统
CN104241217A (zh) * 2014-06-25 2014-12-24 中国科学院微电子研究所 一种芯片背面裸露的扇出型封装结构及制造方法
CN204348708U (zh) * 2014-12-24 2015-05-20 南通富士通微电子股份有限公司 一种扇出型圆片级芯片倒装封装结构

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017041519A1 (zh) * 2015-09-10 2017-03-16 中芯长电半导体（江阴）有限公司 一种芯片封装方法
CN105070671A (zh) * 2015-09-10 2015-11-18 中芯长电半导体（江阴）有限公司 一种芯片封装方法
US10553458B2 (en) 2015-09-10 2020-02-04 Sj Semiconductor (Jiangyin) Corporation Chip packaging method
CN106601635B (zh) * 2016-08-25 2019-07-09 合肥祖安投资合伙企业(有限合伙) 芯片封装工艺以及芯片封装结构
CN106601635A (zh) * 2016-08-25 2017-04-26 合肥祖安投资合伙企业(有限合伙) 芯片封装工艺以及芯片封装结构
CN106601634A (zh) * 2016-08-25 2017-04-26 合肥祖安投资合伙企业(有限合伙) 芯片封装工艺以及芯片封装结构
CN106601634B (zh) * 2016-08-25 2021-04-02 合肥祖安投资合伙企业(有限合伙) 芯片封装工艺以及芯片封装结构
US10741461B2 (en) 2016-09-29 2020-08-11 Samsung Electronics Co., Ltd. Fan-out semiconductor package
TWI669790B (zh) * 2016-09-29 2019-08-21 南韓商三星電子股份有限公司 扇出型半導體封裝
CN108928802A (zh) * 2017-05-27 2018-12-04 北京万应科技有限公司 芯片晶圆封装方法、微机电系统封装方法及微机电系统
CN109037082A (zh) * 2018-07-19 2018-12-18 通富微电子股份有限公司 封装结构及其形成方法
CN108962766A (zh) * 2018-07-19 2018-12-07 通富微电子股份有限公司 封装结构及其形成方法
CN108962772A (zh) * 2018-07-19 2018-12-07 通富微电子股份有限公司 封装结构及其形成方法
CN111199924A (zh) * 2018-11-16 2020-05-26 恒劲科技股份有限公司 半导体封装结构及其制作方法
CN111199924B (zh) * 2018-11-16 2022-11-18 恒劲科技股份有限公司 半导体封装结构及其制作方法
CN111627865A (zh) * 2019-02-27 2020-09-04 恒劲科技股份有限公司 一种半导体封装结构及其制造方法
CN111627865B (zh) * 2019-02-27 2022-06-14 恒劲科技股份有限公司 一种半导体封装结构及其制造方法

Similar Documents

Publication Publication Date Title
CN105206539A (zh) 扇出型封装制备方法
CN206657808U (zh) 电子装置
CN107275294B (zh) 薄型芯片堆叠封装构造及其制造方法
CN104253058B (zh) 在扇出型wlcsp上堆叠半导体小片的方法及半导体装置
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
CN104795371B (zh) 扇出型封装件及其形成方法
US8729714B1 (en) Flip-chip wafer level package and methods thereof
US20160086930A1 (en) Fan-out wafer level package containing back-to-back embedded microelectronic components and assembly method therefor
US20160013076A1 (en) Three dimensional package assemblies and methods for the production thereof
WO2017124670A1 (zh) 一种扇出型芯片的封装方法及封装结构
US20130164867A1 (en) Embedded wafer level optical package structure and manufacturing method
JP5112275B2 (ja) 半導体装置及び半導体装置の製造方法
CN105140213A (zh) 一种芯片封装结构及封装方法
CN105185717A (zh) 晶圆级芯片封装方法
CN105161431A (zh) 晶圆级芯片封装方法
CN105070671A (zh) 一种芯片封装方法
CN103295926B (zh) 一种基于tsv芯片的互连封装方法
WO2017000852A1 (zh) 一种晶圆级扇出封装的制作方法
CN104538318A (zh) 一种扇出型圆片级芯片封装方法
CN105489516A (zh) 一种扇出型芯片的封装方法及封装结构
CN105405827A (zh) 一种低成本多层堆叠扇出型封装结构及其制备方法
CN104332456A (zh) 晶圆级扇出型堆叠封装结构及其制造工艺
CN102157456B (zh) 三维系统级封装方法
KR20180002044A (ko) 반도체 다이 후면 디바이스 및 그 제작 방법
US8283780B2 (en) Surface mount semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20151230

RJ01 Rejection of invention patent application after publication