CN103295926B - 一种基于tsv芯片的互连封装方法 - Google Patents
一种基于tsv芯片的互连封装方法 Download PDFInfo
- Publication number
- CN103295926B CN103295926B CN201310214798.5A CN201310214798A CN103295926B CN 103295926 B CN103295926 B CN 103295926B CN 201310214798 A CN201310214798 A CN 201310214798A CN 103295926 B CN103295926 B CN 103295926B
- Authority
- CN
- China
- Prior art keywords
- keyset
- chip
- tsv
- blind hole
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种基于TSV芯片的互连封装方法，通过硅转接板，使得多层叠层芯片的窄凸点及窄间距的互连变成大凸点及大间距的互连，实现后续安装工艺；通过芯片与芯片之间、芯片与转接板、转接板与基板之间的下填充，将多层芯片结构与基板结构固定在基板上；通过包封，实现了TSV裸芯片的密封保护，提升了器件可靠性。
Description
技术领域
本发明属于芯片封装技术领域，涉及一种基于TSV芯片的互连封装方法。
背景技术
如今的半导体工业界普遍认为，三维(3D)集成技术，是可以使芯片继续沿着摩尔定律的蓝图向前发展的重要技术之一，这一技术可以缩短互连长度，从而提高电路速度、降低功耗，并增加系统存储带宽。其中，基于硅穿孔技术(ThroughSiliconVia，TSV)技术的三维集成是重要组成部分。
TSV技术未成熟至量产阶段，现阶段的发展多属实验加工阶段，不易控制工序良率，导致生产成本过高。对于TSV芯片的封装，一般采用裸芯片封装技术。但是，这样会使多层芯片暴露环境中，导致器件可靠性得不到保证等问题。因此，如何在考虑生产成本及产品品质情况下，易能实现叠层后器件封装的封装，成为半导体先进封装急需努力的目标。
发明内容
本发明解决的问题在于提供一种基于TSV芯片的互连封装方法，提高了TSV芯片封装的可靠性。
本发明是通过以下技术方案来实现：
一种基于TSV芯片的互连封装方法，包括以下步骤：
1)将多个带盲孔的TSV芯片叠层键合，得到叠层的TSV芯片；
2)将叠层的多层TSV芯片与带凸点的转接板互连，得到转接板叠层结构；
3)采用倒装焊技术将转接板叠层结构与基板互连，得到叠层模块；
4)对芯片与芯片之间、芯片与转接板、转接板与基板之间进行下填充保护，得到下填充保护叠层结构；
5)下填充保护后对芯片进行包封。
所述的步骤1)为：
(1)在晶圆表面，采用掩蔽层将每个芯片处除需要开TSV盲孔的区域进行掩蔽，然后采用刻蚀机对TSV盲孔区域进行刻蚀，并将掩蔽层去除；掩蔽层选用光刻胶有机物，刻蚀盲孔直径为5-50μm，盲孔深度为50-200μm；
(2)在晶圆表面及盲孔内部，采用物理气相沉积的方法沉积金属层，形成阻挡层/黏附层/种子层，并进行盲孔电镀；电镀完成后，采用化学机械抛光的方法将表面金属层去除；阻挡层/黏附层材料为Ti/TiN或Ta/TaN，种子层为Cu；
(3)在晶圆表面形成一层电极层，采用掩蔽层将不需要电镀焊钉区域进行掩蔽，在TSV盲孔区域进行电镀；电镀完成后，采用湿法腐蚀方法将掩蔽层及电极层去除，即形成了晶圆正面键合点；焊钉直径为5～50μm，焊钉高度为5～20μm；
(4)采用临时键合胶将晶圆与相同尺寸的载片进行临时键合，胶层厚度为20-150μm；所述的载片为玻璃载片或硅载片，临时键合胶材料为树脂、橡胶或硅胶；
(5)将带临时载片的晶圆进行背面减薄，采用刻蚀的方法将本体硅刻蚀一定厚度，将填充铜区域暴露；接着背面进行绝缘保护，采用化学机械抛光将铜层暴露出来，实现晶圆背面键合点铜层的暴露；晶圆减薄厚度为20～200μm；
(6)晶圆背面工艺完成后，将晶圆转移到崩片环上，并将临时载片去除；接着采用切割方式将晶圆切割成各个芯片；
(7)将每层芯片按顺序进行对正键合，得到叠层的TSV芯片。
所述的晶圆的厚度为20～200μm，焊钉的高度为5～20μm。
所述的步骤2)为：
(1)在转接板表面，采用掩蔽层将需要开TSV盲孔的区域进行掩蔽，采用刻蚀机将TSV盲孔区域进行刻蚀，并将掩蔽层去除；转接板采用裸晶圆，掩蔽层选用光刻胶有机物，刻蚀盲孔直径为100-200μm，盲孔深度为100-300μm；
(2)在转接板表面及盲孔内部，采用物理气相沉积的方法沉积金属层，形成阻挡层/黏附层/种子层，并进行盲孔电镀；电镀完成后，采用化学机械抛光的方法将表面金属层去除；阻挡层/黏附层材料为Ti/TiN或Ta/TaN，种子层为Cu；
(3)在转接板表面形成一层电极层，采用掩蔽层将不需要电镀焊钉区域进行掩蔽，将TSV盲孔区域进行电镀；电镀完成后，采用湿法腐蚀方法将掩蔽层及电极层去除，形成了转接板正面键合点；焊钉直径为100～200μm，焊钉高度为100～200μm；
(4)将硅转接板进行背面减薄，采用刻蚀的方法将本体硅刻蚀一定厚度，将填充铜区域暴露；接着背面进行绝缘保护，采用化学机械抛光将铜层暴露出来，实现硅转接板背面键合点铜层的暴露；晶圆减薄厚度为100～300μm；
(6)转接板背面工艺完成后，将转接板转移到崩片环上；接着采用切割方式将转接板切割成单独的各个转接板；
(7)多层叠层芯片与转接板进行对正，在加热加压状态，发生Cu-Cu扩散键合，形成转接板叠层结构。
所述的转接板为硅转接板，直径为100～200μm；将叠层芯片小的焊接点以及窄间距变成转接板引出的大焊接点及大间距，大焊接点直径为100～200μm，间距大于100μm。
所述的步骤3)为：
采用倒装焊方式，将多层芯片与转接板形成的转接板叠层结构焊接到基板上得到叠层模块；所述基板为陶瓷基板或有机物基板群。
所述的步骤4)为：
选用液态胶，将基板叠层结构的芯片与芯片之间、芯片与基板之间进行下填充保护，起到固定作用，液态胶固化后无空洞。
所述的步骤5)是采用气密性封装和非气密性封装进行包封；
气密性封装采用陶瓷封装或金属封装两种；
非气密性封装采用塑封方式，采用自动模塑进行包封。
与现有技术相比，本发明具有以下有益的技术效果：
本发明提供的基于TSV芯片的互连封装方法，通过硅转接板，使得多层叠层芯片的窄凸点及窄间距的互连变成大凸点及大间距的互连，实现后续安装工艺；通过芯片与芯片之间、芯片与转接板、转接板与基板之间的下填充，将多层芯片结构与基板结构固定在基板上；通过包封，实现了TSV裸芯片的密封保护，提升了器件可靠性。
本发明提供的基于TSV芯片的互连封装方法，通过窄凸点及窄间距的互连变成大凸点及大间距的互连，形成多层芯片的密封包封，防止了裸芯片封装的可靠性低问题。
附图说明
图1-1～1-7为叠层的TSV芯片的制备示意图；
图2-1～2-5为转接板叠层结构的制备示意图；
图3为转接板叠层结构的结构示意图；
图4为基板叠层结构的结构示意图；
图5为下填充保护叠层结构的结构示意图；
图6-1为包封后植球结构的结构示意图；
图6-2为多层芯片引线键合结构的结构示意图。
其中，1为第一TSV芯片，2为第二TSV芯片，3为左焊钉，4为右焊钉，5为转接板，6为倒桩焊，7为基板，8为填充胶，9为焊球，10为管腿，11为金丝。
具体实施方式
下面结合附图详细描述本发明的具体实施例。需要说明的是，下面所讨论的具体实施例仅仅是在特定环境中的特定实施例，并非对本发明的范围限制。
一种基于TSV芯片的互连封装方法，包括以下步骤：
1)将多个带盲孔的TSV芯片叠层键合，得到叠层的TSV芯片；
2)将叠层的多层TSV芯片与带凸点的转接板互连，得到转接板叠层结构；
3)采用倒装焊技术将转接板叠层结构与基板互连，得到叠层模块；
4)对芯片与芯片之间、芯片与转接板、转接板与基板之间进行下填充保护，得到下填充保护叠层结构；
5)下填充保护后对芯片进行包封。
具体的，叠层的TSV芯片的制备为：
采用掩膜板将盲孔以外地方掩蔽，进行盲孔刻蚀；然后在晶圆表面溅射阻挡层、种子层，进行电镀盲孔，接着形成正面焊钉；最后临时键合载片，进行背面减薄露铜工艺。这样，形成了带TSV盲孔的单层晶圆以便后续进行多层晶圆叠层，晶圆的厚度为20μm～200μm。
更进一步，参见图1-1～1-7，叠层的TSV芯片的制备为：
(1)在晶圆表面，采用掩蔽层将每个芯片处除需要开TSV盲孔的区域进行掩蔽，然后采用刻蚀机对TSV盲孔区域进行刻蚀，并将掩蔽层去除；掩蔽层选用光刻胶有机物，刻蚀盲孔直径为5-50μm，盲孔深度为50-200μm；
(2)在晶圆表面及盲孔内部，采用物理气相沉积的方法沉积金属层，形成阻挡层/黏附层/种子层，并进行盲孔电镀；电镀完成后，采用化学机械抛光的方法将表面金属层去除；阻挡层/黏附层材料为Ti/TiN或Ta/TaN，种子层为Cu；
(3)在晶圆表面形成一层电极层，采用掩蔽层将不需要电镀焊钉区域进行掩蔽，在TSV盲孔区域进行电镀；电镀完成后，采用湿法腐蚀方法将掩蔽层及电极层去除，即形成了晶圆正面键合点；焊钉直径为5～50μm，焊钉高度为5～20μm；
(4)采用临时键合胶将晶圆与相同尺寸的载片进行临时键合，胶层厚度为20-150μm；所述的载片为玻璃载片或硅载片，临时键合胶材料为树脂、橡胶或硅胶；
(5)将带临时载片的晶圆进行背面减薄，采用刻蚀的方法将本体硅刻蚀一定厚度，将填充铜区域暴露；接着背面进行绝缘保护，采用化学机械抛光将铜层暴露出来，实现晶圆背面键合点铜层的暴露；晶圆减薄厚度为20～200μm；
(6)晶圆背面工艺完成后，将晶圆转移到崩片环上，并将临时载片去除；接着采用切割方式将晶圆切割成各个芯片；
(7)根据要求，将每层芯片按顺序进行对正键合，得到叠层的TSV芯片。
转接板叠层结构的制备时，叠层的一般工艺过程为，晶圆与晶圆键合、解键合。不限于两层芯片叠层，左焊钉、右焊钉直径约为5μm～50μm；左焊钉、右焊钉高度约为5μm～20μm。转接板采用上述相同的TSV工艺过程实现穿孔互连。然后将叠层芯片与转接板互连，转接板可以是硅转接板，转接板直径为100～200μm。通过这种方式，可以将叠层芯片小的焊接点以及窄间距变成大焊接点及大间距，方便后续安装。
更进一步，参见图2-1～2-5、图3，转接板叠层结构的制备为：
(1)在转接板表面，采用掩蔽层将需要开TSV盲孔的区域进行掩蔽，采用刻蚀机将TSV盲孔区域进行刻蚀，并将掩蔽层去除；转接板采用裸晶圆，掩蔽层选用光刻胶有机物，刻蚀盲孔直径为100-200μm，盲孔深度为100-300μm；
(2)在转接板表面及盲孔内部，采用物理气相沉积的方法沉积金属层，形成阻挡层/黏附层/种子层，并进行盲孔电镀；电镀完成后，采用化学机械抛光的方法将表面金属层去除；阻挡层/黏附层材料为Ti/TiN或Ta/TaN，种子层为Cu；
(3)在转接板表面形成一层电极层，采用掩蔽层将不需要电镀焊钉区域进行掩蔽，将TSV盲孔区域进行电镀；电镀完成后，采用湿法腐蚀方法将掩蔽层及电极层去除，形成了转接板正面键合点；焊钉直径为100～200μm，焊钉高度为100～200μm；
(4)将硅转接板进行背面减薄，采用刻蚀的方法将本体硅刻蚀一定厚度，将填充铜区域暴露；接着背面进行绝缘保护，采用化学机械抛光将铜层暴露出来，实现硅转接板背面键合点铜层的暴露；晶圆减薄厚度为100～300μm；
(5)转接板背面工艺完成后，将转接板转移到崩片环上；接着采用切割方式将转接板切割成单独的各个转接板；
(6)多层叠层芯片与转接板进行对正，在加热加压状态，发生Cu-Cu扩散键合，形成转接板叠层结构。
所述的转接板为硅转接板，直径为100～200μm；将叠层芯片小的焊接点以及窄间距变成转接板引出的大焊接点及大间距，大焊接点直径为100～200μm，间距大于100μm。
参见图4，所述的叠层模块的制备为：
采用倒装焊方式，将多层芯片与转接板形成的转接板叠层结构通过倒桩焊6焊接到基板7上得到叠层模块；所述基板为陶瓷基板或有机物基板群。
具体的，将转接板叠层结构粘接在UV膜上，装上绷片环，将各个叠层芯片进行切割分离。切割分离可以采用激光切割或刀具切割。然后采用倒装焊方式焊接到基板上。
参见图5，所述的下填充保护叠层结构的制备为：
选用液态胶，将基板叠层结构的芯片与芯片之间、芯片与基板之间进行下填充保护，下填充可以选用各种液态胶8，起到固定作用。因根据芯片之间或芯片与基板间厚度选取不同的液态胶，保证胶膜固化后无空洞现象。
参见图6-1～6-2，将下填充保护叠层结构进行包封，可以选用气密性封装和非气密性封装两种。气密性封装采用陶瓷封装或金属封装两种；非气密性封装采用塑封方式，选用自动模塑进行包封。
Claims (7)
1.一种基于TSV芯片的互连封装方法，其特征在于，包括以下步骤：
1)将多个带盲孔的TSV芯片叠层键合，得到叠层的TSV芯片；
2)将叠层的多层TSV芯片与带凸点的转接板互连，得到转接板叠层结构；
3)采用倒装焊技术将转接板叠层结构与基板互连，得到叠层模块；
4)对芯片与芯片之间、芯片与转接板、转接板与基板之间进行下填充保护，得到下填充保护叠层结构；
5)下填充保护后对芯片进行包封；
所述的步骤1)为：
(1)在晶圆表面，采用掩蔽层将每个芯片处除需要开TSV盲孔的区域进行掩蔽，然后采用刻蚀机对TSV盲孔区域进行刻蚀，并将掩蔽层去除；掩蔽层选用光刻胶有机物，刻蚀盲孔直径为5-50μm，盲孔深度为50-200μm；
(2)在晶圆表面及盲孔内部，采用物理气相沉积的方法沉积金属层，形成阻挡层/黏附层/种子层，并进行盲孔电镀；电镀完成后，采用化学机械抛光的方法将表面金属层去除；阻挡层/黏附层材料为Ti/TiN或Ta/TaN，种子层为Cu；
(3)在晶圆表面形成一层电极层，采用掩蔽层将不需要电镀焊钉区域进行掩蔽，在TSV盲孔区域进行电镀；电镀完成后，采用湿法腐蚀方法将掩蔽层及电极层去除，即形成了晶圆正面键合点；焊钉直径为5～50μm，焊钉高度为5～20μm；
(4)采用临时键合胶将晶圆与相同尺寸的载片进行临时键合，胶层厚度为20-150μm；所述的载片为玻璃载片或硅载片，临时键合胶材料为树脂、橡胶或硅胶；
(5)将带临时载片的晶圆进行背面减薄，采用刻蚀的方法将本体硅刻蚀一定厚度，将填充铜区域暴露；接着背面进行绝缘保护，采用化学机械抛光将铜层暴露出来，实现晶圆背面键合点铜层的暴露；晶圆减薄厚度为20～200μm；
(6)晶圆背面工艺完成后，将晶圆转移到崩片环上，并将临时载片去除；接着采用切割方式将晶圆切割成各个芯片；
(7)将每层芯片按顺序进行对正键合，得到叠层的TSV芯片。
2.如权利要求1所述的基于TSV芯片的互连封装方法，其特征在于，所述的晶圆的厚度为20～200μm，焊钉的高度为5～20μm。
3.如权利要求1所述的基于TSV芯片的互连封装方法，其特征在于，所述的步骤2)为：
(1)在转接板表面，采用掩蔽层将需要开TSV盲孔的区域进行掩蔽，采用刻蚀机将TSV盲孔区域进行刻蚀，并将掩蔽层去除；转接板采用裸晶圆，掩蔽层选用光刻胶有机物，刻蚀盲孔直径为100-200μm，盲孔深度为100-300μm；
(2)在转接板表面及盲孔内部，采用物理气相沉积的方法沉积金属层，形成阻挡层/黏附层/种子层，并进行盲孔电镀；电镀完成后，采用化学机械抛光的方法将表面金属层去除；阻挡层/黏附层材料为Ti/TiN或Ta/TaN，种子层为Cu；
(3)在转接板表面形成一层电极层，采用掩蔽层将不需要电镀焊钉区域进行掩蔽，将TSV盲孔区域进行电镀；电镀完成后，采用湿法腐蚀方法将掩蔽层及电极层去除，形成了转接板正面键合点；焊钉直径为100～200μm，焊钉高度为100～200μm；
(4)将硅转接板进行背面减薄，采用刻蚀的方法将本体硅刻蚀一定厚度，将填充铜区域暴露；接着背面进行绝缘保护，采用化学机械抛光将铜层暴露出来，实现硅转接板背面键合点铜层的暴露；晶圆减薄厚度为100～300μm；
(5)转接板背面工艺完成后，将转接板转移到崩片环上；接着采用切割方式将转接板切割成单独的各个转接板；
(6)多层叠层芯片与转接板进行对正，在加热加压状态，发生Cu-Cu扩散键合，形成转接板叠层结构。
4.如权利要求3所述的基于TSV芯片的互连封装方法，其特征在于，所述的转接板为硅转接板，直径为100～200μm；将叠层芯片小的焊接点以及窄间距变成转接板引出的大焊接点及大间距，大焊接点直径为100～200μm，间距大于100μm。
5.如权利要求1所述的基于TSV芯片的互连封装方法，其特征在于，所述的步骤3)为：
采用倒装焊方式，将多层芯片与转接板形成的转接板叠层结构焊接到基板上得到叠层模块；所述基板为陶瓷基板或有机物基板群。
6.如权利要求1所述的基于TSV芯片的互连封装方法，其特征在于，所述的步骤4)为：
选用液态胶，将基板叠层结构的芯片与芯片之间、芯片与基板之间进行下填充保护，起到固定作用，液态胶固化后无空洞。
7.如权利要求1所述的基于TSV芯片的互连封装方法，其特征在于，所述的步骤5)是采用气密性封装和非气密性封装进行包封；
气密性封装采用陶瓷封装或金属封装两种；
非气密性封装采用自动模塑的塑封方式进行包封。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310214798.5A CN103295926B (zh) | 2013-05-31 | 2013-05-31 | 一种基于tsv芯片的互连封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310214798.5A CN103295926B (zh) | 2013-05-31 | 2013-05-31 | 一种基于tsv芯片的互连封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103295926A CN103295926A (zh) | 2013-09-11 |
| CN103295926B true CN103295926B (zh) | 2015-11-18 |
Family
ID=49096592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310214798.5A Active CN103295926B (zh) | 2013-05-31 | 2013-05-31 | 一种基于tsv芯片的互连封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103295926B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298732A (zh) * | 2016-09-29 | 2017-01-04 | 中国电子科技集团公司第四十三研究所 | 一种用于系统级封装的转接板结构 |
| WO2019195305A1 (en) | 2018-04-03 | 2019-10-10 | Corning Incorporated | Methods for making high density vias in a glass article |
| CN110010480B (zh) * | 2018-10-10 | 2020-08-28 | 浙江集迈科微电子有限公司 | 一种晶圆级的射频芯片电磁屏蔽封装工艺 |
| CN111170271A (zh) * | 2019-12-30 | 2020-05-19 | 杭州臻镭微波技术有限公司 | 一种嵌入式微系统模组中的芯片切割误差的协调方法 |
| CN111162037B (zh) * | 2019-12-31 | 2023-09-26 | 中芯集成电路（宁波）有限公司 | 芯片转移到晶圆的方法 |
| CN111696879B (zh) * | 2020-06-15 | 2021-08-31 | 西安微电子技术研究所 | 一种基于转接基板的裸芯片kgd筛选方法 |
| CN112151418B (zh) * | 2020-09-11 | 2024-04-05 | 安徽龙芯微科技有限公司 | 一种硅基转接板的封装机构及其封装方法 |
| CN113345846B (zh) * | 2021-06-03 | 2022-03-22 | 长鑫存储技术有限公司 | 封装结构及用于制造封装结构的方法 |
| CN116913898A (zh) * | 2023-07-20 | 2023-10-20 | 江苏柒捌玖电子科技有限公司 | 一种电磁屏蔽封装结构及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102263084A (zh) * | 2010-05-31 | 2011-11-30 | 海力士半导体有限公司 | 半导体芯片及具有堆叠芯片结构的半导体封装 |
| TW201145493A (en) * | 2010-06-01 | 2011-12-16 | Chipmos Technologies Inc | Silicon wafer structure and multi-chip stack structure |
| CN102623427A (zh) * | 2012-03-31 | 2012-08-01 | 苏州晶方半导体科技股份有限公司 | 半导体封装结构及其封装方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4426482B2 (ja) * | 2005-02-28 | 2010-03-03 | Ｏｋｉセミコンダクタ株式会社 | パッケージ基台およびその製造方法、並びにそのパッケージ基台を備えた半導体パッケージ |
-
2013
- 2013-05-31 CN CN201310214798.5A patent/CN103295926B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102263084A (zh) * | 2010-05-31 | 2011-11-30 | 海力士半导体有限公司 | 半导体芯片及具有堆叠芯片结构的半导体封装 |
| TW201145493A (en) * | 2010-06-01 | 2011-12-16 | Chipmos Technologies Inc | Silicon wafer structure and multi-chip stack structure |
| CN102623427A (zh) * | 2012-03-31 | 2012-08-01 | 苏州晶方半导体科技股份有限公司 | 半导体封装结构及其封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103295926A (zh) | 2013-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103295926B (zh) | 一种基于tsv芯片的互连封装方法 | |
| US10847414B2 (en) | Embedded 3D interposer structure | |
| CN107275294B (zh) | 薄型芯片堆叠封装构造及其制造方法 | |
| TWI587472B (zh) | 覆晶晶圓級封裝及其方法 | |
| US9716080B1 (en) | Thin fan-out multi-chip stacked package structure and manufacturing method thereof | |
| US8889484B2 (en) | Apparatus and method for a component package | |
| US20160086930A1 (en) | Fan-out wafer level package containing back-to-back embedded microelectronic components and assembly method therefor | |
| US20200118957A1 (en) | Semiconductor Die Connection System and Method | |
| CN108987380A (zh) | 半导体封装件中的导电通孔及其形成方法 | |
| US8647924B2 (en) | Semiconductor package and method of packaging semiconductor devices | |
| WO2017124670A1 (zh) | 一种扇出型芯片的封装方法及封装结构 | |
| JP2013526066A (ja) | 低減されたダイ歪みアッセンブリのためのパッケージ基板のためのｃｔｅ補償 | |
| TW201145478A (en) | Embedded die with protective interposer | |
| JP6753743B2 (ja) | 半導体装置の製造方法 | |
| CN105206539A (zh) | 扇出型封装制备方法 | |
| CN104538318A (zh) | 一种扇出型圆片级芯片封装方法 | |
| CN107611045A (zh) | 一种三维芯片封装结构及其封装方法 | |
| US9627353B2 (en) | Method of manufacturing a semiconductor package | |
| US20150221570A1 (en) | Thin sandwich embedded package | |
| CN102544040B (zh) | 利用TSV技术实现GaAs图像传感器的圆片级封装方法 | |
| US20240063029A1 (en) | Packaging structure having organic interposer layer and method for manufacturing same | |
| CN107611092A (zh) | 晶圆级芯片封装结构及其制备方法 | |
| TW201434096A (zh) | 半導體裝置及其製造方法 | |
| CN103247639A (zh) | 图像传感器圆片级封装方法及其结构 | |
| US20170178993A1 (en) | Electronic component and methods of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230828 Address after: Room 628, 1st Floor, Zone C, Building 24, Science and Technology Innovation Park, Gangwan 1, Jintang Road, Tangjiawan Town, High tech Zone, Zhuhai City, Guangdong Province, 519080 (centralized office area) Patentee after: Zhuhai Tiancheng Advanced Semiconductor Technology Co.,Ltd. Address before: 710005 No. 189 Taiyi Road, Xi'an City, Shaanxi Province Patentee before: NO.771 INSTITUTE OF NO.9 RESEARCH INSTITUTE, CHINA AEROSPACE SCIENCE AND TECHNOLOGY Corp. |