CN104332456A - 晶圆级扇出型堆叠封装结构及其制造工艺 - Google Patents

晶圆级扇出型堆叠封装结构及其制造工艺 Download PDF

Info

Publication number
CN104332456A
CN104332456A CN201410448238.0A CN201410448238A CN104332456A CN 104332456 A CN104332456 A CN 104332456A CN 201410448238 A CN201410448238 A CN 201410448238A CN 104332456 A CN104332456 A CN 104332456A
Authority
CN
China
Prior art keywords
wafer scale
wiring layer
back side
scale fan
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410448238.0A
Other languages
English (en)
Inventor
何洪文
孙鹏
曹立强
林挺宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201410448238.0A priority Critical patent/CN104332456A/zh
Publication of CN104332456A publication Critical patent/CN104332456A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明涉及一种晶圆级扇出型堆叠封装结构及其制造工艺，包括两个或多个晶圆级扇出型封装单元，其特征是：所述晶圆级扇出型封装单元包括第一塑封材料，在第一塑封材料中设置铜柱或铜线，第一塑封材料的正面设置正面再布线层，正面再布线层上设置正面微凸点，第一塑封材料的背面设置背面再布线层，背面再布线层上设置背面微凸点；相邻两个晶圆级扇出型封装单元通过上层封装单元的背面微凸点和下层封装单元的正面微凸点连接。本发明首先将芯片粘结在膜材料上，然后将铜柱与临时载片键合，然后粘附到膜材料上，应用塑封料进行整体塑封，再进行RDL和微凸点的工艺、三维堆叠工艺。本发明节约制造成本，并可以降低晶圆的翘曲，提高晶圆可靠性。

Description

晶圆级扇出型堆叠封装结构及其制造工艺
技术领域
本发明涉及一种晶圆级扇出型堆叠封装结构及其制造工艺，属于半导体封装技术领域。
背景技术
传统晶圆级尺寸封装是一种扇入型封装方式，封装尺寸和芯片尺寸一致，虽然能大幅降低封装后的芯片尺寸，但是在单颗芯片上的植球数量受限，因此，该晶圆封装形式难以应用于高I/O端口数的通讯芯片上，而扇出型晶圆级封装技术则大大改进了扇入型封装方式的弊端。扇出型晶圆级封装技术可以在晶圆上通过再布线层将单个芯片的I/O进行扇出，增大单个封装面积，从而提高整体I/O数量。相对于传统的单个IC芯片的塑封方式，扇出型圆片级封装技术可以得到更小的封装尺寸、更好的电学热学性能和更高的封装密度。而且，可以使KGD（Known Good Die，已知合格芯片）良率极大提高，有效地解决传统eWLB（嵌入式晶圆级球栅阵列）无法在商业上应用于高端逻辑芯片的问题。由于扇出型圆片级封装技术的优越性，目前越来越多的厂商致力于该技术和产品的研发。
晶圆级扇出型封装后，进行三维堆叠工艺，使得更多的芯片在三维方向上分布，从而提高产品的整体性能，而且能够有效的降低产品的尺寸。晶圆级扇出型芯片封装堆叠方式，主要应用塑封料将芯片进行塑封，塑封后在塑封料上进行TSV（硅穿孔，Through Si via）工艺制造，打孔，电镀铜材料等，形成Cu-TSV孔，做为互连材料实现上下封装体的键合堆叠。但是，该电镀工艺需要先在孔内沉积一层铜做为种子层，然后再电镀铜材料进行孔的填充。而且，电镀过程中，表面也会沉积一层具有一定厚度的铜材料。电镀结束后，需要将表面多余的铜材料去除，再进行后续的再布线层工艺和微凸点工艺。整体来说，该电镀工艺涉及PVD（物理气相沉积）种子层、电镀工艺及后续的CMP（化学机械抛光）工艺，成本非常高，而且该电镀工艺会增加晶圆的翘曲度，降低产品的可靠性。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种晶圆级扇出型堆叠封装结构及其制造工艺，有效避开了传统TSV制造过程中的一系列工艺步骤，极大地节约了制造成本；并且可以降低晶圆的翘曲，提高晶圆的可靠性。
按照本发明提供的技术方案，所述晶圆级扇出型堆叠封装结构，包括两个或多个晶圆级扇出型封装单元，其特征是：所述晶圆级扇出型封装单元包括第一塑封材料，在第一塑封材料中设置贯穿第一塑封材料正面和背面的铜柱或铜线，铜柱或铜线的上表面与第一塑封材料的正面平齐，铜柱或铜线的下表面与第一塑封材料的背面平齐；在所述第一塑封材料的正面设置正面再布线层，正面再布线层与铜柱或铜线的上表面连接，在正面再布线层上设置正面微凸点；在所述第一塑封材料的背面设置背面再布线层，背面再布线层与铜柱或铜线的下表面连接，在背面再布线层上设置背面微凸点；所述相邻两个晶圆级扇出型封装单元通过上层晶圆级扇出型封装单元的背面微凸点和下层晶圆级扇出型封装单元的正面微凸点连接。
所述晶圆级扇出型堆叠封装结构的制造工艺，其特征是，包括以下步骤：
（1）在晶圆表面粘附一层膜材料；
（2）在步骤（1）得到的膜材料的表面粘附芯片；
（3）将多根铜柱或铜线分布在临时载片上，铜柱或铜线的一端部与临时载片固定；
（4）将步骤（3）得到的临时载片粘附在膜材料的表面，铜柱或铜线的另一端部与膜材料连接，临时载片与芯片之间存在空隙；
（5）采用第一塑封材料将铜柱或铜线、临时载片和芯片进行塑封；
（6）将第一塑封材料的上表面进行减薄和抛光，露出铜柱或铜线的上表面；
（7）在第一塑封材料的正面制作正面再布线层，正面再布线层与铜柱或铜线的上表面连接，在正面再布线层上进行植球回流，得到正面微凸点；
（8）采用第二塑封材料对正面再布线层和正面微凸点进行塑封；
（9）在第二塑封材料的上表面键合临时载片；
（10）将步骤（9）得到的封装体背面的晶圆和膜材料去除；
（11）在第二塑封材料的背面制作背面再布线层，背面再布线层与铜柱或铜线的下表面连接，在背面再布线层上进行植球回流，得到背面微凸点；
（12）去除临时载片和第二塑封材料，得到单颗的晶圆级扇出型封装单元；
（13）将两个或多个单颗的晶圆级扇出型封装单元进行堆叠、回流，上层晶圆级扇出型封装单元的背面微凸点和下层晶圆级扇出型封装单元的正面微凸点连接，得到晶圆级扇出型堆叠封装结构。
进一步的，所述膜材料采用环氧树脂。
进一步的，所述膜材料的厚度为10～50μm。
进一步的，所述铜柱或铜线的尺寸为10～100μm。
进一步的，所述正面再布线层的材质为Cu，厚度为5～30μm。
进一步的，所述正面微凸点的材质采用Sn或SnAg。
进一步的，所述背面再布线层的材质为Cu，厚度为5～30μm。
进一步的，所述背面微凸点的材质采用Sn或SnAg。
本发明具有以下优点：结构制造工艺简单，可行性高，可有效避开传统TSV制造过程中的一系列工艺步骤，如打孔、绝缘层沉积、种子层沉积、TSV电镀、CMP等，极大的节约了制造成本。同时，该方案可降低晶圆的翘曲，提高晶圆的可靠性。
附图说明
图1～图13为所述晶圆级扇出型堆叠封装结构的制备流程图。其中：
图1为在晶圆表面粘附膜材料的示意图。
图2为在膜材料的表面放置芯片的示意图。
图3为将铜柱或铜线分布于临时载片上的示意图。
图4为将临时载片与膜材料粘附的示意图。
图5为将铜柱或铜线、临时载片和芯片进行塑封的示意图。
图6为对塑封材料进行减薄和抛光后的示意图。
图7为得到正面再布线层和正面微凸点的示意图。
图8为对再布线层和微凸点进行塑封的示意图。
图9为在第二塑封材料表面键合临时载体的示意图。
图10为去除晶圆和膜材料的示意图。
图11为得到背面再布线层和背面微凸点的示意图。
图12为去除临时载片和第二塑封材料的示意图。
图13为本发明的结构示意图。
图中序号：晶圆1、膜材料2、芯片3、铜柱或铜线4、临时载片5、第一塑封材料6、正面再布线层7、正面微凸点8、第二塑封材料9、临时载片10、背面再布线层11、背面微凸点12。
具体实施方式
下面结合具体附图对本发明作进一步说明。
如图13所示：所述晶圆级扇出型堆叠封装结构包括两个或多个晶圆级扇出型封装单元，晶圆级扇出型封装单元包括第一塑封材料6，在第一塑封材料6中设置贯穿第一塑封材料6正面和背面的铜柱或铜线4，铜柱或铜线4的上表面与第一塑封材料6的正面平齐，铜柱或铜线4的下表面与第一塑封材料6的背面平齐；在所述第一塑封材料6的正面设置正面再布线层7，正面再布线层7与铜柱或铜线4的上表面连接，在正面再布线层7上设置正面微凸点8；在所述第一塑封材料6的背面设置背面再布线层11，背面再布线层11与铜柱或铜线4的下表面连接，在背面再布线层11上设置背面微凸点12；所述相邻两个晶圆级扇出型封装单元通过上层晶圆级扇出型封装单元的背面微凸点12和下层晶圆级扇出型封装单元的正面微凸点8连接。
上述晶圆级扇出型堆叠封装结构的制造工艺，包括以下步骤：
（1）如图1所示，在晶圆1表面粘附一层膜材料2，膜材料2一般采用树脂类材料（如环氧树脂），厚度为10～50μm；所述膜材料2采用喷涂或旋涂等工艺方式粘附在晶圆1表面，应用UV进行照射后，材料表面变性，即可实现粘附；
（2）如图2所示，在步骤（1）得到的膜材料2的表面放置芯片3，经UV照射实现粘附；
（3）如图3所示，将多根铜柱或铜线4分布在临时载片5上，铜柱或铜线4的一端部与临时载片5通过焊料进行连接，或者喷涂树脂膜材料进行固定；所述铜柱或铜线4的数量和分布位置，由线路设计的尺寸和间距决定，铜柱或铜线4的尺寸根据产品要求决定，一般为10～100μm；
（4）如图4所示，将步骤（3）得到的临时载片5粘附在膜材料2的表面，通过UV照射，实现铜柱或铜线4的另一端部与膜材料2连接，临时载片5与芯片3之间存在空隙；
（5）如图5所示，采用第一塑封材料6将铜柱或铜线4、临时载片5和芯片3进行塑封，第一塑封材料6一般采用环氧树脂材料；
（6）如图6所示，将第一塑封材料6的上表面进行减薄和抛光，露出铜柱或铜线4的上表面，用于电互连；
（7）如图7所示，在第一塑封材料6的正面采用电镀工艺等制作正面再布线层7，正面再布线层7与铜柱或铜线4的上表面连接，在正面再布线层7上进行植球回流，得到正面微凸点8；所述正面再布线层7的材质为Cu，厚度为5～30μm；所述正面微凸点8的材质一般采用Sn或SnAg等；
（8）如图8所示，采用第二塑封材料9对正面再布线层7和正面微凸点8进行塑封保护；所述第二塑封材料9一般采用环氧树脂材料；
（9）如图9所示，在第二塑封材料9的上表面键合临时载片10，具体过程为：在临时载片10的表面喷涂临时键合硅胶，采用热压的方式将临时载片10键合在第二塑封材料9的表面；该步骤的主要作用是增加厚度，为后续工艺做准备；
（10）如图10所示，将步骤（9）得到的封装体背面的晶圆1和膜材料2去除；
（11）如图11所示，在第二塑封材料9的背面采用电镀工艺制作背面再布线层11，背面再布线层11与铜柱或铜线4的下表面连接，在背面再布线层11上进行植球回流，得到背面微凸点12；所述背面再布线层11的材质为Cu，厚度为5～30μm；所述背面微凸点12的材质一般采用Sn或SnAg等；
（12）如图12所示，去除临时载片10和第二塑封材料9，得到单颗的晶圆级扇出型封装单元；
（13）如图13所示，将两个或多个单颗的晶圆级扇出型封装单元进行堆叠、回流，上层晶圆级扇出型封装单元的背面微凸点12和下层晶圆级扇出型封装单元的正面微凸点8连接，得到晶圆级扇出型堆叠封装结构。

Claims (9)

1.一种晶圆级扇出型堆叠封装结构，包括两个或多个晶圆级扇出型封装单元，其特征是：所述晶圆级扇出型封装单元包括第一塑封材料（6），在第一塑封材料（6）中设置贯穿第一塑封材料（6）正面和背面的铜柱或铜线（4），铜柱或铜线（4）的上表面与第一塑封材料（6）的正面平齐，铜柱或铜线（4）的下表面与第一塑封材料（6）的背面平齐；在所述第一塑封材料（6）的正面设置正面再布线层（7），正面再布线层（7）与铜柱或铜线（4）的上表面连接，在正面再布线层（7）上设置正面微凸点（8）；在所述第一塑封材料（6）的背面设置背面再布线层（11），背面再布线层（11）与铜柱或铜线（4）的下表面连接，在背面再布线层（11）上设置背面微凸点（12）；所述相邻两个晶圆级扇出型封装单元通过上层晶圆级扇出型封装单元的背面微凸点（12）和下层晶圆级扇出型封装单元的正面微凸点（8）连接。
2.一种晶圆级扇出型堆叠封装结构的制造工艺，其特征是，包括以下步骤：
（1）在晶圆（1）表面粘附一层膜材料（2）；
（2）在步骤（1）得到的膜材料（2）的表面粘附芯片（3）；
（3）将多根铜柱或铜线（4）分布在临时载片（5）上，铜柱或铜线（4）的一端部与临时载片（5）固定；
（4）将步骤（3）得到的临时载片（5）粘附在膜材料（2）的表面，铜柱或铜线（4）的另一端部与膜材料（2）连接，临时载片（5）与芯片（3）之间存在空隙；
（5）采用第一塑封材料（6）将铜柱或铜线（4）、临时载片（5）和芯片（3）进行塑封；
（6）将第一塑封材料（6）的上表面进行减薄和抛光，露出铜柱或铜线（4）的上表面；
（7）在第一塑封材料（6）的正面制作正面再布线层（7），正面再布线层（7）与铜柱或铜线（4）的上表面连接，在正面再布线层（7）上进行植球回流，得到正面微凸点（8）；
（8）采用第二塑封材料（9）对正面再布线层（7）和正面微凸点（8）进行塑封；
（9）在第二塑封材料（9）的上表面键合临时载片（10）；
（10）将步骤（9）得到的封装体背面的晶圆（1）和膜材料（2）去除；
（11）在第二塑封材料（9）的背面制作背面再布线层（11），背面再布线层（11）与铜柱或铜线（4）的下表面连接，在背面再布线层（11）上进行植球回流，得到背面微凸点（12）；
（12）去除临时载片（10）和第二塑封材料（9），得到单颗的晶圆级扇出型封装单元；
（13）将两个或多个单颗的晶圆级扇出型封装单元进行堆叠、回流，上层晶圆级扇出型封装单元的背面微凸点（12）和下层晶圆级扇出型封装单元的正面微凸点（8）连接，得到晶圆级扇出型堆叠封装结构。
3.如权利要求2所述的晶圆级扇出型堆叠封装结构的制造工艺，其特征是：所述膜材料（2）采用环氧树脂。
4.如权利要求2所述的晶圆级扇出型堆叠封装结构的制造工艺，其特征是：所述膜材料（2）的厚度为10～50μm。
5.如权利要求2所述的晶圆级扇出型堆叠封装结构的制造工艺，其特征是：所述铜柱或铜线（4）的尺寸为10～100μm。
6.如权利要求2所述的晶圆级扇出型堆叠封装结构的制造工艺，其特征是：所述正面再布线层（7）的材质为Cu，厚度为5～30μm。
7.如权利要求2所述的晶圆级扇出型堆叠封装结构的制造工艺，其特征是：所述正面微凸点（8）的材质采用Sn或SnAg。
8.如权利要求2所述的晶圆级扇出型堆叠封装结构的制造工艺，其特征是：所述背面再布线层（11）的材质为Cu，厚度为5～30μm。
9.如权利要求2所述的晶圆级扇出型堆叠封装结构的制造工艺，其特征是：所述背面微凸点（12）的材质采用Sn或SnAg。
CN201410448238.0A 2014-09-04 2014-09-04 晶圆级扇出型堆叠封装结构及其制造工艺 Pending CN104332456A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410448238.0A CN104332456A (zh) 2014-09-04 2014-09-04 晶圆级扇出型堆叠封装结构及其制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410448238.0A CN104332456A (zh) 2014-09-04 2014-09-04 晶圆级扇出型堆叠封装结构及其制造工艺

Publications (1)

Publication Number Publication Date
CN104332456A true CN104332456A (zh) 2015-02-04

Family

ID=52407157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410448238.0A Pending CN104332456A (zh) 2014-09-04 2014-09-04 晶圆级扇出型堆叠封装结构及其制造工艺

Country Status (1)

Country Link
CN (1) CN104332456A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733413A (zh) * 2015-03-27 2015-06-24 江阴长电先进封装有限公司 一种mosfet封装结构
CN105097728A (zh) * 2015-06-30 2015-11-25 南通富士通微电子股份有限公司 封装结构
CN105097565A (zh) * 2015-06-30 2015-11-25 南通富士通微电子股份有限公司 封装结构的形成方法
CN106057773A (zh) * 2015-04-17 2016-10-26 台湾积体电路制造股份有限公司 扇出互连结构及其形成方法
CN106409758A (zh) * 2016-10-09 2017-02-15 华进半导体封装先导技术研发中心有限公司 玻璃通孔金属化制作方法
CN106449428A (zh) * 2016-10-25 2017-02-22 通富微电子股份有限公司 芯片封装工艺
CN106449560A (zh) * 2016-10-25 2017-02-22 通富微电子股份有限公司 芯片封装结构
CN114566482A (zh) * 2022-04-28 2022-05-31 武汉大学 一种三维扇出封装结构及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200913224A (en) * 2007-07-12 2009-03-16 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
TW201104770A (en) * 2009-06-09 2011-02-01 Stats Chippac Ltd Semiconductor device and method of forming stress relief layer between die and interconnect structure
CN102157438A (zh) * 2011-01-31 2011-08-17 江阴长电先进封装有限公司 晶圆级转接板的制备方法
CN102324418A (zh) * 2011-08-09 2012-01-18 日月光半导体制造股份有限公司 半导体元件封装结构与其制造方法
CN103681607A (zh) * 2012-09-17 2014-03-26 新科金朋有限公司 半导体器件及其制作方法
US20140138142A1 (en) * 2012-05-24 2014-05-22 Unimicron Technology Corp. Interposed substrate and manufacturing method thereof
US20140203443A1 (en) * 2009-03-17 2014-07-24 Stats Chippac, Ltd. Semiconductor Device and Method of Providing Z-Interconnect Conductive Pillars with Inner Polymer Core

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200913224A (en) * 2007-07-12 2009-03-16 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
US20140203443A1 (en) * 2009-03-17 2014-07-24 Stats Chippac, Ltd. Semiconductor Device and Method of Providing Z-Interconnect Conductive Pillars with Inner Polymer Core
TW201104770A (en) * 2009-06-09 2011-02-01 Stats Chippac Ltd Semiconductor device and method of forming stress relief layer between die and interconnect structure
CN102157438A (zh) * 2011-01-31 2011-08-17 江阴长电先进封装有限公司 晶圆级转接板的制备方法
CN102324418A (zh) * 2011-08-09 2012-01-18 日月光半导体制造股份有限公司 半导体元件封装结构与其制造方法
US20140138142A1 (en) * 2012-05-24 2014-05-22 Unimicron Technology Corp. Interposed substrate and manufacturing method thereof
CN103681607A (zh) * 2012-09-17 2014-03-26 新科金朋有限公司 半导体器件及其制作方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733413A (zh) * 2015-03-27 2015-06-24 江阴长电先进封装有限公司 一种mosfet封装结构
CN106057773B (zh) * 2015-04-17 2018-11-06 台湾积体电路制造股份有限公司 封装件及其形成方法
CN106057773A (zh) * 2015-04-17 2016-10-26 台湾积体电路制造股份有限公司 扇出互连结构及其形成方法
US10586724B2 (en) 2015-04-17 2020-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and methods forming the same
US11355378B2 (en) 2015-04-17 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and methods forming the same
CN105097565A (zh) * 2015-06-30 2015-11-25 南通富士通微电子股份有限公司 封装结构的形成方法
CN105097565B (zh) * 2015-06-30 2018-01-30 通富微电子股份有限公司 封装结构的形成方法
CN105097728B (zh) * 2015-06-30 2018-04-03 通富微电子股份有限公司 封装结构
CN105097728A (zh) * 2015-06-30 2015-11-25 南通富士通微电子股份有限公司 封装结构
CN106409758A (zh) * 2016-10-09 2017-02-15 华进半导体封装先导技术研发中心有限公司 玻璃通孔金属化制作方法
CN106449428A (zh) * 2016-10-25 2017-02-22 通富微电子股份有限公司 芯片封装工艺
CN106449560A (zh) * 2016-10-25 2017-02-22 通富微电子股份有限公司 芯片封装结构
CN114566482A (zh) * 2022-04-28 2022-05-31 武汉大学 一种三维扇出封装结构及其制备方法

Similar Documents

Publication Publication Date Title
CN104332456A (zh) 晶圆级扇出型堆叠封装结构及其制造工艺
CN105140213B (zh) 一种芯片封装结构及封装方法
KR101939015B1 (ko) 해당 제1, 제2 및 제3 재배선 층들을 갖는, 제1 레벨 다이, 후면을 맞댄 적층 제2 레벨 다이들 및 제3 레벨 다이를 포함한 수직 적층제 시스템 인 패키지 및 그 제조 방법
US8729714B1 (en) Flip-chip wafer level package and methods thereof
CN107833864A (zh) 封装结构及其形成方法
US20160086930A1 (en) Fan-out wafer level package containing back-to-back embedded microelectronic components and assembly method therefor
CN101409266B (zh) 封装结构
CN103681561B (zh) 层叠封装结构中的无源器件及其形成方法
US20150364422A1 (en) Fan out wafer level package using silicon bridge
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
CN106997855A (zh) 集成电路封装件及其形成方法
CN108987380A (zh) 半导体封装件中的导电通孔及其形成方法
US20180040587A1 (en) Vertical Memory Module Enabled by Fan-Out Redistribution Layer
CN105161431A (zh) 晶圆级芯片封装方法
CN205039151U (zh) 一种堆叠型芯片封装结构
CN105185717A (zh) 晶圆级芯片封装方法
CN106449525A (zh) 半导体封装件
CN103295926B (zh) 一种基于tsv芯片的互连封装方法
CN105206539A (zh) 扇出型封装制备方法
US9418876B2 (en) Method of three dimensional integrated circuit assembly
CN107195551A (zh) 扇出型叠层封装结构及其制备方法
CN110610868A (zh) 一种3d扇出型封装方法及结构
CN207134348U (zh) 三维系统级封装应用的内嵌扇出型硅转接板
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
CN107611101A (zh) 一种水冷型扇出封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150204