CN207217505U - 半导体结构及扇出型封装结构 - Google Patents

半导体结构及扇出型封装结构 Download PDF

Info

Publication number
CN207217505U
CN207217505U CN201720957269.8U CN201720957269U CN207217505U CN 207217505 U CN207217505 U CN 207217505U CN 201720957269 U CN201720957269 U CN 201720957269U CN 207217505 U CN207217505 U CN 207217505U
Authority
CN
China
Prior art keywords
layer
semiconductor chip
line
fan
capsulation material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201720957269.8U
Other languages
English (en)
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201720957269.8U priority Critical patent/CN207217505U/zh
Application granted granted Critical
Publication of CN207217505U publication Critical patent/CN207217505U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本实用新型提供一种半导体结构及扇出型封装结构，所述半导体结构包括：衬底；剥离胶层，位于所述衬底的上表面；塑封材料层，位于所述剥离胶层的上表面；半导体芯片，塑封于所述塑封材料层内，且正面朝向倒装键合于所述剥离胶层的上表面；环氧树脂层，塑封于所述塑封材料层内。本实用新型的半导体结构在剥离胶层与半导体芯片之间设置环氧树脂层，在将该半导体结构用于封装结构时，去除衬底和剥离胶层之后，再将环氧树脂层剥离，可以使得半导体芯片的正面无任何胶残留，便于半导体结构与重新布线层的电连接，可以确保形成的封装结构的性能。

Description

半导体结构及扇出型封装结构
技术领域
本实用新型涉及半导体封装技术领域，特别是涉及一种半导体结构及扇出型封装结构。
背景技术
更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。在未来，集成电路封装将通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。目前，先进的封装方法包括：晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，WLCSP)，扇出型晶圆级封装(Fan-Out Wafer Level Package，FOWLP)，倒装芯片(FlipChip)，叠层封装(Package on Package，POP)等等。
扇出型晶圆级封装是一种晶圆级加工的嵌入式芯片封装方法，是目前一种输入/输出端口(I/O)较多、集成灵活性较好的先进封装方法之一。扇出型晶圆级封装相较于常规的晶圆级封装具有其独特的优点：①I/O间距灵活，不依赖于芯片尺寸；②只使用有效裸片(die)，产品良率提高；③具有灵活的3D封装路径，即可以在顶部形成任意阵列的图形；④具有较好的电性能及热性能；⑤高频应用；⑥容易在重新布线层(RDL)中实现高密度布线。目前，扇出型晶圆级封装方法一般为：提供衬底，在衬底表面形成剥离胶层；采用芯片键合工艺将半导体芯片正面朝下倒装键合到所述剥离胶层上；采用注塑工艺将半导体芯片塑封于塑封材料层中；去除衬底和剥离胶层；在塑封材料层上光刻、电镀出重新布线层(Redistribution Layers，RDL)；在重新布线层上光刻、电镀形成凸块下金属层(UBM)；在UBM上进行植球回流，形成焊料凸块。然而，上述封装结构的制备工艺中使用的剥离胶层一般为感压胶带或感压胶涂层，在去除衬底和剥离胶层之后，在半导体芯片的正面会残留有感压胶，感压胶的残留会影响重新布线层与半导体芯片的电连接，从而影响封装结构的性能。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种半导体结构及扇出型封装结构，用于解决现有技术中的扇出型晶圆级封装结构在去除衬底和剥离胶层之后在半导体芯片的正面会有感压胶残留，进而影响封装结构的性能的问题。
为实现上述目的及其他相关目的，本实用新型提供一种半导体结构，所述半导体结构包括：
衬底；
剥离胶层，位于所述衬底的上表面；
塑封材料层，位于所述剥离胶层的上表面；所述塑封材料层包括相对的第一表面及第二表面，所述塑封材料层的第一表面与所述剥离胶层的上表面相接触；
半导体芯片，塑封于所述塑封材料层内，且正面朝向倒装键合于所述剥离胶层的上表面；
环氧树脂层，塑封于所述塑封材料层内，且位于所述半导体芯片与所述剥离胶层之间，以使得所述半导体芯片的正面相较于所述塑封材料层的第一表面内凹预设深度。
优选地，所述剥离胶层包括感压胶带或感压胶涂层。
本实用新型还提供一种扇出型封装结构，所述扇出型封装结构包括：
塑封材料层，所述塑封材料层包括相对的第一表面及第二表面；
半导体芯片，塑封于所述塑封材料层内，且所述半导体芯片的正面相较于所述塑封材料层的第一表面内凹预设深度；
重新布线层，位于所述塑封材料层的第一表面，且与所述半导体芯片电连接；
焊料凸块，位于所述重新布线层远离所述半导体芯片的表面，且与所述重新布线层电连接。
优选地，所述重新布线层包括：
电介质层；
金属线层，位于所述电介质层内。
优选地，所述重新布线层包括：
电介质层；
金属叠层结构，位于所述电介质层内；所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
优选地，所述塑封材料层包括聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层或可固化的树脂基材料层。
优选地，所述焊球凸块包括：
金属柱，位于所述重新布线层的第二表面，且与所述重新布线层电连接；
焊球，位于所述金属柱的远离所述半导体芯片的表面。
优选地，所述焊料凸块为焊球。
本实用新型还提供一种扇出型封装结构的制备方法，所述扇出型封装结构的制备方法包括如下步骤：
1)提供衬底；
2)于所述衬底的上表面形成剥离胶层；
3)提供半导体芯片，并将所述半导体芯片通过环氧树脂层倒装键合于所述剥离胶层的上表面；
4)于所述剥离胶层的上表面形成塑封材料层，所述塑封材料层填满所述半导体芯片之间及所述环氧树脂层之间的间隙，并将所述半导体芯片及所述环氧树脂层封裹塑封；所述塑封材料层包括相对的第一表面及第二表面，所述塑封材料层的第一表面与所述剥离胶层的上表面相接触；
5)去除所述衬底、所述剥离胶层及所述环氧树脂层；
6)于所述塑封材料层的第一表面形成重新布线层，所述重新布线层与所述半导体芯片电连接；
7)于所述重新布线层远离所述半导体芯片的表面形成焊料凸块。
优选地，步骤2)中，于所述衬底的上表面形成的剥离胶层包括感压胶带或感压胶涂层。
优选地，步骤4)中，采用采用压缩成型工艺、传递模塑成型工艺、液封成型工艺、真空层压工艺或旋涂工艺于所述剥离胶层的上表面形成所述塑封材料层。
优选地，步骤6)包括如下步骤：
6-1)于所述塑封材料层的第一表面形成金属线层；
6-2)于所述塑封材料层的第一表面形成电介质层，所述电介质层将所述金属线层包裹。
优选地，步骤6)包括如下步骤：
6-1)于所述塑封材料层的第一表面形成第一层金属线层；
6-2)于所述塑封材料层的第一表面形成电介质层，所述电介质层将第一层所述金属线层封裹，且所述电介质层的上表面高于所述金属线层的上表面；
6-3)于所述电介质层内形成若干层与第一层所述金属线层电连接的间隔堆叠排布的其他金属线层，相邻所述金属线层之间经由金属插塞电连接。
优选地，步骤7)中，于所述重新布线层的表面形成焊料凸块包括如下步骤：
7-1)于所述重新布线层的表面形成金属柱；
7-2)于所述金属柱的表面形成焊球。
如上所述，本实用新型的半导体结构及扇出型封装结构，具有以下有益效果：本实用新型的半导体结构在剥离胶层与半导体芯片之间设置环氧树脂层，在将改半导体结构用于封装结构时，去除衬底和剥离胶层之后，再将环氧树脂层剥离，可以使得半导体芯片的正面无任何胶残留，便于半导体结构与重新布线层的电连接，可以确保形成的封装结构的性能；本实用新型的扇出型封装结构中的半导体结构的正面无任何胶残留，半导体结构与重新布线层实现较好电连接，从而确保该扇出型封装结构的性能。
附图说明
图1显示为本实用新型实施例一中提供的扇出型封装结构的制备方法的流程图。
图2～图9显示为本实用新型实施例一中提供的扇出型封装结构的制备方法各步骤所呈现的结构示意图，其中，图5显示为本实用新型的半导体结构的结构示意图，图9显示为本实用新型的扇出型封装结构的结构示意图。
元件标号说明
11 衬底
12 剥离胶层
13 半导体芯片
131 接触焊盘
14 环氧树脂层
15 塑封材料层
16 重新布线层
161 电介质层
162 金属线层
17 焊料凸块
171 金属柱
172 焊球
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图1～图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，虽图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1，本实施例提供一种扇出型封装结构的制备方法，所述扇出型封装结构的制备方法包括如下步骤：
1)提供衬底；
2)于所述衬底的上表面形成剥离胶层；
3)提供半导体芯片，并将所述半导体芯片通过环氧树脂层倒装键合于所述剥离胶层的上表面；
4)于所述剥离胶层的上表面形成塑封材料层，所述塑封材料层填满所述半导体芯片之间及所述环氧树脂层之间的间隙，并将所述半导体芯片及所述环氧树脂层封裹塑封；所述塑封材料层包括相对的第一表面及第二表面，所述塑封材料层的第一表面与所述剥离胶层的上表面相接触；
5)去除所述衬底、所述剥离胶层及所述环氧树脂层；
6)于所述塑封材料层的第一表面形成重新布线层，所述重新布线层与所述半导体芯片电连接；
7)于所述重新布线层远离所述半导体芯片的表面形成焊料凸块。
在步骤1)中，请参阅图1中的S1步骤及图2，提供衬底11。
作为示例，所述衬底11的材料可以包括硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种或两种以上的复合材料，其形状可以为晶圆形、方形或其它任意所需形状；本实施例通过所述衬底11来防止后续制备过程中半导体芯片发生破裂、翘曲、断裂等问题。
在步骤2)中，请参阅图1中的S2步骤及图3，于所述衬底11的上表面形成剥离胶层12。
作为示例，所述剥离胶层12在后续工艺中作为后续形成的半导体芯片13所述衬底11之间的分离层，其最好选用具有光洁表面的粘合材料制成，其必须与所述半导体芯片13具有一定的结合力，以保证所述半导体芯片13在后续工艺中不会产生移动等情况，另外，其与所述衬底11亦具有较强的结合力，一般来说，其与所述衬底11的结合力需要大于与所述半导体芯片13的结合力。作为示例，所述剥离胶层12可以为但不仅限于感压胶带或感压胶涂层。在后续分离所述衬底11时，可采用湿法腐蚀、化学机械研磨、撕除等方法去除所述剥离胶层12。
在步骤3)中，请参阅图1中的S3步骤及图4，提供半导体芯片13，并将所述半导体芯片13通过环氧树脂层14倒装键合于所述剥离胶层12的上表面。
在一示例中，可以先在所述剥离胶层12后续要键合半导体芯片13的位置设置所述环氧树脂层14，然后再将所述半导体芯片13键合于所述环氧树脂层14的上表面。
在另一示例中，可以先在所述半导体芯片13的正面形成所述环氧树脂层14，然后再将所述半导体芯片13键合于所述剥离胶层12的上表面，所述环氧树脂层14与所述剥离胶层12相接触。
作为示例，所述半导体芯片13的正面形成有将其内部功能器件电引出的接触焊垫131，所述半导体芯片13倒装键合于所述环氧树脂层14的上表面，且所述半导体芯片13的接触焊垫131与所述环氧树脂层14的上表面相接触。
在所述半导体芯片13的正面与所述剥离胶层12之间设置所述环氧树脂层14，所述半导体芯片13的正面不与所述剥离胶层12直接接触，在后续去除所述衬底11、所述剥离胶层12及所述环氧树脂层14之后，所述环氧树脂层14可以被全部去除，所述半导体芯片13的正面不会有任何胶残留。
在步骤4)中，请参阅图1中的S4步骤及图5，于所述剥离胶层12的上表面形成塑封材料层15，所述塑封材料层15填满所述半导体芯片13之间及所述环氧树脂层14之间的间隙，并将所述半导体芯片13及所述环氧树脂层14封裹塑封；所述塑封材料层15包括相对的第一表面及第二表面，所述塑封材料层15的第一表面与所述剥离胶层12的上表面相接触。
作为示例，可以采用压缩成型工艺、转移成型工艺、液体密封成型工艺、模塑底部填充工艺、毛细底部填充工艺、真空层压工艺或旋涂工艺于所述剥离胶层12的上表面形成所述塑封材料层15。优选地，本实施例中，采用模塑底部填充工艺于所述剥离胶层12的上表面形成所述塑封材料层15，这样塑封材料可以顺畅而迅速地填充于所述半导体芯片13之间的间隙及所述环氧树脂层14之间的间隙，可以有效地避免出现界面分层，且模塑底部填充不会像现有技术中的毛细底部填充工艺那样受到限制，大大降低了工艺难度，可以用于更小的连接间隙，更适用于堆叠结构。
作为示例，所述塑封材料层15的材料可以为但不仅限于聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层或可固化的树脂基材料层。
在步骤5)中，请参阅图1中的S5步骤及图6至图7，去除所述衬底11、所述剥离胶层12及所述环氧树脂层14。
作为示例，可以采用研磨工艺、减薄工艺等进行去除所述衬底11及所述剥离胶层12，如图6所示。优选地，本实施例中，可以采用撕掉所述剥离胶层12的方式以去除所述衬底11。可以使用环氧树脂去除溶剂去除所述环氧树脂层14，譬如，可以使用酒精等有机溶剂去除所述环氧树脂层14，也可以去除现有的任意一种环氧树脂稀释剂去除所述环氧树脂层14，如图7所示。去除所述环氧树脂层14之后，所述半导体芯片13的正面低于所述塑封材料层15的第一表面，即所述半导体芯片13的正面相较于所述塑封材料层15的正面内凹预设深度。
在步骤6)中，请参阅图1中的S6步骤及图8，于所述塑封材料层15的第一表面形成重新布线层16，所述重新布线层16与所述半导体芯片13电连接。
在一示例中，所述重新布线层16包括一层电介质层161及一层金属线层162，于所述塑封材料层15的表面形成重新布线层16包括如下步骤：
6-1)于所述塑封材料层15的第一表面形成金属线层162；
6-2)于所述塑封材料层15的第一表面形成电介质层161，所述电介质层161将所述金属线层162包裹。
在另一示例中，所述重新布线层16包括一层电介质层161及一层金属线层162，于所述塑封材料层15的表面形成重新布线层16包括如下步骤：
6-1)于所述塑封材料层15的第一表面形成电介质层161，通过光刻刻蚀工艺于所述电介质层161内形成沟槽，所述沟槽定义出所述金属线层162的形状；
6-2)于所述沟槽内形成所述金属线层162。
在又一示例中，如图8所示，所述重新布线层16包括至少两层所述金属线层162及至少一层所述电介质层161，于所述塑封材料层15的表面形成重新布线层16包括如下步骤：
6-1)于所述塑封材料层15的第一表面形成第一层金属线层162；
6-2)于所述塑封材料层15的第一表面形成电介质层161，所述电介质层161将第一层所述金属线层162封裹，且所述电介质层161的上表面高于所述金属线层162的上表面；
6-3)于所述电介质层161内形成若干层与第一层所述金属线层162电连接的间隔堆叠排布的其他金属线层162，相邻所述金属线层162之间经由金属插塞(未示出)电连接。
作为示例，上述示例中，所述金属线层162的材料可以为但不仅限于铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，并可采用PVD、CVD、溅射、电镀或化学镀等工艺形成所述金属线层162。所述电介质层161的材料可以为低k介电材料；具体的，所述电介质层161可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料，并可以采用诸如旋涂、CVD、等离子体增强CVD等工艺形成所述电介质层161。
作为示例，上述示例中，位于顶层的所述金属线层162的上表面可以暴露于所述电介质层161的上表面之外，即位于顶层的所述金属线层162的上表面可以与所述电介质层161的上表面相平齐，也可以突出于所述电介质层161的上表面的上方。当然，在其他示例中，位于顶层的所述金属线层162的上表面也可以低于所述电介质层161的上表面，即位于顶层的所述金属线层162位于所述电介质层161的内部。
作为示例，上述示例中，位于底层的所述金属线层162的下表面可以暴露于所述电介质层161的下表面之外，即位于底层的所述金属线层162的下表面可以与所述电介质层161的下表面相平齐，也可以突出于所述电介质层161的下表面的下方。当然，在其他示例中，位于底层的所述金属线层162的下表面也可以高于所述电介质层161的下表面，即位于底层的所述金属线层162位于所述电介质层161的内部。
需要说明的是，所述重新布线层16中的所述金属线层162与所述半导体芯片13中的所述接触焊垫131电连接。
在步骤7)中，请参阅图1中的S7步骤及图9，于所述重新布线层16远离所述半导体芯片13的表面形成焊料凸块17。
在一示例中，于所述重新布线层16的远离所述半导体芯片13的表面形成焊料凸块17包括如下步骤：
7-1)于所述重新布线层16的远离所述半导体芯片13的表面形成金属柱171；
7-2)于所述金属柱171的远离所述半导体芯片13的表面形成焊球172。
作为示例，所述金属柱171的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的任一种工艺形成所述金属柱171。所述焊球172的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过植球回流工艺形成所述焊球172。
在另一示例中，所述焊料凸块17即为一焊球，可以通过植球回流工艺直接形成焊球作为所述焊料凸块17。
实施例二
请继续参阅图5，本实施例还提供一种半导体结构，所述半导体结构包括：衬底11；剥离胶层12，所述剥离层12位于所述衬底11的上表面；塑封材料层15，所述塑封材料层15位于所述剥离胶层12的上表面；所述塑封材料层15包括相对的第一表面及第二表面，所述塑封材料层15的第一表面与所述剥离胶层12的上表面相接触；半导体芯片13，所述半导体芯片13塑封于所述塑封材料层15内，且正面朝向倒装键合于所述剥离胶层12的上表面；环氧树脂层14，所述环氧树脂层14塑封于所述塑封材料层1513内，且位于所述半导体芯片与所述剥离胶层12之间，以使得所述半导体芯片13的正面相较于所述塑封材料层15的第一表面内凹预设深度。
作为示例，所述衬底11的材料可以包括硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种或两种以上的复合材料，其形状可以为晶圆形、方形或其它任意所需形状；本实施例通过所述衬底11来防止后续制备过程中半导体芯片发生破裂、翘曲、断裂等问题。
作为示例，所述剥离胶层12可以包括但不仅限于感压胶带或感压胶涂层。
作为示例，可以采用压缩成型工艺、转移成型工艺、液体密封成型工艺、模塑底部填充工艺、毛细底部填充工艺、真空层压工艺或旋涂工艺于所述剥离胶层12的上表面形成所述塑封材料层15。优选地，本实施例中，采用模塑底部填充工艺于所述剥离胶层12的上表面形成所述塑封材料层15，这样塑封材料可以顺畅而迅速地填充于所述半导体芯片13之间的间隙及所述环氧树脂层14之间的间隙，可以有效地避免出现界面分层，且模塑底部填充不会像现有技术中的毛细底部填充工艺那样受到限制，大大降低了工艺难度，可以用于更小的连接间隙，更适用于堆叠结构。
作为示例，所述塑封材料层15的材料可以为但不仅限于聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层或可固化的树脂基材料层。
作为示例，所述半导体芯片13的正面形成有将其内部功能器件电引出的接触焊垫131，所述半导体芯片13倒装键合于所述环氧树脂层14的上表面，且所述半导体芯片13的接触焊垫131与所述环氧树脂层14的上表面相接触。
在所述半导体芯片13的正面与所述剥离胶层12之间设置所述环氧树脂层14，所述半导体芯片13的正面不与所述剥离胶层12直接接触，在后续去除所述衬底11、所述剥离胶层12及所述环氧树脂层14之后，所述环氧树脂层14可以被全部去除，所述半导体芯片13的正面不会有任何胶残留。
实施例三
请继续参阅图9，本实施例还提供一种扇出型封装结构，所述扇出型封装结构包括：塑封材料层15，所述塑封材料层15包括相对的第一表面及第二表面；半导体芯片13，所述半导体芯片13塑封于所述塑封材料层15内，且所述半导体芯片13的正面相较于所述塑封材料层15的第一表面内凹预设深度，即所述半导体芯片13的正面低于所述塑封材料层15的第一表面；重新布线层16，所述重新布线层16位于所述塑封材料层15的第一表面，且与所述半导体芯片13电连接；焊料凸块17，所述焊料凸块17位于所述重新布线层16远离所述半导体芯片13的表面，且与所述重新布线层16电连接。
在一示例中，所述重新布线层16包括：电介质层161；金属线层162，所述金属线层162位于所述电介质层161内。
在另一示例中，所述重新布线层16包括：电介质层161；金属叠层结构，所述金属叠层结构位于所述电介质层161内；所述金属叠层结构包括多层间隔排布的金属线层162及金属插塞，所述金属插塞位于相邻所述金属线层162之间，以将相邻的所述金属线层161电连接。
需要说明的是，上述及后续所述的“与所述重新布线层16电连接”均指与所述重新布线层16内的金属线层162电连接。
作为示例，所述半导体芯片13的正面形成有将其内部功能器件电引出的接触焊垫131，所述半导体芯片13倒装键合于所述衬底11的上表面，且所述半导体芯片13的接触焊垫131与所述衬底11的上表面相接触。
作为示例，所述塑封材料层15的材料可以为但不仅限于聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层或可固化的树脂基材料层。
在一示例中，所述焊料凸块17包括：金属柱171，所述金属柱171位于所述重新布线层16远离所述半导体芯片13的表面，且与所述重新布线层16电连接；焊球172，所述焊球172位于所述金属柱171的远离所述半导体芯片13的表面。所述金属柱171的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的任一种工艺形成所述金属柱171。所述焊球172的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过植球回流工艺形成所述焊球172。
在另一示例中，所述焊料凸块17为焊球。
综上所述，本实用新型的半导体结构及扇出型封装结构，所述半导体结构包括：衬底；剥离胶层，位于所述衬底的上表面；塑封材料层，位于所述剥离胶层的上表面；所述塑封材料层包括相对的第一表面及第二表面，所述塑封材料层的第一表面与所述剥离胶层的上表面相接触；半导体芯片，塑封于所述塑封材料层内，且正面朝向倒装键合于所述剥离胶层的上表面；环氧树脂层，塑封于所述塑封材料层内，且位于所述半导体芯片与所述剥离胶层之间，以使得所述半导体芯片的正面相较于所述塑封材料层的第一表面内凹预设深度。本实用新型的半导体结构在剥离胶层与半导体芯片之间设置环氧树脂层，在将改半导体结构用于封装结构时，去除衬底和剥离胶层之后，再将环氧树脂层剥离，可以使得半导体芯片的正面无任何胶残留，便于半导体结构与重新布线层的电连接，可以确保形成的封装结构的性能；本实用新型的扇出型封装结构中的半导体结构的正面无任何胶残留，半导体结构与重新布线层实现较好电连接，从而确保该扇出型封装结构的性能。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (6)

1.一种扇出型封装结构，其特征在于，所述扇出型封装结构包括：
塑封材料层，所述塑封材料层包括相对的第一表面及第二表面；
半导体芯片，塑封于所述塑封材料层内，且所述半导体芯片的正面相较于所述塑封材料层的第一表面内凹预设深度；
重新布线层，位于所述塑封材料层的第一表面，且与所述半导体芯片电连接；
焊料凸块，位于所述重新布线层远离所述半导体芯片的表面，且与所述重新布线层电连接。
2.根据权利要求1所述的扇出型封装结构，其特征在于，所述重新布线层包括：
电介质层；
金属线层，位于所述电介质层内。
3.根据权利要求1所述的扇出型封装结构，其特征在于，所述重新布线层包括：
电介质层；
金属叠层结构，位于所述电介质层内；所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
4.根据权利要求1所述的扇出型封装结构，其特征在于，所述塑封材料层包括聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层或可固化的树脂基材料层。
5.根据权利要求1所述的扇出型封装结构，其特征在于，所述焊料凸块包括：
金属柱，位于所述重新布线层的第二表面，且与所述重新布线层电连接；
焊球，位于所述金属柱的远离所述半导体芯片的表面。
6.根据权利要求1所述的扇出型封装结构，其特征在于，所述焊料凸块为焊球。
CN201720957269.8U 2017-08-02 2017-08-02 半导体结构及扇出型封装结构 Active CN207217505U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720957269.8U CN207217505U (zh) 2017-08-02 2017-08-02 半导体结构及扇出型封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720957269.8U CN207217505U (zh) 2017-08-02 2017-08-02 半导体结构及扇出型封装结构

Publications (1)

Publication Number Publication Date
CN207217505U true CN207217505U (zh) 2018-04-10

Family

ID=61817445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720957269.8U Active CN207217505U (zh) 2017-08-02 2017-08-02 半导体结构及扇出型封装结构

Country Status (1)

Country Link
CN (1) CN207217505U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107301984A (zh) * 2017-08-02 2017-10-27 中芯长电半导体（江阴）有限公司 半导体结构、扇出型封装结构及其制备方法
CN111430297A (zh) * 2020-04-01 2020-07-17 芯盟科技有限公司 半导体结构及其形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107301984A (zh) * 2017-08-02 2017-10-27 中芯长电半导体（江阴）有限公司 半导体结构、扇出型封装结构及其制备方法
CN111430297A (zh) * 2020-04-01 2020-07-17 芯盟科技有限公司 半导体结构及其形成方法
CN111430297B (zh) * 2020-04-01 2022-10-14 芯盟科技有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
CN105140213B (zh) 一种芯片封装结构及封装方法
US10971467B2 (en) Packaging method and package structure of fan-out chip
WO2017041519A1 (zh) 一种芯片封装方法
WO2017075929A1 (zh) 一种扇出型封装结构及其制作方法
CN106997855A (zh) 集成电路封装件及其形成方法
CN105514087A (zh) 双面扇出型晶圆级封装方法及封装结构
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
CN107301983A (zh) 扇出型封装结构及其制备方法
CN107706521A (zh) 扇出型天线封装结构及其制备方法
CN107527880A (zh) 扇出型封装结构及其制备方法
CN107785339A (zh) 3d芯片封装结构及其制备方法
CN107195551A (zh) 扇出型叠层封装结构及其制备方法
CN107393885A (zh) 扇出型封装结构及其制备方法
CN107634076A (zh) Cmos图像传感器扇出型封装结构及其制备方法
CN107393910A (zh) 扇出型系统级封装结构及其制备方法
CN107195625A (zh) 双面塑封扇出型系统级叠层封装结构及其制备方法
CN207217505U (zh) 半导体结构及扇出型封装结构
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
CN207503965U (zh) 一种扇出型天线封装结构
CN107301984A (zh) 半导体结构、扇出型封装结构及其制备方法
CN206931602U (zh) 双面塑封扇出型系统级叠层封装结构
CN107481992A (zh) 指纹识别芯片的封装结构及封装方法
CN207250499U (zh) 3d芯片封装结构
CN109037082B (zh) 封装结构及其形成方法
CN107359144A (zh) 3d系统级扇出型封装结构及其制备方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.

CP03 Change of name, title or address