CN207250499U - 3d芯片封装结构 - Google Patents

Abstract

本实用新型提供一种3D芯片封装结构，3D芯片封装结构包括：电路基板，电路基板的上表面设有第一连接焊垫，下表面设有第二连接焊垫，第一连接焊垫与第二连接焊垫电连接；重新布线层，重新布线层经由第一表面装设于电路基板的上表面，且与第一连接焊垫电连接；半导体芯片，正面朝下倒装于重新布线层的第二表面；塑封材料层，塑封于半导体芯片的外围；焊料凸块，位于电路基板的下表面，且与第二连接焊垫相连接。本实用新型的3D芯片封装结构中的重新布线层与电路基板直接电连接，不需要中介层及硅通孔，整个封装结构比较简单，且封装成本低廉；重新布线层中的金属连线的线宽及线间距可以达到1μm以下，从而可以满足器件性能提高的需求。

Description

3D芯片封装结构

技术领域

本实用新型涉及一种半导体封装结构及封装方法，特别是涉及一种3D芯片封装结构。

背景技术

随着网络应用电子设备越来越多的功能需求，性能的提高以及更低的生产成本和更小的形式因素，扇出晶圆级芯片封装(Fan out wafer level)技术和3D芯片封装技术已经成为满足移动和网络应用电子设备需求的最具前景的技术之一，但目前两种技术各有优缺点：譬如，目前的扇出晶圆级芯片封装技术的线宽和线间距均只能做到，然而，随着器件性能增加，I/O(输入/输出)增多，这势必需要更小线宽和线间距来满足，然而，当线宽和线间距达到2μm之后，如果再缩小将会造成很大的挑战；再譬如，目前的3D芯片封装技术，均需使用硅通孔技术(TSV)，并且需要使用到中介层(interposer)，使得封装结构比较复杂，且封装成本较高。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种3D芯片封装结构，用于解决现有技术中的封装结构存在的线宽和线间距无法缩小至2μm以下，以及结构复杂、封装成本较高等问题。

为实现上述目的及其他相关目的，本实用新型提供一种3D芯片封装结构，所述3D芯片封装结构包括：

电路基板，所述电路基板的上表面设有第一连接焊垫，下表面设有第二连接焊垫，所述第一连接焊垫与所述第二连接焊垫电连接；

重新布线层，包括相对的第一表面及第二表面，所述重新布线层经由第一表面装设于所述电路基板的上表面，且与所述第一连接焊垫电连接；

半导体芯片，正面朝下倒装于所述重新布线层的第二表面，且与所述重新布线层电连接；

塑封材料层，塑封于所述半导体芯片的外围，且所述塑封材料层远离所述重新布线层的表面与所述半导体芯片的背面相平齐；

焊料凸块，位于所述电路基板的下表面，且与所述第二连接焊垫相连接。

优选地，所述重新布线层包括：

介质层；

金属连线，位于所述介质层内，所述金属连线的线宽及相邻所述金属连线之间的间距均小于1μm。

优选地，所述3D芯片封装结构还包括点胶层，所述点胶层填充于所述重新布线层与所述电路基板之间。

优选地，所述3D芯片封装结构还包括散热片，所述散热片贴置于所述半导体芯片的背面。

优选地，所述3D芯片封装结构还包括散热片，所述散热片扣至于所述电路基板的上表面，以在所述散热片与所述电路基板之间形成密封空腔；所述重新布线层、所述半导体芯片及所述塑封材料层均位于所述密封空腔内，且所述半导体芯片的背面与所述散热片相接触。

优选地，所述3D芯片封装结构内所述半导体芯片的数量为一个。

优选地，所述3D芯片封装结构内所述半导体芯片的数量为至少两个，相邻所述半导体芯片之间具有间距。

本实用新型还提供一种3D芯片封装结构的制备方法，所述3D芯片封装结构的制备方法包括如下步骤：

1)提供一半导体衬底，于所述半导体衬底的上表面形成重新布线层，所述重新布线层包括相对的第一表面及第二表面，其中，所述重新布线层的第一表面与所述半导体衬底的上表面相接触；

2)提供半导体芯片，将所述半导体芯片正面朝下装设于所述重新布线层的第二表面；

3)于所述重新布线层的第二表面形成塑封材料层，所述塑封材料层填满所述半导体芯片之间的间隙及所述半导体芯片与所述重新布线层之间的间隙，并将所述半导体芯片塑封；

4)去除所述半导体衬底；

5)提供一电路基板，所述电路基板的上表面设有第一连接焊垫，下表面设有第二连接焊垫，所述第一连接焊垫与所述第二连接焊垫电连接；将塑封后的所述半导体芯片经由所述重新布线层装设于所述电路基板的上表面，所述重新布线层与所述第一连接焊垫电连接。

优选地，步骤1)中，于所述半导体衬底的上表面形成重新布线层包括如下步骤：

1-1)于所述半导体衬底的上表面形成介质层；

1-2)于所述介质层内形成上下贯通的沟槽，所述沟槽的宽度小于1μm，且相邻沟槽的间距小于1μm；

1-3)于所述沟槽内形成金属连线。

优选地，步骤3)中，于所述重新布线层的第二表面形成的所述塑封材料层的上表面高于所述半导体芯片的背面；将塑封后的所述半导体芯片经由所述重新布线层装设于所述电路基板的上表面之前，还包括去除部分所述塑封材料层的步骤，以使得保留的所述塑封材料层的上表面与所述半导体芯片的背面相平齐。

优选地，步骤4)去除所述半导体衬底之后，还包括于所述重新布线层的第一表面形成连接焊球的步骤，所述连接焊球与所述重新布线层电连接；步骤5)中，所述重新布线层经由所述连接焊球与所述第一连接焊垫电连接。

优选地，步骤2)中提供多个所述半导体芯片，多个所述半导体芯片均正面朝下装设于所述重新布线层的第二表面，相邻半导体芯片之间具有间距；步骤4)与步骤5)之间还包括将步骤4)得到的结构进行切割的步骤，以得到若干个待封装结构，各所述待封装结构内均包括至少一个所述半导体芯片；步骤5)中，将所述待封装结构中的塑封后的所述半导体芯片经由所述重新布线层装设于所述电路基板的上表面。

优选地，步骤5)之后，还包括于所述重新布线层与所述电路基板之间填充点胶层的步骤，所述点胶层填满所述重新布线层与所述电路基板之间的间隙。

优选地，于所述重新布线层与所述电路基板之间填充点胶层之后，还包括于所述电路基板的上表面形成散热片的步骤，所述散热片扣至于所述电路基板的上表面，以在所述散热片与所述电路基板之间形成密封空腔；所述重新布线层、所述半导体芯片及所述塑封材料层均位于所述密封空腔内，且所述半导体芯片的背面与所述散热片相接触。

优选地，于所述电路基板的上表面形成散热片之后，还包括于所述电路基板的下表面形成焊料凸块的结构，所述焊料凸块与所述第二连接焊垫电连接。

如上所述，本实用新型的3D芯片封装结构，具有以下有益效果：

本实用新型的3D芯片封装结构中的重新布线层与电路基板直接电连接，不需要中介层及硅通孔，整个封装结构比较简单，且封装成本低廉；重新布线层中的金属连线的线宽及线间距可以达到1μm以下，从而可以满足器件性能提高的需求。

附图说明

图1显示为本实用新型实施例一中提供的3D芯片封装结构的制备方法的流程图。

图2～图11显示为本实用新型实施例一中提供的3D芯片封装结构的制备方法各步骤所呈现的结构示意图，其中，图11显示为本实用新型的3D芯片封装结构的结构示意图。

元件标号说明

10 半导体衬底

11 重新布线层

111 介质层

112 金属连线

12 半导体芯片

121 连接焊垫

13 焊料连接结构

131 金属柱

132 焊球

14 塑封材料层

15 连接焊球

16 切割蓝膜

17 环形铁圈

18 电路基板

181 第一连接焊垫

182 第二连接焊垫

19 点胶层

20 散热片

21 密封空腔

22 焊料凸块

具体实施方式

以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。

请参阅图1～图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，虽图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。

实施例一

请参阅图1，本实用新型提供一种3D芯片封装结构的制备方法，所述3D芯片封装结构的制备方法包括如下步骤：

1)提供一半导体衬底，于所述半导体衬底的上表面形成重新布线层，所述重新布线层包括相对的第一表面及第二表面，其中，所述重新布线层的第一表面与所述半导体衬底的上表面相接触；

2)提供半导体芯片，将所述半导体芯片正面朝下装设于所述重新布线层的第二表面；

3)于所述重新布线层的第二表面形成塑封材料层，所述塑封材料层填满所述半导体芯片之间的间隙及所述半导体芯片与所述重新布线层之间的间隙，并将所述半导体芯片塑封；

4)去除所述半导体衬底；

5)提供一电路基板，所述电路基板的上表面设有第一连接焊垫，下表面设有第二连接焊垫，所述第一连接焊垫与所述第二连接焊垫电连接；将塑封后的所述半导体芯片经由所述重新布线层装设于所述电路基板的上表面，所述重新布线层与所述第一连接焊垫电连接。

在步骤1)中，请参阅图1中的S1步骤及图2至图3，提供一半导体衬底10，于所述半导体衬底10的上表面形成重新布线层11，所述重新布线层11包括相对的第一表面及第二表面，其中，所述重新布线层11的第一表面与所述半导体衬底10的上表面相接触。

作为示例，所述半导体衬底10可以为硅衬底、蓝宝石衬底或氮化镓衬底等；优选地，本实施例中，所述半导体衬底10为硅晶圆。

作为示例，于所述半导体衬底10的上表面形成重新布线层11包括如下步骤：

1-1)于所述半导体衬底10的上表面形成介质层111；具体的，所述介质层111可以为但不仅限于低k介质层，可以采用物理气相沉积法或化学气相沉积法等工艺于所述半导体衬底10的上表面形成所述介质层111；

1-2)于所述介质层111内形成上下贯通的沟槽(未示出)，所述沟槽的宽度小于1μm，且相邻沟槽的间距小于1μm；具体的，可以采用但不仅限于干法刻蚀工艺于所述介质层111内形成所述沟槽；

1-3)于所述沟槽内形成金属连线112；具体的，所述金属连线112的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料，可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的任一种工艺于所述沟槽内形成所述金属连线112。

本实施例中，采用干法刻蚀工艺于所述半导体衬底10的上表面形成所述重新布线层11，可以将最终形成的封装结构的线宽及线间距控制在1μm以下。

请参阅图1中的S2步骤及图4，提供半导体芯片12，将所述半导体芯片12正面朝下装设于所述重新布线层11的第二表面。

作为示例，所述半导体芯片12可以为任意一种半导体功能芯片，所述半导体芯片12的正面形成有将其内部功能器件电引出的连接焊垫121，所述连接焊垫121的一表面裸露于所述半导体芯片12的正面，即所述连接焊垫121的一表面与所述半导体芯片12的正面相平齐或略高于所述半导体芯片12的正面。

作为示例，提供的所述半导体芯片12的数量可以根据实际需要设定，所述半导体芯片12的数量可以为一个、两个、三个、四个、甚至更多个。

作为示例，可以通过焊料连接结构13将所述半导体芯片12正面朝下装设于(attach on)所述重新布线层11的第二表面。

作为示例，所述焊料连接结构13可以为包括金属柱131及焊球132的结构，其中，所述金属柱131一端与所述半导体芯片12中的所述连接焊垫121接触连接，另一端与所述焊球132接触连接。当然，在其他示例中，所述焊料连接结构13还可以为仅包括一焊球的结构。

作为示例，所述焊料连接结构13与所述重新布线层11中的金属连线112接触连接，以确保所述半导体芯片12经由所述焊料连接结构13与所述重新布线层11中的金属连线112电连接。

在步骤3)中，请参阅图1中的S3步骤及图5至图6，于所述重新布线层11的第二表面形成塑封材料层14，所述塑封材料层14填满所述半导体芯片12之间的间隙及所述半导体芯片12与所述重新布线层11之间的间隙，并将所述半导体芯片12塑封。

作为示例，可以采用压缩成型工艺、转移成型工艺、液体密封成型工艺、模塑底部填充工艺、毛细底部填充工艺、真空层压工艺或旋涂工艺于所述重新布线层11的第二表面形成所述塑封材料层14。优选地，本实施例中，采用模塑底部填充工艺于所述重新布线层11的第二表面形成所述塑封材料层14，这样塑封材料可以顺畅而迅速地填充于所所述半导体芯片12之间的间隙及所述半导体芯片12与所述重新布线层11之间的间隙，可以有效地避免出现界面分层，且模塑底部填充不会像现有技术中的毛细底部填充工艺那样受到限制，大大降低了工艺难度，可以用于更小的连接间隙，更适用于堆叠结构。

作为示例，所述塑封材料层14的材料可以为但不仅限于聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层或可固化的树脂基材料层。

在一示例中，于所述重新布线层11的第二表面形成的所述塑封材料层14的上表面高于所述半导体芯片12的背面，如图5所示；将塑封后的所述半导体芯片12经由所述重新布线层11装设于所述电路基板18的上表面之前，还包括去除部分所述塑封材料层14的步骤，以使得保留的所述塑封材料层14的上表面与所述半导体芯片12的背面相平齐，如图6所示。

在另一示例中，可以依据所述半导体芯片12的背面形成所述塑封材料层14，使得形成的所述塑封材料层14的上表面刚好于所述半导体芯片12的背面相平齐。这样可以省去对所述塑封材料层14进行研磨减薄的工艺，从而减少了工艺步骤，节约了制造成本。

在步骤4)中，请参阅图1中的S4步骤，去除所述半导体衬底10。

作为示例，可以采用任意一种工艺去除所述半导体衬底10；优选地，本实施例中，去除所述半导体衬底10的具体方法为：先采用机械研磨工艺对所述半导体衬底10进行减薄处理(譬如，使用不同粒径的砂轮对所述半导体衬底10从背面进行减薄处理)；待将所述半导体衬底10减薄至一定厚度之后(此时，保留的所述半导体衬底10的厚度不易太后)，再采用化学研磨工艺去除剩余的所述半导体衬底10(譬如，采用化学研磨液等通过研磨工艺去除剩余的所述半导体衬底10)。

作为示例，请参阅图7，去除所述半导体衬底10之后，还包括于所述重新布线层11的第一表面形成连接焊球15的步骤，所述连接焊球15与所述重新布线层11电连接。

作为示例，所述连接焊球15的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过植球回流工艺形成所述连接焊球15。

作为示例，请参阅图8，步骤2)中提供多个所述半导体芯片12，多个所述半导体芯片12均正面朝下装设于所述重新布线层11的第二表面，相邻半导体芯片12之间具有间距；于所述重新布线层11的第一表面形成连接焊球15之后，还包括将步骤4)得到的结构进行切割的步骤，以得到若干个待封装结构，各所述待封装结构内均包括至少一个所述半导体芯片12。具体的，将步骤4)得到的结构贴置于一切割蓝膜16上，所述半导体芯片12的背面与所述切割蓝膜16相接触。所述切割蓝膜16的上表面形成有固定所述切割蓝膜16的环形铁圈17，步骤4)得到的结构贴置于所述环形铁圈17的内侧。

作为示例，将步骤4)得到的结构贴置于所述切割蓝膜16上之后，可以采用激光切割工艺或使用钻石合成刀自各所述半导体芯片12之间进行切割分离，以得到包括一个所述半导体芯片12的待封装结构。在另一示例中，也可以采用激光切割工艺或使用钻石合成刀自两个或多个所述半导体芯片12之间进行切割分离，以得到包括两个或多个所述半导体芯片12的待封装结构，如图8所示。

在步骤5)中，请参阅图1中的S5步骤及图9，提供一电路基板18，所述电路基板18的上表面设有第一连接焊垫181，所述电路基板18的下表面设有第二连接焊垫182，所述第一连接焊垫181与所述第二连接焊垫182电连接；将塑封后的所述半导体芯片12经由所述重新布线层11装设于所述电路基板18的上表面，所述重新布线层11与所述第一连接焊垫181电连接。

具体的，所述重新布线层11经由所述连接焊球15与所述第一连接焊垫181电连接。

需要说明的是，所述电路基板18的内部形成有互联线路，以将所述第一连接焊垫181与所述第二连接焊垫182电连接，为了便于示图，所述电路基板18内部的所述互联线路并未在附图中予以示出。

作为示例，请参阅图10，将塑封后的所述半导体芯片12经由所述重新布线层11装设于所述电路基板18的上表面之后，还包括于所述重新布线层11与所述电路基板18之间填充点胶层19的步骤，所述点胶层19填满所述重新布线层11与所述电路基板18之间的间隙。具体的，可以采用但不仅限于底部填充工艺于所述重新布线层11与所述电路基板18之间填充所述点胶层19。

作为示例，请参阅图11，于所述重新布线层11与所述电路基板18之间填充所述点胶层19之后，还包括于所述电路基板18的上表面形成散热片20的步骤，所述散热片20扣至于所述电路基板18的上表面，以在所述散热片20与所述电路基板18之间形成密封空腔21；所述重新布线层11、所述半导体芯片12及所述塑封材料层14均位于所述密封空腔21内，且所述半导体芯片12的背面与所述散热片20相接触。所述散热片20即可以起到对所述重新布线层11、所述半导体芯片12及所述塑封材料层14密封保护的作用，又可以起到增强所述半导体芯片12散热的作用。当然，在其他示例中，所述散热片20也可以为贴置于所述半导体芯片12背面的板状金属板。

作为示例，所述散热片20应具有较好的散热性能，所述散热片20的材料可以为铜、铝、铁等金属材料或金属合金材料。当然，在其他示例中，任何一种散热性能良好的材料均可作为所述散热片20的材料。

作为示例，请继续参阅图11，于所述电路基板18的上表面形成散热片20之后，还包括于所述电路基板18的下表面形成焊料凸块22的结构，所述焊料凸块22与所述第二连接焊垫182电连接

在一示例中，于所述电路基板18的下表面形成焊料凸块22的结构包括如下步骤：

于所述电路基板18的下表面形成金属柱；

于所述金属柱的远离所述电路基板18的表面形成焊球。

作为示例，所述金属柱的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的任一种工艺形成所述金属柱。所述焊球的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过植球回流工艺形成所述焊球。

在另一示例中，如图11所示，所述焊料凸块22即为一焊球，可以通过植球回流工艺直接形成焊球作为所述焊料凸块22。

实施例二

请继续参阅图11，本实施例还提供一种3D芯片封装结构，所述3D芯片封装结构包括：电路基板18，所述电路基板18的上表面设有第一连接焊垫181，所述电路基板18的下表面设有第二连接焊垫182，所述第一连接焊垫181与所述第二连接焊垫182电连接；重新布线层11，所述重新布线层11包括相对的第一表面及第二表面，所述重新布线层11经由第一表面装设于所述电路基板18的上表面，且与所述第一连接焊垫181电连接；半导体芯片12，所述半导体芯片12正面朝下倒装于所述重新布线层11的第二表面，且与所述重新布线层11电连接；塑封材料层14，所述塑封材料层14塑封于所述半导体芯片12的外围，且所述塑封材料层14远离所述重新布线层11的表面与所述半导体芯片12的背面相平齐；焊料凸块22，所述焊料凸块22位于所述电路基板18的下表面，且与所述第二连接焊垫182相连接。

需要说明的是，所述电路基板18的内部形成有互联线路，以将所述第一连接焊垫181与所述第二连接焊垫182电连接，为了便于示图，所述电路基板18内部的所述互联线路并未在附图中予以示出。

作为示例，所述重新布线层11包括：介质层111；金属连线112，所述金属连线112位于所述介质层111内，所述金属连线112的线宽及相邻所述金属连线112之间的间距均小于1μm。

作为示例，所述重新布线层11与所述电路基板18之间设有连接焊球15，所述重新布线层11经由所述连接焊球15与所述第一连接焊垫181电连接。所述连接焊球15的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过植球回流工艺形成所述连接焊球15。

作为示例，所述半导体芯片12可以为任意一种半导体功能芯片，所述半导体芯片12的正面形成有将其内部功能器件电引出的连接焊垫121，所述连接焊垫121的一表面裸露于所述半导体芯片12的正面，即所述连接焊垫121的一表面与所述半导体芯片12的正面相平齐或略高于所述半导体芯片12的正面。

作为示例，所述半导体芯片12与所述重新布线层11之间还设有焊料连接结构13，所述半导体芯片12经由所述焊料连接结构13正面朝下装设于(attach on)所述重新布线层11的第二表面。

作为示例，所述焊料连接结构13可以为包括金属柱131及焊球132的结构，其中，所述金属柱131一端与所述半导体芯片12中的所述连接焊垫121接触连接，另一端与所述焊球132接触连接。当然，在其他示例中，所述焊料连接结构13还可以为仅包括一焊球的结构。

作为示例，所述焊料连接结构13与所述重新布线层11中的金属连线112接触连接，以确保所述半导体芯片12经由所述焊料连接结构13与所述重新布线层11中的金属连线112电连接。

作为示例，所述塑封材料层14的材料可以为但不仅限于聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层或可固化的树脂基材料层。

作为示例，所述3D芯片封装结构还包括点胶层19，所述点胶层19填充于所述重新布线层11与所述电路基板18之间

在一示例中，所述3D芯片封装结构还包括散热片20，所述散热片20为板状金属板，所述散热片20贴置于所述半导体芯片12的背面。

在另一示例中，所述3D芯片封装结构还包括散热片20，所述散热片20扣至于所述电路基板18的上表面，以在所述散热片20与所述电路基板18之间形成密封空腔21；所述重新布线层11、所述半导体芯片12及所述塑封材料层14均位于所述密封空腔21内，且所述半导体芯片12的背面与所述散热片20相接触。

在一示例中，所述3D芯片封装结构包括一个所述半导体芯片12。

在另一示例中，所述3D芯片封装结构还可以包括两个或多个所述半导体芯片12。其中，图11以所述3D芯片封装结构包括两个所述半导体芯片12作为示例。

综上所述，本实用新型的3D芯片封装结构，所述3D芯片封装结构包括：电路基板，所述电路基板的上表面设有第一连接焊垫，下表面设有第二连接焊垫，所述第一连接焊垫与所述第二连接焊垫电连接；重新布线层，包括相对的第一表面及第二表面，所述重新布线层经由第一表面装设于所述电路基板的上表面，且与所述第一连接焊垫电连接；半导体芯片，正面朝下倒装于所述重新布线层的第二表面，且与所述重新布线层电连接；塑封材料层，塑封于所述半导体芯片的外围，且所述塑封材料层远离所述重新布线层的表面与所述半导体芯片的背面相平齐；焊料凸块，位于所述电路基板的下表面，且与所述第二连接焊垫相连接。本实用新型的3D芯片封装结构中的重新布线层与电路基板直接电连接，不需要中介层及硅通孔，整个封装结构比较简单，且封装成本低廉；重新布线层中的金属连线的线宽及线间距可以达到1μm以下，从而可以满足器件性能提高的需求。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (7)

1.一种3D芯片封装结构，其特征在于，所述3D芯片封装结构包括：

电路基板，所述电路基板的上表面设有第一连接焊垫，下表面设有第二连接焊垫，所述第一连接焊垫与所述第二连接焊垫电连接；

重新布线层，包括相对的第一表面及第二表面，所述重新布线层经由第一表面装设于所述电路基板的上表面，且与所述第一连接焊垫电连接；

半导体芯片，正面朝下倒装于所述重新布线层的第二表面，且与所述重新布线层电连接；

塑封材料层，塑封于所述半导体芯片的外围，且所述塑封材料层远离所述重新布线层的表面与所述半导体芯片的背面相平齐；

焊料凸块，位于所述电路基板的下表面，且与所述第二连接焊垫相连接。

2.根据权利要求1所述的3D芯片封装结构，其特征在于：所述重新布线层包括：

介质层；

金属连线，位于所述介质层内，所述金属连线的线宽及相邻所述金属连线之间的间距均小于1μm。

3.根据权利要求1所述的3D芯片封装结构，其特征在于：所述3D芯片封装结构还包括点胶层，所述点胶层填充于所述重新布线层与所述电路基板之间。

4.根据权利要求1所述的3D芯片封装结构，其特征在于：所述3D芯片封装结构还包括散热片，所述散热片贴置于所述半导体芯片的背面。

5.根据权利要求1所述的3D芯片封装结构，其特征在于：所述3D芯片封装结构还包括散热片，所述散热片扣至于所述电路基板的上表面，以在所述散热片与所述电路基板之间形成密封空腔；所述重新布线层、所述半导体芯片及所述塑封材料层均位于所述密封空腔内，且所述半导体芯片的背面与所述散热片相接触。

6.根据权利要求1所述的3D芯片封装结构，其特征在于：所述3D芯片封装结构内所述半导体芯片的数量为一个。

7.根据权利要求1所述的3D芯片封装结构，其特征在于：所述3D芯片封装结构内所述半导体芯片的数量为至少两个，相邻所述半导体芯片之间具有间距。