CN107527880A - 扇出型封装结构及其制备方法 - Google Patents

扇出型封装结构及其制备方法 Download PDF

Info

Publication number
CN107527880A
CN107527880A CN201710652320.9A CN201710652320A CN107527880A CN 107527880 A CN107527880 A CN 107527880A CN 201710652320 A CN201710652320 A CN 201710652320A CN 107527880 A CN107527880 A CN 107527880A
Authority
CN
China
Prior art keywords
layer
semiconductor chip
fan
package structure
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710652320.9A
Other languages
English (en)
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201710652320.9A priority Critical patent/CN107527880A/zh
Publication of CN107527880A publication Critical patent/CN107527880A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种扇出型封装结构及其制备方法，所述扇出型封装结构包括：重新布线层；半导体芯片，位于所述重新布线层的第一表面；虚拟芯片，位于所述重新布线层的第一表面，且位于相邻所述半导体芯片之间及所述半导体芯片所在分布区域的外围；塑封材料层，位于所述重新布线层的第一表面；焊料凸块，位于所述重新布线层的第二表面。本发明的扇出型封装结构通过在重新布线层上表面的半导体芯片之间设置虚拟芯片，所述虚拟芯片会占据半导体芯片之间的空间，这就是的所述扇出型封装结构内使用到塑封材料比较少，从而有效避免扇出型封装结构发生翘曲。

Description

扇出型封装结构及其制备方法
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种扇出型封装结构及其制备方法。
背景技术
更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。在未来，集成电路封装将通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。目前，先进的封装方法包括：晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，WLCSP)，扇出型晶圆级封装(Fan-Out Wafer Level Package，FOWLP)，倒装芯片(FlipChip)，叠层封装(Package on Package，POP)等等。
扇出型晶圆级封装是一种晶圆级加工的嵌入式芯片封装方法，是目前一种输入/输出端口 (I/O)较多、集成灵活性较好的先进封装方法之一。扇出型晶圆级封装相较于常规的晶圆级封装具有其独特的优点：①I/O间距灵活，不依赖于芯片尺寸；②只使用有效裸片(die)，产品良率提高；③具有灵活的3D封装路径，即可以在顶部形成任意阵列的图形；④具有较好的电性能及热性能；⑤高频应用；⑥容易在重新布线层(RDL)中实现高密度布线。目前，扇出型晶圆级封装方法一般为：提供衬底，在衬底表面形成粘合层；在粘合层上光刻、电镀出重新布线层(Redistribution Layers，RDL)；采用芯片键合工艺将半导体芯片安装到重新布线层上；采用注塑工艺将半导体芯片塑封于塑封材料层中；去除衬底和粘合层；在重新布线层上光刻、电镀形成凸块下金属层(UBM)；在UBM上进行植球回流，形成焊料凸块。然而，上述封装结构由于半导体芯片之间及半导体结构外围均填充塑封材料层，塑封材料层与衬底及粘合层的热膨胀系数不同，上述封装结构在制备的过程中随着温度的变化塑封材料层会产生膨胀或收缩导致产生热应力而使得上述封装结构发生翘曲(warpage)，进而影响半导体设备对后续制程的处理；同时，如果翘曲过大还会导致其内部的半导体芯片破裂或电子元件损坏。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种扇出型封装结构及其制备方法，用于解决现有技术中的扇出型晶圆级封装结构存在翘曲而导致的影响半导体设备对后续制程的处理的问题，以及导致封装结构内部的半导体芯片破裂或电子元件损坏的问题。
为实现上述目的及其他相关目的，本发明提供一种扇出型封装结构，所述扇出型封装结构包括：
重新布线层，所述重新布线层包括相对的第一表面及第二表面；
半导体芯片，位于所述重新布线层的第一表面，且与所述重新布线层电连接；
虚拟芯片，位于所述重新布线层的第一表面，且位于相邻所述半导体芯片之间及所述半导体芯片所在分布区域的外围；
塑封材料层，位于所述重新布线层的第一表面，所述塑封材料层填满所述半导体芯片及所述虚拟芯片之间的间隙，并将所述半导体芯片及所述虚拟芯片封裹塑封；
焊料凸块，位于所述重新布线层的第二表面，且与所述重新布线层电连接。
优选地，所述重新布线层包括：
电介质层；
金属线层，位于所述电介质层内。
优选地，所述重新布线层包括：
电介质层；
金属叠层结构，位于所述电介质层内；所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
优选地，所述半导体芯片的正面朝向所述重新布线层。
优选地，所述虚拟芯片为硅片。
优选地，所述第塑封材料层包括聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层或可固化的树脂基材料层。
优选地，所述焊球凸块包括：
金属柱，位于所述重新布线层的第二表面，且与所述重新布线层电连接；
焊球，位于所述金属柱的远离所述半导体芯片的表面。
优选地，所述焊料凸块为焊球。
本发明还提供一种扇出型封装结构的制备方法，所述扇出型封装结构的制备方法包括如下步骤：
1)提供衬底；
2)于所述衬底的上表面形成半导体芯片及虚拟芯片，其中，所述虚拟芯片位于相邻所述半导体芯片之间及所述半导体芯片所在分布区域的外围；
3)于所述衬底的上表面形成塑封材料层，所述塑封材料层填满所述半导体芯片及所述虚拟芯片之间的间隙，并将所述半导体芯片及所述虚拟芯片封裹塑封；
4)去除所述衬底；
5)于所述塑封材料层的表面形成重新布线层，所述重新布线层与所述半导体芯片电连接；
6)于所述重新布线层远离所述半导体芯片的表面形成焊料凸块。
优选地，步骤1)与步骤2)之间还包括于所述衬底的上表面形成剥离层的步骤；步骤2) 中，所述半导体芯片及所述虚拟芯片均形成于所述剥离层的上表面。
优选地，步骤3)中，采用采用压缩成型工艺、传递模塑成型工艺、液封成型工艺、真空层压工艺或旋涂工艺于所述衬底的上表面形成所述塑封材料层。
优选地，步骤5)包括如下步骤：
5-1)于所述塑封材料层的表面形成金属线层；
5-2)于所述塑封材料层的表面形成电介质层，所述电介质层将所述金属线层包裹。
优选地，步骤5)包括如下步骤：
5-1)于所述塑封材料层的表面形成第一层金属线层；
5-2)于所述塑封材料层的表面形成电介质层，所述电介质层将第一层所述金属线层封裹，且所述电介质层的上表面高于所述金属线层的上表面；
5-3)于所述电介质层内形成若干层与第一层所述金属线层电连接的间隔堆叠排布的其他金属线层，相邻所述金属线层之间经由金属插塞电连接。
优选地，步骤6)中，于所述重新布线层的表面形成焊料凸块包括如下步骤：
6-1)于所述重新布线层的表面形成金属柱；
6-2)于所述金属柱的表面形成焊球。
如上所述，本发明的扇出型封装结构及其制备方法，具有以下有益效果：本发明的扇出型封装结构通过在重新布线层上表面的半导体芯片之间设置虚拟芯片，所述虚拟芯片会占据半导体芯片之间的空间，这就是的所述扇出型封装结构内使用到塑封材料比较少，从而有效避免扇出型封装结构发生翘曲。
附图说明
图1显示为本发明实施例一中提供的扇出型封装结构的制备方法的流程图。
图2～图8显示为本发明实施例一中提供的扇出型封装结构的制备方法各步骤所呈现的结构示意图，其中，图8显示为本发明的扇出型封装结构的结构示意图。
元件标号说明
11 衬底
12 剥离层
13 半导体芯片
131 接触焊盘
14 虚拟芯片
15 塑封材料层
16 重新布线层
161 电介质层
162 金属线层
17 焊料凸块
171 金属柱
172 焊球
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1，本实施例提供一种扇出型封装结构的制备方法，所述扇出型封装结构的制备方法包括如下步骤：
1)提供衬底；
2)于所述衬底的上表面形成半导体芯片及虚拟芯片，其中，所述虚拟芯片位于相邻所述半导体芯片之间及所述半导体芯片所在分布区域的外围；
3)于所述衬底的上表面形成塑封材料层，所述塑封材料层填满所述半导体芯片及所述虚拟芯片之间的间隙，并将所述半导体芯片及所述虚拟芯片封裹塑封；
4)去除所述衬底；
5)于所述塑封材料层的表面形成重新布线层，所述重新布线层与所述半导体芯片电连接；
6)于所述重新布线层远离所述半导体芯片的表面形成焊料凸块。
在步骤1)中，请参阅图1中的S1步骤及图2，提供衬底11。
作为示例，所述衬底11的材料可以包括硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种或两种以上的复合材料，其形状可以为晶圆形、方形或其它任意所需形状；本实施例通过所述衬底11来防止后续制备过程中半导体芯片发生破裂、翘曲、断裂等问题。
作为示例，如图3所示，提供所述衬底11之后，还包括于所述衬底11的上表面形成剥离层12的步骤。
作为示例，所述剥离层12在后续工艺中作为后续形成的半导体芯片13及虚拟芯片14与所述衬底11之间的分离层，其最好选用具有光洁表面的粘合材料制成，其必须与所述半导体芯片13及所述虚拟芯片14具有一定的结合力，以保证所述半导体芯片13及所述虚拟芯片 14在后续工艺中不会产生移动等情况，另外，其与所述衬底11亦具有较强的结合力，一般来说，其与所述衬底11的结合力需要大于与所述半导体芯片13及所述虚拟芯片14的结合力。作为示例，所述剥离层12的材料选自双面均具有粘性的胶带或通过旋涂工艺制作的粘合胶等。胶带优选采用UV胶带，其在UV光照射后很容易被撕离。在其它实施方式中，所述剥离层12也可选用物理气相沉积法或化学气相沉积法形成的其他材料层，如环氧树脂(Epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、苯并环丁烯(BCB)等。在后续分离所述衬底11时，可采用湿法腐蚀、化学机械研磨、撕除等方法去除所述剥离层12。
在步骤2)中，请参阅图1中的S2步骤及图4，于所述衬底11的上表面形成半导体芯片 13及虚拟芯片14，其中，所述虚拟芯片14位于相邻所述半导体芯片13之间及所述半导体芯片13所在分布区域的外围。
作为示例，可以采用键合追踪法(bond-on-trace)将所述半导体芯片13键合于所述衬底 11的上表面。所述键合追踪法为本领域人员所熟知，此处不再累述。当然，本实施例中也可以采用其他任意一种键合方法将所述半导体芯片13键合于所述衬底11的上表面。
作为示例，所述半导体芯片13的正面形成有将其内部功能器件电引出的接触焊垫131，所述半导体芯片13倒装键合于所述衬底11的上表面，且所述半导体芯片13的接触焊垫131 与所述衬底11的上表面相接触。
作为示例，所述虚拟芯片14可以为任意一种晶片，优选地，所述虚拟芯片14可以为但不仅限于硅片，更为优选地，本实施例中，所述虚拟芯片14可以为但不仅限于裸硅片。
作为示例，所述虚拟芯片14的分布可以根据实际需要进行设定，譬如，可以为所述虚拟芯片14在所述半导体芯片13之间及所述半导体芯片13的外围呈任意分布，也可以为所述虚拟芯片14在所述芯片13之间呈均匀分布，且在所述半导体芯片13的外围呈均匀分布。
作为示例，所述虚拟芯片14的数量可以根据实际需要进行设定，具体所述虚拟芯片14 的数量此处不做限定。
需要说明的是，当所述扇出型封装结构的衬底11的上表面形成有所述剥离层12时，所述半导体芯片13倒装键合于所述剥离层12的上表面，且所述虚拟芯片14形成于所述剥离层 12的上表面，即所述剥离层12位于所述半导体芯片13及所述虚拟芯片14与所述衬底11之间。
在步骤3)中，请参阅图1中的S3步骤及图5，于所述衬底11的上表面形成塑封材料层 15，所述塑封材料层15填满所述半导体芯片13及所述虚拟芯片14之间的间隙，并将所述半导体芯片13及所述虚拟芯片14封裹塑封。
作为示例，作为示例，可以采用压缩成型工艺、转移成型工艺、液体密封成型工艺、模塑底部填充工艺、毛细底部填充工艺、真空层压工艺或旋涂工艺于所述衬底11的上表面形成所述塑封材料层15。优选地，本实施例中，采用模塑底部填充工艺于所述衬底11的上表面形成所述塑封材料层15，这样塑封材料可以顺畅而迅速地填充于所述半导体芯片13之间的间隙，可以有效地避免出现界面分层，且模塑底部填充不会像现有技术中的毛细底部填充工艺那样受到限制，大大降低了工艺难度，可以用于更小的连接间隙，更适用于堆叠结构。
作为示例，所述塑封材料层15的材料可以为但不仅限于聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层或可固化的树脂基材料层。
需要说明的是，当所述扇出型封装结构的衬底11的上表面形成有所述剥离层12时，所述塑封材料层15形成于所述剥离层12的上表面。
在步骤4)中，请参阅图1中的S4步骤及图6，去除所述衬底11。
作为示例，可以采用研磨工艺、减薄工艺等进行去除所述衬底11及所述剥离层12。优选地，本实施例中，所述剥离层12为UV胶带，可以采用撕掉所述剥离层12的方式以去除所述衬底11。
在步骤5)中，请参阅图1中的S5步骤及图7，于所述塑封材料层15的表面形成重新布线层16，所述重新布线层16与所述半导体芯片13电连接。
在一示例中，所述重新布线层16包括一层电介质层161及一层金属线层162，于所述塑封材料层15的表面形成重新布线层16包括如下步骤：
5-1)于所述塑封材料层15的表面形成金属线层162；
5-2)于所述塑封材料层15的表面形成电介质层161，所述电介质层161将所述金属线层 162包裹。
在另一示例中，所述重新布线层16包括一层电介质层161及一层金属线层162，于所述塑封材料层15的表面形成重新布线层16包括如下步骤：
5-1)于所述塑封材料层15的表面形成电介质层161，通过光刻刻蚀工艺于所述电介质层 161内形成沟槽，所述沟槽定义出所述金属线层162的形状；
5-2)于所述沟槽内形成所述金属线层162。
在又一示例中，如图7所示，所述重新布线层16包括至少两层所述金属线层162及至少一层所述电介质层161，于所述塑封材料层15的表面形成重新布线层16包括如下步骤：
5-1)于所述塑封材料层15的表面形成第一层金属线层162；
5-2)于所述塑封材料层15的表面形成电介质层161，所述电介质层161将第一层所述金属线层162封裹，且所述电介质层161的上表面高于所述金属线层162的上表面；
5-3)于所述电介质层161内形成若干层与第一层所述金属线层162电连接的间隔堆叠排布的其他金属线层162，相邻所述金属线层162之间经由金属插塞(未示出)电连接。
作为示例，上述示例中，所述金属线层162的材料可以为但不仅限于铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，并可采用PVD、CVD、溅射、电镀或化学镀等工艺形成所述金属线层162。所述电介质层161的材料可以为低k介电材料；具体的，所述电介质层161可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料，并可以采用诸如旋涂、CVD、等离子体增强CVD等工艺形成所述电介质层161。
作为示例，上述示例中，位于顶层的所述金属线层162的上表面可以暴露于所述电介质层161的上表面之外，即位于顶层的所述金属线层162的上表面可以与所述电介质层161的上表面相平齐，也可以突出于所述电介质层161的上表面的上方。当然，在其他示例中，位于顶层的所述金属线层162的上表面也可以低于所述电介质层161的上表面，即位于顶层的所述金属线层162位于所述电介质层161的内部。
作为示例，上述示例中，位于底层的所述金属线层162的下表面可以暴露于所述电介质层161的下表面之外，即位于底层的所述金属线层162的下表面可以与所述电介质层161的下表面相平齐，也可以突出于所述电介质层161的下表面的下方。当然，在其他示例中，位于底层的所述金属线层162的下表面也可以高于所述电介质层161的下表面，即位于底层的所述金属线层162位于所述电介质层161的内部。
需要说明的是，所述重新布线层16中的所述金属线层162与所述半导体芯片13中的所述接触焊垫131电连接。
在步骤6)中，请参阅图1中的S6步骤及图8，于所述重新布线层16远离所述半导体芯片13的表面形成焊料凸块17。
在一示例中，于所述重新布线层16的远离所述半导体芯片13的表面形成焊料凸块17包括如下步骤：
6-1)于所述重新布线层16的远离所述半导体芯片13的表面形成金属柱171；
6-2)于所述金属柱171的远离所述半导体芯片13的表面形成焊球172。
作为示例，所述金属柱171的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的任一种工艺形成所述金属柱171。所述焊球172的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过植球回流工艺形成所述焊球172。
在另一示例中，所述焊料凸块17即为一焊球，可以通过植球回流工艺直接形成焊球作为所述焊料凸块17。
实施例二
请继续参阅图8，本实施例还提供一种扇出型封装结构，所述扇出型封装结构由实施例一中所述的制备方法制备而得到，所述扇出型封装结构包括：重新布线层16，所述重新布线层16包括相对的第一表面及第二表面；半导体芯片13，所述半导体芯片13位于所述重新布线层16的第一表面，且与所述重新布线层16电连接；虚拟芯片14，所述虚拟芯片14位于所述重新布线层16的第一表面，且位于相邻所述半导体芯片13之间及所述半导体芯片13所在分布区域的外围；塑封材料层15，所述塑封材料层15位于所述重新布线层16的第一表面，所述塑封材料层15填满所述半导体芯片13及所述虚拟芯片14之间的间隙，并将所述半导体芯片13及所述虚拟芯片14封裹塑封；焊料凸块17，所述焊料凸块17位于所述重新布线层的第二表面，且与所述重新布线层17电连接。
在一示例中，所述重新布线层16包括：电介质层161；金属线层162，所述金属线层162 位于所述电介质层161内。
在另一示例中，所述重新布线层16包括：电介质层161；金属叠层结构，所述金属叠层结构位于所述电介质层161内；所述金属叠层结构包括多层间隔排布的金属线层162及金属插塞，所述金属插塞位于相邻所述金属线层162之间，以将相邻的所述金属线层161电连接。
需要说明的是，上述及后续所述的“与所述重新布线层16电连接”均指与所述重新布线层16内的金属线层162电连接。
作为示例，所述半导体芯片13的正面形成有将其内部功能器件电引出的接触焊垫131，所述半导体芯片13倒装键合于所述衬底11的上表面，且所述半导体芯片13的接触焊垫131 与所述衬底11的上表面相接触。
作为示例，所述虚拟芯片14可以为任意一种晶片，优选地，所述虚拟芯片14可以为但不仅限于硅片，更为优选地，本实施例中，所述虚拟芯片14可以为但不仅限于裸硅片。
作为示例，所述虚拟芯片14的分布可以根据实际需要进行设定，譬如，可以为所述虚拟芯片14在所述半导体芯片13之间及所述半导体芯片13的外围呈任意分布，也可以为所述虚拟芯片14在所述芯片13之间呈均匀分布，且在所述半导体芯片13的外围呈均匀分布。
作为示例，所述虚拟芯片14的数量可以根据实际需要进行设定，具体所述虚拟芯片14 的数量此处不做限定。
作为示例，所述塑封材料层15的材料可以为但不仅限于聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层或可固化的树脂基材料层。
在一示例中，所述焊料凸块17包括：金属柱171，所述金属柱171位于所述重新布线层 16的第二表面，且与所述重新布线层16电连接；焊球172，所述焊球172位于所述金属柱171的远离所述半导体芯片13的表面。所述金属柱171的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的任一种工艺形成所述金属柱171。所述焊球172的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种及两种以上的组合材料，可以通过植球回流工艺形成所述焊球172。
在另一示例中，所述焊料凸块17为焊球。
综上所述，本发明的扇出型封装结构及其制备方法，所述扇出型封装结构包括：重新布线层，所述重新布线层包括相对的第一表面及第二表面；半导体芯片，位于所述重新布线层的第一表面，且与所述重新布线层电连接；虚拟芯片，位于所述重新布线层的第一表面，且位于相邻所述半导体芯片之间及所述半导体芯片所在分布区域的外围；塑封材料层，位于所述重新布线层的第一表面，所述塑封材料层填满所述半导体芯片及所述虚拟芯片之间的间隙，并将所述半导体芯片及所述虚拟芯片封裹塑封；焊料凸块，位于所述重新布线层的第二表面，且与所述重新布线层电连接。本发明的扇出型封装结构通过在重新布线层上表面的半导体芯片之间设置虚拟芯片，所述虚拟芯片会占据半导体芯片之间的空间，这就是的所述扇出型封装结构内使用到塑封材料比较少，从而有效避免扇出型封装结构发生翘曲。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (14)

1.一种扇出型封装结构，其特征在于，所述扇出型封装结构包括：
重新布线层，所述重新布线层包括相对的第一表面及第二表面；
半导体芯片，位于所述重新布线层的第一表面，且与所述重新布线层电连接；
虚拟芯片，位于所述重新布线层的第一表面，且位于相邻所述半导体芯片之间及所述半导体芯片所在分布区域的外围；
塑封材料层，位于所述重新布线层的第一表面，所述塑封材料层填满所述半导体芯片及所述虚拟芯片之间的间隙，并将所述半导体芯片及所述虚拟芯片封裹塑封；
焊料凸块，位于所述重新布线层的第二表面，且与所述重新布线层电连接。
2.根据权利要求1所述的扇出型封装结构，其特征在于，所述重新布线层包括：
电介质层；
金属线层，位于所述电介质层内。
3.根据权利要求1所述的扇出型封装结构，其特征在于，所述重新布线层包括：
电介质层；
金属叠层结构，位于所述电介质层内；所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
4.根据权利要求1所述的扇出型封装结构，其特征在于，所述半导体芯片的正面朝向所述重新布线层。
5.根据权利要求1所述的扇出型封装结构，其特征在于，所述虚拟芯片为硅片。
6.根据权利要求1所述的扇出型封装结构，其特征在于，所述第塑封材料层包括聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层或可固化的树脂基材料层。
7.根据权利要求1所述的扇出型封装结构，其特征在于，所述焊球凸块包括：
金属柱，位于所述重新布线层的第二表面，且与所述重新布线层电连接；
焊球，位于所述金属柱的远离所述半导体芯片的表面。
8.根据权利要求1所述的扇出型封装结构，其特征在于，所述焊料凸块为焊球。
9.一种扇出型封装结构的制备方法，其特征在于，所述扇出型封装结构的制备方法包括如下步骤：
1)提供衬底；
2)于所述衬底的上表面形成半导体芯片及虚拟芯片，其中，所述虚拟芯片位于相邻所述半导体芯片之间及所述半导体芯片所在分布区域的外围；
3)于所述衬底的上表面形成塑封材料层，所述塑封材料层填满所述半导体芯片及所述虚拟芯片之间的间隙，并将所述半导体芯片及所述虚拟芯片封裹塑封；
4)去除所述衬底；
5)于所述塑封材料层的表面形成重新布线层，所述重新布线层与所述半导体芯片电连接；
6)于所述重新布线层远离所述半导体芯片的表面形成焊料凸块。
10.根据权利要求9所述的扇出型封装结构的制备方法，其特征在于，步骤1)与步骤2)之间还包括于所述衬底的上表面形成剥离层的步骤；步骤2)中，所述半导体芯片及所述虚拟芯片均形成于所述剥离层的上表面。
11.根据权利要求9所述的扇出型封装结构的制备方法，其特征在于，步骤3)中，采用采用压缩成型工艺、传递模塑成型工艺、液封成型工艺、真空层压工艺或旋涂工艺于所述衬底的上表面形成所述塑封材料层。
12.根据权利要求9所述的扇出型封装结构的制备方法，其特征在于，步骤5)包括如下步骤：
5-1)于所述塑封材料层的表面形成金属线层；
5-2)于所述塑封材料层的表面形成电介质层，所述电介质层将所述金属线层包裹。
13.根据权利要求9所述的扇出型封装结构的制备方法，其特征在于，步骤5)包括如下步骤：
5-1)于所述塑封材料层的表面形成第一层金属线层；
5-2)于所述塑封材料层的表面形成电介质层，所述电介质层将第一层所述金属线层封裹，且所述电介质层的上表面高于所述金属线层的上表面；
5-3)于所述电介质层内形成若干层与第一层所述金属线层电连接的间隔堆叠排布的其他金属线层，相邻所述金属线层之间经由金属插塞电连接。
14.根据权利要求9所述的扇出型封装结构的制备方法，其特征在于，步骤6)中，于所述重新布线层的表面形成焊料凸块包括如下步骤：
6-1)于所述重新布线层的表面形成金属柱；
6-2)于所述金属柱的表面形成焊球。
CN201710652320.9A 2017-08-02 2017-08-02 扇出型封装结构及其制备方法 Pending CN107527880A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710652320.9A CN107527880A (zh) 2017-08-02 2017-08-02 扇出型封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710652320.9A CN107527880A (zh) 2017-08-02 2017-08-02 扇出型封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN107527880A true CN107527880A (zh) 2017-12-29

Family

ID=60680524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710652320.9A Pending CN107527880A (zh) 2017-08-02 2017-08-02 扇出型封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN107527880A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3361497A1 (en) * 2017-02-13 2018-08-15 MediaTek Inc. Semiconductor package with embedded supporter and method for fabricating the same
CN110112115A (zh) * 2018-02-01 2019-08-09 台湾积体电路制造股份有限公司 集成电路封装件及其形成方法
CN110148567A (zh) * 2019-06-06 2019-08-20 中芯长电半导体（江阴）有限公司 一种指纹识别芯片的封装结构及封装方法
CN110299289A (zh) * 2019-05-14 2019-10-01 南通通富微电子有限公司 一种扇出型晶圆级封装方法
CN110323216A (zh) * 2019-05-14 2019-10-11 南通通富微电子有限公司 一种扇出型晶圆级封装器件
CN110459510A (zh) * 2019-08-08 2019-11-15 广东芯华微电子技术有限公司 大板扇出型双面天线封装结构及其制备方法
WO2021088379A1 (zh) * 2019-11-07 2021-05-14 长鑫存储技术有限公司 半导体结构、制备方法及半导体封装结构
WO2024051237A1 (zh) * 2022-09-07 2024-03-14 盛合晶微半导体(江阴)有限公司 芯片封装结构及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120013006A1 (en) * 2010-07-13 2012-01-19 Siliconware Precision Industries Co., Ltd. Chip scale package and fabrication method thereof
CN105590918A (zh) * 2014-11-03 2016-05-18 矽品精密工业股份有限公司 封装结构及其制法
CN105633049A (zh) * 2014-09-11 2016-06-01 矽品精密工业股份有限公司 封装结构及其制法
CN207503957U (zh) * 2017-08-02 2018-06-15 中芯长电半导体（江阴）有限公司 扇出型封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120013006A1 (en) * 2010-07-13 2012-01-19 Siliconware Precision Industries Co., Ltd. Chip scale package and fabrication method thereof
CN105633049A (zh) * 2014-09-11 2016-06-01 矽品精密工业股份有限公司 封装结构及其制法
CN105590918A (zh) * 2014-11-03 2016-05-18 矽品精密工业股份有限公司 封装结构及其制法
CN207503957U (zh) * 2017-08-02 2018-06-15 中芯长电半导体（江阴）有限公司 扇出型封装结构

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3361497A1 (en) * 2017-02-13 2018-08-15 MediaTek Inc. Semiconductor package with embedded supporter and method for fabricating the same
US10340198B2 (en) 2017-02-13 2019-07-02 Mediatek Inc. Semiconductor package with embedded supporter and method for fabricating the same
CN110112115A (zh) * 2018-02-01 2019-08-09 台湾积体电路制造股份有限公司 集成电路封装件及其形成方法
CN110112115B (zh) * 2018-02-01 2021-10-22 台湾积体电路制造股份有限公司 集成电路封装件及其形成方法
CN110299289A (zh) * 2019-05-14 2019-10-01 南通通富微电子有限公司 一种扇出型晶圆级封装方法
CN110323216A (zh) * 2019-05-14 2019-10-11 南通通富微电子有限公司 一种扇出型晶圆级封装器件
CN110148567A (zh) * 2019-06-06 2019-08-20 中芯长电半导体（江阴）有限公司 一种指纹识别芯片的封装结构及封装方法
CN110459510A (zh) * 2019-08-08 2019-11-15 广东芯华微电子技术有限公司 大板扇出型双面天线封装结构及其制备方法
WO2021088379A1 (zh) * 2019-11-07 2021-05-14 长鑫存储技术有限公司 半导体结构、制备方法及半导体封装结构
WO2024051237A1 (zh) * 2022-09-07 2024-03-14 盛合晶微半导体(江阴)有限公司 芯片封装结构及制备方法

Similar Documents

Publication Publication Date Title
CN107527880A (zh) 扇出型封装结构及其制备方法
US20200176410A1 (en) Packaging method and package structure of fan-out chip
CN107301983A (zh) 扇出型封装结构及其制备方法
CN107706521B (zh) 扇出型天线封装结构及其制备方法
WO2017024794A1 (zh) 晶圆级芯片封装方法
CN107393885A (zh) 扇出型封装结构及其制备方法
WO2017124671A1 (zh) 一种扇出型芯片的封装方法及封装结构
CN107195551A (zh) 扇出型叠层封装结构及其制备方法
CN107785339A (zh) 3d芯片封装结构及其制备方法
CN107958896A (zh) 具有天线结构的双面塑封扇出型封装结构及其制备方法
CN107393910A (zh) 扇出型系统级封装结构及其制备方法
CN107195625A (zh) 双面塑封扇出型系统级叠层封装结构及其制备方法
CN107452702A (zh) 半导体芯片的封装结构及封装方法
CN206931602U (zh) 双面塑封扇出型系统级叠层封装结构
CN207217505U (zh) 半导体结构及扇出型封装结构
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
CN107481992A (zh) 指纹识别芯片的封装结构及封装方法
CN207517662U (zh) 扇出型封装结构
CN207503957U (zh) 扇出型封装结构
CN107301984A (zh) 半导体结构、扇出型封装结构及其制备方法
CN207116413U (zh) 扇出型封装结构
CN207977309U (zh) 具有天线组件的扇出型半导体封装结构
CN207624689U (zh) 一种扇出型晶圆级封装结构
CN107359144A (zh) 3d系统级扇出型封装结构及其制备方法
CN206931596U (zh) 扇出型叠层封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171229

RJ01 Rejection of invention patent application after publication